半導(dǎo)體裝置制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括存儲器芯片，所述存儲器芯片包括：存儲器區(qū)；數(shù)據(jù)輸入/輸出模塊，所述數(shù)據(jù)輸入/輸出模塊被配置成與存儲器區(qū)通信；以及數(shù)據(jù)傳送/接收模塊，所述數(shù)據(jù)傳送/接收模塊被配置成將多個通道和焊盤中的一個與數(shù)據(jù)輸入/輸出模塊連接，其中，所述多個通道被配置成將正常數(shù)據(jù)輸入到另一個芯片和從另一個芯片輸出正常數(shù)據(jù)，并且所述焊盤被配置成輸入和輸出測試數(shù)據(jù)。
【專利說明】半導(dǎo)體裝置
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年8月8日向韓國知識產(chǎn)權(quán)局提交的申請?zhí)枮?0-2012-0086683的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明總體而言涉及一種半導(dǎo)體裝置，更具體而言，涉及一種層疊有多個芯片的三維(3D)半導(dǎo)體裝置。
【背景技術(shù)】
[0004]為了提高半導(dǎo)體裝置的集成度，已經(jīng)研究了層疊有和封裝有多個芯片的3D半導(dǎo)體裝置。包括沿著垂直方向?qū)盈B的兩個或多個芯片的3D半導(dǎo)體裝置可以在相同的空間中呈現(xiàn)出最大集成度。
[0005]為了實施3D半導(dǎo)體裝置，可以應(yīng)用各種方法。在其中的一種方法中，將具有相同結(jié)構(gòu)的多個芯片層疊，并且經(jīng)由諸如金屬線的導(dǎo)線連接所述多個芯片，以便作為一個半導(dǎo)體來操作。
[0006] 近來，已經(jīng)利用了穿通硅通孔(TSV)方法，將多個層疊的芯片經(jīng)由TSV電連接。在利用TSV的半導(dǎo)體裝置中，多個芯片經(jīng)由TSV垂直連接。因此，所述半導(dǎo)體裝置相比于包括利用導(dǎo)線經(jīng)由邊緣互連連接的多個芯片的半導(dǎo)體裝置，可以更加減小封裝面積。
[0007]圖1示意性地示出形成現(xiàn)有的半導(dǎo)體裝置的存儲器芯片10。在圖1中，存儲器芯片10包括存儲器區(qū)11、數(shù)據(jù)輸入/輸出模塊12、數(shù)據(jù)傳送/接收單元13、多個通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1、測試焊盤14以及測試數(shù)據(jù)傳送/接收單元15。存儲器區(qū)11包括多個存儲器單元。數(shù)據(jù)輸入/輸出模塊12被配置成經(jīng)由數(shù)據(jù)輸入/輸出線GIO來執(zhí)行針對存儲器區(qū)11的數(shù)據(jù)輸入/輸出操作。數(shù)據(jù)輸入/輸出模塊12與數(shù)據(jù)傳送/接收單元13和測試焊盤14連接。數(shù)據(jù)輸入/輸出模塊12與數(shù)據(jù)傳送/接收單元13連接，并且被配置成在正常操作期間，接收經(jīng)由多個通道DQ0、DQ1、DQ2、…、DQn_2以及DQn-1輸入的數(shù)據(jù)，或者將從數(shù)據(jù)輸入/輸出模塊12輸出的數(shù)據(jù)輸出到多個通道DQO、DQU DQ2、…、DQn-2以及DQn-1。此外，數(shù)據(jù)輸入/輸出模塊12被配置成在測試操作期間，從測試焊盤14和測試數(shù)據(jù)傳送/接收單元15接收數(shù)據(jù)TDQ〈0:m>，或者將數(shù)據(jù)輸出到測試數(shù)據(jù)傳送/接收單元15和測試焊盤14。在測試操作期間，現(xiàn)有的半導(dǎo)體裝置不利用數(shù)據(jù)傳送/接收單元13而利用測試數(shù)據(jù)傳送/接收單元15來執(zhí)行測試操作。因此，現(xiàn)有的半導(dǎo)體裝置不能驗證在數(shù)據(jù)傳送/接收單元13中是否存在缺陷。

【發(fā)明內(nèi)容】

[0008]本文描述了如下一種半導(dǎo)體裝置，所述半導(dǎo)體裝置可以對形成存儲器芯片的全部電路執(zhí)行測試，而不管所述半導(dǎo)體裝置的操作模式如何。
[0009]在一個實施例中，一種半導(dǎo)體裝置包括一種存儲器芯片，所述存儲器芯片包括:存儲器區(qū)；數(shù)據(jù)輸入/輸出模塊，所述數(shù)據(jù)輸入/輸出模塊被配置成與存儲器區(qū)通信；以及數(shù)據(jù)傳送/接收模塊，所述數(shù)據(jù)傳送/接收模塊被配置成將多個通道和焊盤中的一個與數(shù)據(jù)輸入/輸出模塊連接，其中，所述多個通道被配置成將正常數(shù)據(jù)輸出到另一個芯片，并且從另一個芯片輸入正常數(shù)據(jù)，而所述焊盤被配置成輸入和輸出測試數(shù)據(jù)。[0010]在一個實施例中，一種半導(dǎo)體裝置包括一種存儲器芯片，所述存儲器芯片包括:焊盤，所述焊盤被配置成輸入和輸出測試數(shù)據(jù)；多個通道，所述多個通道被配置成當(dāng)存儲器芯片與另一個芯片層疊時輸入和輸出正常數(shù)據(jù)，而當(dāng)存儲器芯片不與另一個芯片層疊時被浮置；數(shù)據(jù)傳送和接收模塊，所述數(shù)據(jù)傳送和接收模塊被配置成在測試操作期間從焊盤中接收測試數(shù)據(jù)，而在正常操作期間經(jīng)由多個通道接收正常數(shù)據(jù)；以及數(shù)據(jù)輸入/輸出模塊，所述數(shù)據(jù)輸入/輸出模塊被配置成接收從數(shù)據(jù)傳送/接收模塊中傳送的數(shù)據(jù)，并且與存儲器區(qū)通信。[0011 ] 在一個實施例中，一種半導(dǎo)體裝置包括一種存儲器芯片，所述存儲器芯片包括:數(shù)據(jù)輸入/輸出模塊，所述數(shù)據(jù)輸入/輸出模塊被配置成與存儲器區(qū)通信；數(shù)據(jù)傳送/接收單元，所述數(shù)據(jù)傳送/接收單元被配置成經(jīng)由所述數(shù)據(jù)傳送/接收單元的一個端部與數(shù)據(jù)輸入/輸出模塊通信；以及路徑選擇單元，所述路徑選擇單元被配置成響應(yīng)于控制信號，而選擇性地將數(shù)據(jù)傳送/接收單元的另一個端部與焊盤和多個通道中的一個耦接。
【專利附圖】

【附圖說明】[0012]結(jié)合附圖來描述本發(fā)明的特點、方面以及實施例，其中:[0013]圖1示意性地示出形成現(xiàn)有的半導(dǎo)體裝置的存儲器芯片；[0014]圖2示出根據(jù)一個實施例的半導(dǎo)體裝置的配置；以及[0015]圖3示出圖2的半導(dǎo)體裝置的詳細(xì)配置。
【具體實施方式】[0016]在下文中，將通過實施例，參照附圖來描述根據(jù)不同實施例的半導(dǎo)體裝置。[0017]圖2說明根據(jù)一個實施例的半導(dǎo)體裝置I的配置。參見圖2，半導(dǎo)體裝置I可以包括存儲器芯片Cl。存儲器芯片Cl可以在晶圓上制造并測試。此外，存儲器芯片Cl可以被切成小塊，然后與另一個芯片層疊，以便構(gòu)建層疊的半導(dǎo)體裝置。[0018]存儲器芯片Cl可以包括存儲器區(qū)11、數(shù)據(jù)輸入/輸出模塊100、數(shù)據(jù)傳送/接收模塊200、多個通道000、001、002、…、DQn-2以及DQn-1以及焊盤300。存儲器區(qū)11可以包括多個存儲器單元陣列以儲存數(shù)據(jù)。例如，存儲器區(qū)11可以包括多個存儲體和多個存儲矩陣(mat)。每個存儲體和存儲矩陣與存儲器單元陣列組相對應(yīng)。[0019]數(shù)據(jù)輸入/輸出模塊100可以與存儲器區(qū)11耦接，并且被配置成與存儲器區(qū)11通信。例如，在寫入操作期間，數(shù)據(jù)輸入/輸出模塊100可以將數(shù)據(jù)傳送到存儲器區(qū)11，使得可以將數(shù)據(jù)儲存在存儲器區(qū)11。此外，在讀取操作期間，數(shù)據(jù)輸入/輸出模塊100可以接收儲存在存儲器區(qū)11中的數(shù)據(jù)，并且將接收的數(shù)據(jù)輸出。因此，數(shù)據(jù)輸入/輸出模塊100與執(zhí)行存儲器區(qū)11的數(shù)據(jù)輸入/輸出操作的電路相對應(yīng)，并且可以包括輸入/輸出電路，諸如未示出的寫入驅(qū)動器和讀取感測放大器。[0020]數(shù)據(jù)輸入/輸出模塊100可以經(jīng)由數(shù)據(jù)輸入/輸出線G10與存儲器區(qū)11通信。數(shù)據(jù)輸入/輸出線GIO可以包括與存儲器芯片Cl的IO數(shù)目相對應(yīng)的多個數(shù)據(jù)線G10，并且數(shù)據(jù)輸入/輸出線GIO和數(shù)據(jù)輸入/輸出模塊100可以輸入和輸出多個并行數(shù)據(jù)。
[0021]數(shù)據(jù)傳送/接收模塊200可以與多個通道DQO、DQ1、DQ2、…、DQn_2以及DQn-1、焊盤300以及數(shù)據(jù)輸入/輸出模塊100耦接。數(shù)據(jù)傳送/接收模塊200將通道DQO、DQUDQ2、…、DQn-2以及DQn-1和焊盤300中的一個與數(shù)據(jù)輸入/輸出模塊100耦接。數(shù)據(jù)傳送/接收模塊200根據(jù)操作模式，將通道DQO、DQ1、DQ2、…、DQn_2以及DQn-1和焊盤300中的一個與數(shù)據(jù)輸入/輸出模塊100耦接。例如，數(shù)據(jù)傳送/接收模塊200在正常操作期間，將多個通道DQO、DQ1、DQ2、...> DQn-2以及DQn-1與數(shù)據(jù)輸入/輸出模塊100耦接，而在測試操作期間，將焊盤300與數(shù)據(jù)輸入/輸出模塊100耦接。為了區(qū)分操作模式，數(shù)據(jù)傳送/接收模塊200可以響應(yīng)于控制信號EN，選擇性地將通道DQ0、DQ1、DQ2、…、DQn_2以及DQn-1和焊盤300中一個與數(shù)據(jù)輸入/輸出模塊100耦接。
[0022]在圖2中，數(shù)據(jù)傳送/接收模塊200可以包括路徑選擇單元210和數(shù)據(jù)傳送/接收單元220。路徑選擇單元210被配置成響應(yīng)于控制信號EN，而選擇通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1和焊盤300中的一個作為數(shù)據(jù)路徑。數(shù)據(jù)傳送/接收單元220可以與路徑選擇單元210耦接。數(shù)據(jù)傳送/接收單元220將經(jīng)由路徑選擇單元210輸入的數(shù)據(jù)傳送到數(shù)據(jù)輸入/輸出模塊100，或者將經(jīng)由數(shù)據(jù)輸入/輸出模塊100輸入的數(shù)據(jù)輸出到路徑選擇單元210。
[0023]控制信號EN可以包括用于區(qū)分測試操作和正常操作的任何信號。例如，可以利用測試模式信號。然而，控制信號EN不限制于此，但是可以利用當(dāng)層疊存儲器芯片Cl時產(chǎn)生的層疊使能信號。
[0024]在正常操作期間，當(dāng)路徑選擇單元210選擇多個通道DQ0、DQ1、DQ2、…、DQn_2以及DQn-1作為數(shù)據(jù)路徑時，數(shù)據(jù)傳送/接收單元220可以接收經(jīng)由通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1輸入的數(shù)據(jù)，并 且將接收的數(shù)據(jù)傳送到數(shù)據(jù)輸入/輸出模塊100。此外，數(shù)據(jù)傳送/接收單元220可以從數(shù)據(jù)輸入/輸出模塊100接收儲存在存儲器區(qū)11中的數(shù)據(jù)，并且將接收的數(shù)據(jù)輸出到多個通道DQ0、DQ1、DQ2、…、DQn_2以及DQn_l。在測試操作期間，當(dāng)路徑選擇單元210選擇焊盤300作為數(shù)據(jù)路徑時，數(shù)據(jù)傳送/接收單元220可以接收經(jīng)由焊盤300輸入的數(shù)據(jù)，并且將接收的數(shù)據(jù)傳送到數(shù)據(jù)輸入/輸出模塊100。此外，數(shù)據(jù)傳送/接收單元220可以從數(shù)據(jù)輸入/輸出模塊100中接收儲存在存儲器區(qū)11中的數(shù)據(jù)，并且將接收的數(shù)據(jù)輸出到焊盤300。
[0025]多個通道DQ0、DQ1、DQ2、…、DQn_2以及DQn-1用作傳送正常數(shù)據(jù)的數(shù)據(jù)路徑。當(dāng)存儲器芯片Cl與另一個芯片層疊時，多個通道DQ0、DQ1、DQ2、…、DQn_2以及DQn-1與芯片耦接，以便從芯片中接收正常數(shù)據(jù)，或者將正常數(shù)據(jù)傳送到芯片。通道DQO、DQ1、DQ2、…、DQn-2以及DQn-1的一個端部與數(shù)據(jù)傳送/接收模塊200耦接。當(dāng)存儲器芯片Cl在晶圓上時，通道DQO、DQU DQ2、…、DQn-2以及DQn-1中的另一個端部被浮置。因此，當(dāng)在晶圓上執(zhí)行針對存儲器芯片Cl的測試操作時，通道DQ0、DQ1、DQ2、…、DQn_2以及DQn-1不用作數(shù)據(jù)路徑。當(dāng)存儲器芯片Cl被切成小塊，然后與另一個芯片層疊時，通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1的另一個端部可以經(jīng)由諸如通孔的連接元件與芯片形成電連接。當(dāng)層疊存儲器芯片Cl并且執(zhí)行正常操作時，通道DQO、DQU DQ2、…、DQn-2以及DQn-1用作用于傳送正常數(shù)據(jù)的數(shù)據(jù)路徑。[0026]由于焊盤300是傳送測試數(shù)據(jù)TDQ〈0:m>的數(shù)據(jù)路徑，所以焊盤300可以包括測試焊盤。焊盤300可以與數(shù)據(jù)傳送/接收模塊200耦接，以及向控制器、測試器件或本身的半導(dǎo)體裝置中輸入測試數(shù)據(jù)TDQ〈0:m>，和從控制器、測試器件或本身的半導(dǎo)體裝置輸出測試數(shù)據(jù)TDQ〈0:m>。提供焊盤300，以當(dāng)存儲器芯片Cl在晶圓上時，對存儲器芯片Cl執(zhí)行測試。
[0027]以下將描述根據(jù)實施例的半導(dǎo)體裝置I的操作。當(dāng)存儲器芯片Cl位于晶圓上并且執(zhí)行測試操作時，路徑選擇單元210響應(yīng)于控制信號EN將焊盤300與數(shù)據(jù)傳送/接收單元220耦接。因此，測試數(shù)據(jù)TDQ〈0:m>可以經(jīng)由焊盤300和數(shù)據(jù)傳送/接收單元220而輸入到數(shù)據(jù)輸入/輸出模塊100。數(shù)據(jù)輸入/輸出模塊100執(zhí)行針對存儲器區(qū)11的數(shù)據(jù)輸入/輸出操作，并且可以將經(jīng)由數(shù)據(jù)輸入/輸出模塊100輸出的數(shù)據(jù)經(jīng)由數(shù)據(jù)傳送/接收單元220和焊盤300輸出。
[0028]當(dāng)存儲器芯片Cl與另一個芯片層疊并且執(zhí)行正常操作時，路徑選擇單元210響應(yīng)于控制信號EN將通道DQ0、DQ1、DQ2、…、DQn_2以及DQn-1和數(shù)據(jù)傳送/接收單元220耦接。因此，可以將正常數(shù)據(jù)經(jīng)由通道DQ0、DQ1、DQ2、…、DQn_2以及DQn-1和數(shù)據(jù)傳送/接收單元220輸入到數(shù)據(jù)輸入/輸出模塊100。數(shù)據(jù)輸入/輸出模塊100執(zhí)行針對存儲器區(qū)11的數(shù)據(jù)輸入/輸出操作，并且經(jīng)由數(shù)據(jù)輸入/輸出模塊100輸出的數(shù)據(jù)可以經(jīng)由數(shù)據(jù)傳送/接收單元220和通道000、001、002、…、DQn-2以及DQn-1輸出。
[0029]在測試操作和正常操作中，測試數(shù)據(jù)TDQ〈0:m>和正常數(shù)據(jù)可以經(jīng)由數(shù)據(jù)傳送/接收單元220、數(shù)據(jù)輸入/輸出模塊100以及存儲器區(qū)11輸入或輸出。即，測試數(shù)據(jù)TDQ〈0:m>和正常數(shù)據(jù)傳輸經(jīng)過全部的電路路徑。因此，在存儲器芯片Cl的測試操作期間，經(jīng)由設(shè)置在存儲器芯片Cl中的全部電路執(zhí)行測試。因此，可以驗證每個電路是否具有缺陷。
[0030]圖3說明圖2的半導(dǎo)體裝置I的詳細(xì)配置。參見圖3，數(shù)據(jù)輸入/輸出模塊100可以包括多個輸入/輸出電路(10電路)。如上所述，每個輸入/輸出電路可以包括寫入驅(qū)動器和讀取感測放大器以執(zhí)行存儲器芯片Cl的寫入和讀取操作。例如，數(shù)據(jù)輸入/輸出模塊.100可以包括與數(shù)據(jù)輸入/輸出線GIO的數(shù)目相對應(yīng)的多個輸入/輸出電路。
[0031]數(shù)據(jù)傳送/接收單元220可以包括多個接收器RX和傳送器TX。數(shù)據(jù)傳送/接收單元220可以包括與輸入/輸出電路的數(shù)目相對應(yīng)的多個接收器RX和傳送器TX。形成數(shù)據(jù)傳送/接收單元220的接收器RX和傳送器TX的一個端部與輸入/輸出電路耦接。接收器RX和傳送器TX的另一個端部與路徑選擇單元210耦接。接收器RX將經(jīng)由焊盤300和通道DQ0、DQ1、DQ2、…、DQn_2以及DQn-1輸入的數(shù)據(jù)緩沖，并且將緩沖的數(shù)據(jù)輸出到輸入/輸出電路，而傳送器TX將從輸入/輸出電路輸入的數(shù)據(jù)緩沖，并且將緩沖的數(shù)據(jù)輸出到焊盤 300 和通道 DQ0、DQ1、DQ2、…、DQn_2 以及 DQn-1。
[0032]路徑選擇單元210響應(yīng)于控制信號EN而將焊盤300和通道DQO、DQ1、DQ2、…、DQn-2以及DQn-1中的一個與數(shù)據(jù)傳送/接收單元220耦接。具體地，路徑選擇單元210可以包括與控制信號EN相對應(yīng)的多個開關(guān)SW。開關(guān)SW分別與形成數(shù)據(jù)傳送/接收單元220的接收器RX和傳送器TX的另一個端部耦接。每個開關(guān)SW在響應(yīng)于控制信號EN導(dǎo)通時，將焊盤300與數(shù)據(jù)傳送/接收單元220耦接，并且在響應(yīng)于控制信號EN關(guān)斷時，切斷焊盤.300與數(shù)據(jù)傳送/接收單元220之間的連接。即，當(dāng)開關(guān)SW關(guān)斷時，通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1可以與數(shù)據(jù)傳送/接收單元220耦接。
[0033]當(dāng)存儲器芯片Cl與另一個芯片C2層疊時，存儲器芯片Cl可以經(jīng)由諸如通孔30、31、32、…、3n-2以及3n-l的連接元件與芯片C2電連接。因此，當(dāng)存儲器芯片Cl在晶圓上時，通道DQO、DQl、DQ2、…、DQn-2以及DQn-1中的被浮置的另一個端部與芯片C2的通道形成電連接。因此，可以將正常數(shù)據(jù)經(jīng)由通道DQ0、DQ1、DQ2、…、DQn_2以及DQn-1和通孔30、31、32、...、3n-2以及3n_l，從存儲器芯片Cl傳送到芯片C2，或者從芯片C2傳送到第一存儲器芯片Cl。
[0034]盡管以上已經(jīng)描述了各種實施例，但是對于本領(lǐng)域的技術(shù)人員將理解的是描述的實施例僅僅是示例性的。因此，不應(yīng)基于 所描述的實施例來限定本文描述的半導(dǎo)體裝置。
【權(quán)利要求】
1.一種包括存儲器芯片的半導(dǎo)體裝置，所述存儲器芯片包括: 存儲器區(qū)； 數(shù)據(jù)輸入/輸出模塊，所述數(shù)據(jù)輸入/輸出模塊被配置成與所述存儲器區(qū)通信；以及數(shù)據(jù)傳送/接收模塊，所述數(shù)據(jù)傳送/接收模塊被配置成將多個通道和焊盤中的一個與所述數(shù)據(jù)輸入/輸出模塊連接， 其中，所述多個通道被配置成將正常數(shù)據(jù)輸入到另一個芯片和從另一個芯片輸出正常數(shù)據(jù)，并且所述焊盤被配置成輸入和輸出測試數(shù)據(jù)。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述數(shù)據(jù)傳送/接收模塊包括: 路徑選擇單元，所述路徑選擇單元被配置成選擇所述多個通道和所述焊盤中的一個作為數(shù)據(jù)路徑；以及 數(shù)據(jù)傳送/接收單元，所述數(shù)據(jù)傳送/接收單元被配置成將經(jīng)由所述路徑選擇單元輸入的數(shù)據(jù)輸出到所述數(shù)據(jù)輸入/輸出模塊，或者將從所述數(shù)據(jù)輸入/輸出模塊中輸入的數(shù)據(jù)輸出到所述路徑選擇單元。
3.如權(quán)利要求2所述的半導(dǎo)體裝置，其中，所述路徑選擇單元包括開關(guān)，所述開關(guān)響應(yīng)于控制信號而與所述焊盤和所述多個通道中的一個連接。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述存儲器區(qū)包括多個存儲矩陣和存儲體。
5.一種包括存儲器芯片的半導(dǎo)體裝置，所述存儲器芯片包括: 焊盤，所述焊盤被配置成輸入和輸出測試數(shù)據(jù)；· 多個通道，所述多個通道被配置成當(dāng)所述存儲器芯片與另一個芯片層疊時輸入和輸出正常數(shù)據(jù)，而當(dāng)所述存儲器芯片不與另一個芯片層疊時被浮置； 數(shù)據(jù)傳送和接收模塊，所述數(shù)據(jù)傳送和接收模塊被配置成在測試操作期間從所述焊盤接收所述測試數(shù)據(jù)，而在正常操作期間經(jīng)由所述多個通道接收所述正常數(shù)據(jù)；以及 數(shù)據(jù)輸入/輸出模塊，所述數(shù)據(jù)輸入/輸出模塊被配置成接收從所述數(shù)據(jù)傳送/接收模塊傳送來的數(shù)據(jù)，并且與存儲器區(qū)通信。
6.如權(quán)利要求5所述的半導(dǎo)體裝置，其中，所述數(shù)據(jù)傳送/接收模塊包括: 路徑選擇單元，所述路徑選擇單元被配置成在所述測試操作期間選擇所述焊盤作為數(shù)據(jù)路徑，而在所述正常操作期間選擇所述多個通道作為數(shù)據(jù)路徑；以及 數(shù)據(jù)傳送/接收單元，所述數(shù)據(jù)傳送/接收單元被配置成將經(jīng)由所述路徑選擇單元輸入的數(shù)據(jù)輸出到所述數(shù)據(jù)輸入/輸出模塊。
7.如權(quán)利要求6所述的半導(dǎo)體裝置，其中，所述路徑選擇單元包括開關(guān)，所述開關(guān)響應(yīng)于控制信號而與所述焊盤和所述多個通道中的一個連接。
8.一種包括存儲器芯片的半導(dǎo)體裝置，所述存儲器芯片包括: 數(shù)據(jù)輸入/輸出模塊，所述數(shù)據(jù)輸入/輸出模塊被配置成與存儲器區(qū)通信； 數(shù)據(jù)傳送/接收單元，所述數(shù)據(jù)傳送/接收單元被配置成經(jīng)由所述數(shù)據(jù)傳送/接收單元的一個端部與所述數(shù)據(jù)輸入/輸出模塊通信；以及 路徑選擇單元，所述路徑選擇單元被配置成響應(yīng)于控制信號，而選擇性地將所述數(shù)據(jù)傳送/接收單元的另一個端部與焊盤和多個通道中的一個耦接。
9.如權(quán)利要求8所述的半導(dǎo)體裝置，其中，所述焊盤在測試操作期間輸入和輸出測試數(shù)據(jù)。
10.如權(quán)利要求8所述的半導(dǎo)體裝置，其中，所述多個通道在正常操作期間，從另一個芯片接收數(shù)據(jù)，或者將所述存儲器芯片的數(shù)據(jù)傳送到另一個芯片。
11.如權(quán)利要求10所述的半導(dǎo)體裝置，其中，所述存儲器芯片與所述另一個芯片層疊，并且經(jīng)由通孔與所述另一個芯片電連接。
12.如權(quán)利要求8所述的半導(dǎo)體裝置，其中，所述數(shù)據(jù)輸入/輸出模塊包括寫入驅(qū)動器和讀取感測放大器。
13.如權(quán)利要求8所述的半導(dǎo)體裝置，其中，所述數(shù)據(jù)傳送/接收單元包括接收器和傳送器。
【文檔編號】G11C29/12GK103578564SQ201310068864
【公開日】2014年2月12日 申請日期:2013年3月5日 優(yōu)先權(quán)日:2012年8月8日
【發(fā)明者】金榮柱, 辛尚勛 申請人:愛思開海力士有限公司