通道控制電路以及具有通道控制電路的半導體器件的制作方法
【專利摘要】根據(jù)本發(fā)明的實施例，一種具有多個通道的通道控制電路包括：通道控制信號發(fā)生模塊，所述通道控制信號發(fā)生模塊被配置成響應于第一測試模式信號和第二測試模式信號的組合而產(chǎn)生能選擇性地控制通道的激活狀態(tài)的通道控制信號；掃描緩沖器控制信號發(fā)生模塊，所述掃描緩沖器控制信號發(fā)生模塊被配置成響應于第一測試模式信號和掃描信號而產(chǎn)生掃描緩沖器控制信號；時鐘緩沖器控制信號發(fā)生模塊，所述時鐘緩沖器控制信號發(fā)生模塊被配置成響應于通道控制信號和掃描緩沖器控制信號而產(chǎn)生時鐘緩沖器控制信號；以及時鐘輸入緩沖器，所述時鐘輸入緩沖器被配置成響應于時鐘緩沖器控制信號而產(chǎn)生用作半導體器件的內(nèi)部時鐘的時鐘輸出信號。
【專利說明】通道控制電路以及具有通道控制電路的半導體器件
[0001]相關申請的交叉引用
[0002]本申請要求2012年12月21日向韓國知識產(chǎn)權局提交的申請?zhí)枮?0-2012-0150158的韓國專利申請的優(yōu)先權，其全部內(nèi)容通過引用合并于此。
【技術領域】
[0003]各種實施例總體而言涉及一種半導體器件，更具體而言，涉及一種具有高測試效率的半導體器件。
【背景技術】
[0004]對高速、多功能以及小型化的半導體器件的需求不斷增長。芯片級封裝(chipscale package)是為了開發(fā)這種半導體器件而努力的一個部分。例如，片上系統(tǒng)(Systemon Chip, Soc)是一種將電子系統(tǒng)的各種部件集成在單個芯片中的集成電路。在片上系統(tǒng)中，可以設置多個凸塊焊盤。
[0005]圖1是說明具有寬IO DRAM的已知SoC的示意性框圖。
[0006]參見圖1，SoCl包括四個通道ch A、ch B、ch C以及ch D。
[0007]每個通道包括四個存儲體BKO、BKU BK2以及BK3。
[0008]每個通道包括其外圍區(qū)PERI，并且外圍區(qū)PERI中包括各個時鐘緩沖器10a、10b、IOc以及10d。通道ch A、ch B、ch C以及ch D包括各個凸塊焊盤組a、b、c以及d,以傳送信號到外部系統(tǒng)以及從外部系統(tǒng)接收信號。各個凸塊焊盤組a、b、c以及d包括為時鐘、地址、命令、DQ以及電源而提供的凸塊焊盤。
[0009]另外，半導體器件可以具有用于其中心列的探針測試的焊盤PAD。
[0010]為了系統(tǒng)提供器評估本身的DRAM的特性，需要將輸入直接施加給DRAM而不經(jīng)由系統(tǒng)的模式。為了測試在每個通道的存儲體中的存儲器單元，利用直接訪問(在下文中，稱作為“DA”)模式測試方法。在DA模式中，由于需要用最小數(shù)目個凸塊焊盤來執(zhí)行功能測試，所以將輸入信號共同傳送到全部的通道，以及從全部的通道中共同接收輸入信號。
[0011]圖1說明在DA模式下，各個時鐘緩沖器10a、10b、IOc以及IOd與用于時鐘的一個凸塊焊盤共同耦接的情況。施加到一個凸塊焊盤的信號被共同地施加到各個相應的通道信號單元。
[0012]然而，在DA模式下，不能分別對每個通道執(zhí)行冗余檢查以檢查凸塊焊盤中的缺陷。另外，由于共同地施加全部通道的信號，所以不能分別控制每個通道的電熔絲。此外，在DA模式下不能通過通道來測量在寬IO JEDEC標準下要求的電流量。

【發(fā)明內(nèi)容】

[0013]本文描述了一種半導體器件，所述半導體器件在DA模式下通過使測試與用于提供DA模式的結構連接無關，而具有改善的測試效率。
[0014]在本發(fā)明的一個實施例中，一種半導體器件的通道控制電路包括:通道控制信號發(fā)生模塊，所述通道控制信號發(fā)生模塊被配置成響應于第一測試模式信號和第二測試模式信號的組合，而產(chǎn)生能選擇性地控制通道的激活狀態(tài)的通道控制信號；掃描緩沖器控制信號發(fā)生模塊，所述掃描緩沖器控制信號發(fā)生模塊被配置成響應于第一測試模式信號、第一掃描信號以及第二掃描信號而產(chǎn)生掃描緩沖器控制信號；時鐘緩沖器控制信號發(fā)生模塊，所述時鐘緩沖器控制信號發(fā)生模塊被配置成響應于通道控制信號和掃描緩沖器控制信號而產(chǎn)生控制是否激活時鐘輸入緩沖器的時鐘緩沖器控制信號；以及時鐘輸入緩沖器，所述時鐘輸入緩沖器被配置成響應于時鐘信號和時鐘緩沖器控制信號而產(chǎn)生時鐘輸出信號。
[0015]在本發(fā)明的一個實施例中，半導體器件的通道控制電路包括在多個通道中的每個通道中，并且被配置在同時測試包括所述多個通道的半導體器件的所述多個通道的DA模式下，能僅控制要被選中和激活的一個預定的通道和要處于未激活狀態(tài)的其余通道。
[0016]根據(jù)本發(fā)明的一個實施例，當為了在DA模式下操作，結構連接被形成為接收相同的信號時，可以利用測試模式信號從同步通道模式轉(zhuǎn)變成正確地獨立操作一個通道的模式。因此,可以根據(jù)每個通道執(zhí)行各種測試，由此能改善測試效率。
【專利附圖】

【附圖說明】
[0017]結合附圖描述本發(fā)明的特點、方面和實施例，其中:
[0018]圖1是已知的半導體器件的通道控制電路的示意性框圖；
[0019]圖2是根據(jù)本發(fā)明的一個實施例的半導體器件的框圖；
[0020]圖3是能在圖2的框圖中實施的通道控制信號發(fā)生模塊的電路圖；
[0021]圖4是能在圖2的框圖中實施的掃描緩沖器控制信號發(fā)生模塊的框圖；
[0022]圖5是能在圖2的框圖中實施的時鐘緩沖器控制信號發(fā)生模塊的電路圖；以及
[0023]圖6是說明能在圖2的框圖中實施的通道控制電路的操作的時序圖。
【具體實施方式】
[0024]在下文中，將經(jīng)由示例性實施例，參照附圖來描述根據(jù)本發(fā)明的各種實施例的在DA模式下具有改善的測試效率的半導體器件的通道控制電路。
[0025]圖2是根據(jù)本發(fā)明的一個實施例的半導體器件的通道控制電路的框圖。
[0026]參見圖2，通道控制電路500包括:通道控制信號發(fā)生模塊100、掃描緩沖器控制信號發(fā)生模塊200、時鐘緩沖器控制信號發(fā)生模塊300以及時鐘輸入緩沖器400。盡管未示出，但是通道控制電路500視為配置在每個通道中的電路單元。在本發(fā)明的一個實施例中，通道的數(shù)目為例如四。這里，通道的數(shù)目可以與SoC型芯片中的寬IO DRAM的數(shù)目(例如，四)相對應。
[0027]通道控制信號發(fā)生模塊100響應于第一測試模式信號TM_CH_SET和第二測試模式信號TM_CH_EN而產(chǎn)生通道控制信號CH_DIS。第一測試模式信號TM_CH_SET是進入測試模式的信號。另外，第二測試模式信號TM_CH_EN是觸發(fā)信號，并且能根據(jù)觸發(fā)的次數(shù)來選擇性地激活通道。因此，在測試模式下，通道控制信號發(fā)生模塊100能根據(jù)第二測試模式信號TM_CH_EN的觸發(fā)次數(shù)來激活相應通道的時鐘輸入緩沖器。每個通道中可以具有通道控制信號發(fā)生模塊100。通道控制信號CH_DIS可以將相應的通道去激活預定的時間段。
[0028]掃描緩沖器控制信號發(fā)生模塊200響應于第一測試模式信號TM-CH-SET、第一掃描信號SDI以及第二掃描信號SSEN而產(chǎn)生掃描緩沖器控制信號SDI_BUF_OUT。這里，第一掃描信號SDI是用于執(zhí)行邊界掃描測試的輸入信號，所述邊界掃描測試執(zhí)行以檢查凸塊焊盤中的缺陷，而第二掃描信號SSEN是邊界掃描測試使能信號。第一掃描信號SDI和第二掃描信號SSEN不用作用于控制邊界掃描測試模式的信號，而用作在DA模式下不使用的其余凸塊焊盤的信號。例如，第一掃描信號SDI和第二掃描信號SSEN可以用來執(zhí)行后面的電路控制。因此，盡管將本發(fā)明的一個實施例描述為使用邊界掃描測試模式的信號的實例，但是其不排除可以使用在DA模式下不共同施加的另外的信號。相似地，由于供掃描緩沖器使用的掃描緩沖器控制信號SDI_BUF_OUT響應于第一掃描信號SDI和第二掃描信號SSEN而產(chǎn)生，所以可以使用在DA模式下不使用的、能使能后面電路的另外的信號，來代替掃描緩沖器控制信號SDI_BUF_OUT。掃描緩沖器控制信號發(fā)生模塊200可以響應于第一測試模式信號TM-CH-SET或第一掃描信號SDI而控制掃描緩沖器控制信號SDI_BUF_OUT的電平。掃描緩沖器控制信號發(fā)生模塊200可以響應于第一測試模式信號TM-CH-SET而控制后面的電路，以例如僅激活相應的通道，或者在測試了相應的通道之后利用第一掃描信號SDI從第一通道測試模式退出。這將在下文中參照附圖來詳細地討論。
[0029]時鐘緩沖器控制信號發(fā)生模塊300響應于通道控制信號CH_DIS、掃描緩沖器控制信號SDI_BUF_0UT、邊界掃描測試模式信號BSCAN、晶圓老化信號(wafer burn-1n signal)WB1、以及深度低功耗模式信號(a deep power down mode signal) DF1D而產(chǎn)生時鐘緩沖器控制信號CKE_BUF_EN。時鐘緩沖器控制信號發(fā)生模塊300響應于通道控制信號CH_DIS而將相應的時鐘輸入緩沖器的時鐘緩沖器控制信號CKE_BUF_EN去激活。每個通道中可以具有時鐘緩沖器控制信號發(fā)生模塊300。因此，相應的通道可以響應于時鐘緩沖器控制信號發(fā)生模塊300的激活的通道控制信號CH_DIS而處于去激活的狀態(tài)預定的時間段。相應的通道可以響應于掃描緩沖器控制信號SDI_BUF_0UT而被激活。在下文中將參照附圖來給出詳細的描述。
[0030]時鐘輸入緩沖器400響應于時鐘信號CKE和時鐘緩沖器控制信號CKE_BUF_EN而產(chǎn)生時鐘輸出信號CKE_BUF_0UT。時鐘輸出信號可以用作半導體器件的內(nèi)部時鐘。時鐘輸入緩沖器400可以響應于激活的時鐘緩沖器控制信號CKE_BUF_EN和從外部接收的時鐘信號CKE而產(chǎn)生內(nèi)部時鐘。當時鐘緩沖器控制信號CKE_BUF_EN被去激活時，時鐘輸入緩沖器400可以不產(chǎn)生內(nèi)部時鐘。每個通道中可以具有時鐘輸入緩沖器400。
[0031]如上所述，根據(jù)本發(fā)明的一個實施例，當使用通道控制信號CH_DIS時，即使在DA模式下，也可以激活I通道操作模式，而不是4通道操作模式。此外，可以僅激活希望由第二測試模式信號TM_CH_EN激活的相應通道，并且激活通道控制信號CH_DIS，由此將其余的時鐘輸入緩沖器去激活。
[0032]如本發(fā)明的一個實施例所描述的，可以通過將相應通道的時鐘輸入緩沖器400激活來單獨地測試相應的通道。
[0033]圖3是能在圖2中實施的通道控制信號發(fā)生模塊100的電路圖。
[0034]參見圖3，通道控制信號發(fā)生模塊100包括:第一反相器INV1、與非門ND以及第二反相器INV2。
[0035]與非門ND對第一測試模式信號TM_CH_SET和反相的第二測試模式信號TM_CH_EN執(zhí)行與非運算。第二反相器INV2將與非門ND的輸出信號反相，并且輸出通道控制信號CH_DIS0每個通道中可以具有通道控制信號發(fā)生模塊100。
[0036]因此，例如，當?shù)谝煌ǖ?未示出)的第二測試模式信號TM_CH_EN處于低電平時，并且第一通道的第一測試模式信號TM_CH_SET處于高電平時,第一通道的通道控制信號CH_DIS處于高電平，這意味著通道的去激活。
[0037]當?shù)谝煌ǖ?未示出)的第二測試模式信號TM_CH_EN和第一測試模式信號TM_CH_SET處于高電平時，第一通道的通道控制信號CH_DIS處于低電平，這意味著通道的激活。
[0038]由于第二測試模式信號TM_CH_EN是脈沖型信號(即，觸發(fā)信號)，所以可以根據(jù)第二測試模式信號TM_CH_EN的輸入次數(shù)來改變選中的通道。
[0039]例如，當?shù)诙y試模式信號TM_CH_EN輸入一次時可以選擇第一通道(未示出)，而當?shù)诙y試模式信號TM_CH_EN輸入兩次時可以選擇第二通道(未示出)。
[0040]在本發(fā)明的一個實施例中，將相比于第二測試模式信號TM_CH_EN保持激活電平較長時間的第一測試模式信號TM_CH_SET共同地施加到全部的通道。
[0041 ] 因此，可以響應于第一測試模式信號TM_CH_SET和第二測試模式信號TM_CH_EN的組合而控制通道的選擇和操作。
[0042]圖4是能在圖2中實施的掃描緩沖器控制信號發(fā)生模塊200的框圖。
[0043]參見圖4，掃描緩沖器控制信號發(fā)生模塊200包括:掃描輸入緩沖器控制信號發(fā)生單元210和掃描輸入緩沖器230。
[0044]掃描輸入緩沖器控制信號發(fā)生單兀210響應于第二掃描信號SSEN和第一測試模式信號TM_CH_SET而產(chǎn)生掃描輸入緩沖器控制信號SDI_BUF_EN。
[0045]掃描輸入緩沖器控制信號發(fā)生單元210在第二掃描信號SSEN和第一測試模式信號TM_CH_SET中的任何一個被激活時，提供激活的掃描輸入緩沖器控制信號SDI_BUF_EN。換言之，為了在正常模式和DA模式下都使用，掃描輸入緩沖器控制信號發(fā)生單元210被配置成施加由第二掃描信號SSEN和第一測試模式信號TM_CH_SET中的任何一個激活而被激活的掃描輸入緩沖器控制信號SDI_BUF_EN。
[0046]掃描輸入緩沖器230響應于第一掃描信號SDI和掃描輸入緩沖器控制信號SDI_BUF_EN而產(chǎn)生掃描緩沖器控制信號SDI_BUF_0UT。
[0047]當掃描輸入緩沖器控制信號SDI_BUF_EN被激活時，掃描輸入緩沖器230產(chǎn)生掃描緩沖器控制信號SDI_BUF_0UT，所述掃描緩沖器控制信號SDI_BUF_0UT的電平根據(jù)第一掃描信號SDI的電平而改變。例如，掃描輸入緩沖器230在第一掃描信號SDI被激活時產(chǎn)生激活的掃描緩沖器控制信號SDI_BUF_0UT。
[0048]這里，第二掃描信號SSEN是激活掃描輸入緩沖器230所需的信號。在本發(fā)明的一個實施例中，第一掃描信號SDI可以是用于控制是否激活下一級電路的使能信號。
[0049]如上所述，第一掃描信號SDI和第二掃描信號SSEN是用于控制后面電路的信號，而不是用于邊界掃描測試模式控制的信號。因此，可以使用其它的信號來產(chǎn)生用于控制是否激活下一級電路的使能信號。
[0050]在相應通道的時鐘輸入緩沖器(見圖2的附圖標記400)被去激活的情況下，當I通道測試模式結束時，相應通道的時鐘輸入緩沖器(見圖2的附圖標記400)通過包括在每個通道內(nèi)的掃描緩沖器控制信號發(fā)生模塊200的激活的掃描緩沖器控制信號SDI_BUF_0UT而再次被激活，由此，能返回到初始的DA模式。[0051]圖5是能在圖2中實施的時鐘緩沖器控制信號發(fā)生模塊300的電路圖。
[0052]參見圖5，時鐘緩沖器控制信號發(fā)生模塊300包括:第一或非門NR1、第二或非門NR2、反相器IV以及與非門ND。
[0053]第一或非門NRl對通道控制信號CH_DIS、晶圓老化信號WB1、以及深度低功耗模式信號Dro執(zhí)行或非組合。
[0054]第二或非門NR2對第一或非門NRl的輸出和邊界掃描測試模式信號BSCAN執(zhí)行或非操作。
[0055]反相器IV產(chǎn)生與掃描緩沖器控制信號SDI_BUF_0UT相反的邏輯電平。
[0056]與非門ND對第二或非門NR2的輸出和反相器IV的輸出執(zhí)行與非運算。
[0057]時鐘緩沖器控制信號發(fā)生模塊300的操作如下:例如，當通道控制信號CH_DIS處于激活的電平(即，高電平)時，第一或非門NRl的輸出處于低電平。在DA模式下，邊界掃描測試模式信號BSCAN處于低電平，且因而第二或非門NR2的輸出處于高電平。在這種情況下，掃描緩沖器控制信號SDI_BUF_0UT根據(jù)圖4中的第一掃描信號SDI的電平來改變。當?shù)谝粧呙栊盘朣DI以低電平施加時，掃描緩沖器控制信號SDI_BUF_0UT處于低電平。因此，與非門ND接收都處于高電平的第二或非門NR2和反相器IV的輸出，并且輸出低電平的時鐘緩沖器控制信號CKE_BUF_EN。換言之，當通道控制信號CH_DIS被激活，并且掃描緩沖器控制信號SDI_BUF_0UT被去激活時，時鐘緩沖器控制信號發(fā)生模塊300輸出去激活的時鐘緩沖器控制信號CKE_BUF_EN。后面的時鐘輸入緩沖器(見圖2的附圖標記400)響應于去激活的時鐘緩沖器控制信號CKE_BUF_EN而被去激活。也就是說，接收低電平的時鐘緩沖器控制信號CKE_BUF_EN的相應通道轉(zhuǎn)變成去激活的狀態(tài)。
[0058]然而，在圖4的第一掃描信號SDI轉(zhuǎn)變成高電平時，掃描緩沖器控制信號SDI_BUF_OUT轉(zhuǎn)變成高電平。因此，接收了低電平的與非門ND允許時鐘緩沖器控制信號CKE_BUF_EN以高電平(即，激活電平)施加。
[0059]盡管時鐘緩沖器控制信號CKE_BUF_EN響應于通道控制信號CH_DIS而被控制在低電平，但是時鐘緩沖器控制信號CKE_BUF_EN可以響應于圖4的第一掃描信號SDI或掃描緩沖器控制信號SDI_BUF_0UT而被控制在高電平。
[0060]在DA模式下的操作期間，當需要僅測試一個通道而不是全部的通道時，利用通道控制信號CH_DIS將去激活的時鐘緩沖器控制信號CKE_BUF_EN施加到其余的通道，以便將其余通道的時鐘輸入緩沖器(見圖2的附圖標記400)去激活。在本發(fā)明的一個實施例中，當在經(jīng)過預定的時間段之后完成所述一個通道的測試時，可以通過將去激活的時鐘緩沖器控制信號CKE_BUF_EN改變成高電平來激活相應的時鐘輸入緩沖器(見圖2的附圖標記400)。
[0061]圖6是說明能在圖2中實施的通道控制電路的操作的時序圖。
[0062]這里，為了便于描述，將通道分成四個通道，例如，a、b、c以及d。
[0063]將在DA模式下執(zhí)行操作時選中通道d，并且將模式改變成1-通道模式以執(zhí)行測試的情況作為一個實例來進行描述。
[0064]首先，為了選擇通道d，在從時刻t0至時刻t3的時段期間施加第二測試模式信號TM_CH_EN 四次。
[0065]為了將除了通道d之外的其余通道的時鐘緩沖器控制信號CKE_BUF_EN控制在低電平，在時刻t4施加第一測試模式信號TM_CH_SET。當激活的第一測試模式信號TM_CH_SET和第二測試模式信號TM_CH_EN的電平在時刻t4處組合(見圖3的附圖標記100)時，通道
a、b以及c的通道控制信號CH_DIS全部被激活，并且因而通道a、b以及c的時鐘緩沖器控制信號CKE_BUF_EN-a、CKE_BUF_EN_b以及CKE_BUF_EN_c分別轉(zhuǎn)變成低電平(見圖5的附圖標記300)。因此，通道a、b以及c的時鐘輸入緩沖器全部都被去激活。僅通道d被激活，由此能嘗試執(zhí)行期望的測試。例如，可以執(zhí)行基本的功能測試，或者測量電流量。
[0066]當完成了預定的測試時，掃描輸入信號SDI在時刻t5處被激活。結果，可以響應于圖4的第一掃描信號SDI或掃描緩沖器控制信號SDI_BUF_0UT而將被去激活了預定時間段的時鐘緩沖器控制信號CKE_BUF_EN-a、CKE_BUF_EN_b以及CKE_BUF_EN_c控制成高電平。
[0067]因此，可以從僅通道d被激活的1-通道模式中退出，并且返回到四個通道同時被激活的DA模式。
[0068]如上所述，根據(jù)本發(fā)明的一個實施例，盡管連接被形成為接收相同的信號以在DA模式下操作，但是可以利用測試模式信號從同步通道模式轉(zhuǎn)變成獨立地操作一個通道的模式。因此,可以根據(jù)每個通道來執(zhí)行各種測試，由此能改善測試效率。
[0069]盡管以上已經(jīng)描述了某些實施例，但是對于本領域的技術人員將會理解的是描述的實施例僅僅是實例。因此，不應基于所描述的實施例來限定本文描述的電路。更確切地說，應當僅根據(jù)所附權利要求并結合以上描述和附圖來限定本文描述的電路。
【權利要求】
1.一種具有多個通道的通道控制電路，包括: 通道控制信號發(fā)生模塊，所述通道控制信號發(fā)生模塊被配置成響應于第一測試模式信號和第二測試模式信號的組合，而產(chǎn)生能選擇性地控制通道的激活狀態(tài)的通道控制信號； 掃描緩沖器控制信號發(fā)生模塊，所述掃描緩沖器控制信號發(fā)生模塊被配置成響應于所述第一測試模式信號和掃描信號而產(chǎn)生掃描緩沖器控制信號； 時鐘緩沖器控制信號發(fā)生模塊，所述時鐘緩沖器控制信號發(fā)生模塊被配置成響應于所述通道控制信號和所述掃描緩沖器控制信號而產(chǎn)生時鐘緩沖器控制信號；以及 時鐘輸入緩沖器，所述時鐘輸入緩沖器被配置成響應于所述時鐘緩沖器控制信號而產(chǎn)生時鐘輸出信號，其中，所述時鐘輸出信號用作半導體器件的內(nèi)部時鐘。
2.如權利要求1所述的通道控制電路，其中，所述多個通道之中的選中的通道在所述通道控制信號被去激活時被控制在激活的狀態(tài)，而在所述通道控制信號被激活時被控制在去激活的狀態(tài)。
3.如權利要求1所述的通道控制電路，其中，所述掃描信號包括第一掃描信號和第二掃描信號。
4.如權利要求3所述的通道控制電路，其中，所述第一掃描信號是用于執(zhí)行邊界掃描測試的輸入信號，執(zhí)行所述邊界掃描測試以檢查所述半導體器件的凸塊焊盤中的缺陷。
5.如權利要求3所述的通道控制電路，其中，所述掃描緩沖器控制信號發(fā)生模塊包括: 掃描輸入緩沖器控制信號發(fā)生單元，所述掃描輸入緩沖器控制信號發(fā)生單元被配置成響應于所述第二掃描信號和所述第一測試模式信號而產(chǎn)生掃描輸入緩沖器控制信號；以及` 掃描輸入緩沖器，所述掃描輸入緩沖器被配置成響應于所述第一掃描信號和所述掃描輸入緩沖器控制信號而產(chǎn)生掃描緩沖器控制信號。
6.如權利要求5所述的通道控制電路，其中，當所述第二掃描信號和所述第一測試模式信號中的任何一個被激活時，所述掃描輸入緩沖器控制信號被激活。
7.如權利要求5所述的通道控制電路，其中，所述掃描緩沖器控制信號的電平根據(jù)所述第一掃描信號的電平來控制。
8.如權利要求1所述的通道控制電路，其中，所述時鐘緩沖器控制信號發(fā)生模塊被配置成當已經(jīng)完成了預定的測試時，利用所述掃描緩沖器控制信號控制所述時鐘緩沖器控制信號從去激活的狀態(tài)轉(zhuǎn)變成激活的狀態(tài)。
9.如權利要求8所述的通道控制電路，其中，所述時鐘緩沖器控制信號發(fā)生模塊被配置成當所述時鐘緩沖器控制信號響應于激活的通道控制信號而被去激活時，響應于已經(jīng)被激活的所述掃描緩沖器控制信號，而將所述時鐘緩沖器控制信號控制成激活的狀態(tài)。
10.一種半導體器件，包括: 第一通道，所述第一通道包括第一通道控制電路；以及 第二通道，所述第二通道包括第二通道控制電路，其中，所述第一通道控制電路被配置成在同時測試所述半導體器件的所述第一通道和所述第二通道的直接訪問模式下，當所述第二通道控制電路不施加用于測試操作的時鐘信號到所述第二通道時，將用于測試操作的時鐘信號施加到所述第一通道。
11.如權利要求10所述的半導體器件，其中，所述第一通道控制電路和所述第二通道控制電路每個包括:通道控制信號發(fā)生模塊，所述通道控制信號發(fā)生模塊被配置成響應于用于控制進入選擇性通道測試模式的第一測試模式信號和能選擇通道的第二測試模式信號的組合，而產(chǎn)生能選擇性地控制通道的激活狀態(tài)的通道控制信號； 掃描緩沖器控制信號發(fā)生模塊，所述掃描緩沖器控制信號發(fā)生模塊被配置成響應于所述第一測試模式信號、控制從單通道測試模式返回到直接訪問模式的第一掃描信號、以及第二掃描信號，而產(chǎn)生掃描緩沖器控制信號； 時鐘緩沖器控制信號發(fā)生模塊，所述時鐘緩沖器控制信號發(fā)生模塊被配置成響應于所述通道控制信號和所述掃描緩沖器控制信號而產(chǎn)生時鐘緩沖器控制信號；以及 時鐘輸入緩沖器，所述時鐘輸入緩沖器被配置成響應于時鐘信號和所述時鐘緩沖器控制信號而產(chǎn)生時鐘輸出信號。
12.如權利要求11所述的半導體器件，其中，接收已被去激活的所述通道控制信號的相應通道被控制成激活狀態(tài)，并且接收已被激活的所述通道控制信號的相應通道被控制成去激活的狀態(tài)。
13.如權利要求11所述的半導體器件，其中，所述掃描緩沖器控制信號發(fā)生模塊包括: 掃描輸入緩沖器控制信號發(fā)生單元，所述掃描輸入緩沖器控制信號發(fā)生單元被配置成響應于所述第二掃描信號和所述第一測試模式信號而產(chǎn)生掃描輸入緩沖器控制信號；以及 掃描輸入緩沖器，所述掃描輸入緩沖器被配置成響應于所述第一掃描信號和所述掃描輸入緩沖器控制信號而產(chǎn)生掃描緩沖器控制信號。
14.如權利要求13所述的半導體器件，其中，所述第二掃描信號和所述第一測試模式信號中的任何一個被激活時， 所述掃描輸入緩沖器控制信號被激活。
15.如權利要求13所述的半導體器件，其中，所述掃描緩沖器控制信號的電平根據(jù)所述第一掃描信號的電平來控制。
16.如權利要求11所述的半導體器件，其中，當已經(jīng)完成了預定的測試時，所述時鐘緩沖器控制信號發(fā)生模塊利用所述掃描緩沖器控制信號，控制所述時鐘緩沖器控制信號從去激活的狀態(tài)轉(zhuǎn)變成激活的狀態(tài)。
17.如權利要求16所述的半導體器件，其中，盡管所述時鐘緩沖器控制信號響應于所述通道控制信號的激活電平而被去激活，但是所述時鐘緩沖器控制信號發(fā)生模塊響應于已經(jīng)被激活的所述掃描緩沖器控制信號來將所述時鐘緩沖器控制信號控制成激活的狀態(tài)。
【文檔編號】G11C29/12GK103886914SQ201310250077
【公開日】2014年6月25日 申請日期:2013年6月21日 優(yōu)先權日:2012年12月21日
【發(fā)明者】金奇泰 申請人:愛思開海力士有限公司