時鐘控制全自旋邏輯電路的制作方法
【專利摘要】本發(fā)明涉及時鐘控制全自旋邏輯電路。描述了一種鎖存器，其包括：第一全自旋邏輯(ASL)器件；耦合至所述第一ASL器件的第二ASL器件，所述第二ASL器件能夠由時鐘信號控制；以及耦合至所述第二ASL器件的第三ASL器件，其中，所述第一和第三ASL器件具有相應(yīng)的耦合至電源端子的磁體。描述了一種觸發(fā)器，其包括：第一ASL器件；耦合至所述第一ASL器件的第二ASL器件，所述第二ASL器件能夠由第一時鐘信號控制；耦合至所述第二ASL器件的第三ASL器件，所述第三ASL器件能夠由第二時鐘信號控制，所述第二時鐘信號相對于所述第一時鐘信號異相；以及耦合至所述第三ASL器件的第四ASL器件，其中，所述第一和第四ASL器件具有耦合至電源端子的相應(yīng)磁體。
【專利說明】時鐘控制全自旋邏輯電路

【背景技術(shù)】
[0001] 為了尋求一種使集成電路持續(xù)地按比例縮小并且使計算更具能量效率的方式，可 以采用電子自旋器件。在電子自旋器件中，電子自旋攜帶并存儲信息。這樣的器件的一個 特征是其非易失性（即，即使在關(guān)閉電路的供電時仍能保存計算狀態(tài)）。這一特征打開了通 往常斷的、瞬時接通邏輯芯片的途徑，所述邏輯芯片消耗的靜態(tài)功率要低得多，因而非常合 乎移動系統(tǒng)的需求。電子自旋器件的另一特征是粒子的集體狀態(tài)（而不是各個電子）經(jīng)歷 開關(guān)。因而，電子自旋器件的每一位具有低得多的開關(guān)能量。電子自旋器件的電源電壓可 能與漏電流無關(guān)，因而能夠使其降至幾十毫伏。這將使得有功功率降低。
[0002] 電子自旋器件的一個例子是全自旋（ASL)器件。但是，盡管ASL器件以低電源電 壓（例如，IOmV)工作，但是在其輸入和輸出非磁體處具有晶體偏置電流。這提高了每次操 作的能量。

【專利附圖】

【附圖說明】
[0003] 通過下文給出的詳細說明以及本公開內(nèi)容的各種實施例的附圖，本公開內(nèi)容的實 施例將得到更加充分的理解，但是不應(yīng)將所述說明和附圖看作使本公開內(nèi)容局限于具體的 實施例，它們只是用于說明和理解。
[0004] 圖1示出了一種簡單的ASL(全自旋邏輯）器件。
[0005] 圖2示出了一種ASL反相器/緩沖器。
[0006] 圖3是根據(jù)一個實施例的靜態(tài)3輸入ASL邏輯。
[0007] 圖4是根據(jù)一個實施例的靜態(tài)ASL全加器。
[0008] 圖5A-C示出了根據(jù)一個實施例的ASL鎖存器及其操作階段。
[0009] 圖6A-C示出了根據(jù)一個實施例的正沿觸發(fā)ASL觸發(fā)器及其操作階段。
[0010] 圖7A-B示出了根據(jù)一個實施例的采用正電源的流水線同步ASL邏輯和時鐘波形。
[0011] 圖8A-B示出了根據(jù)一個實施例的采用正電源和負電源的流水線同步ASL邏輯和 時鐘波形。
[0012] 圖9A-B示出了根據(jù)一個實施例的流水線時鐘控制ASL邏輯和相關(guān)時鐘波形。
[0013] 圖10A-B是根據(jù)一個實施例的多門時鐘控制ASL邏輯的示范性實施例。
[0014] 圖11是根據(jù)一個實施例的采用時鐘控制ASL器件驅(qū)動ASL反相器的3輸入多門 ASL邏輯。
[0015] 圖12是根據(jù)本公開內(nèi)容的一個實施例的具有ASL器件的智能裝置或計算機系統(tǒng) 或SoC (芯片上系統(tǒng)）。

【具體實施方式】
[0016] 實施例描述了用于實現(xiàn)同步邏輯鎖存器和觸發(fā)器的順序級元件功能的ASL器件。 ASL器件的時鐘控制降低了靜態(tài)電流焦耳熱能量消耗，并將狀態(tài)元件與邏輯功能結(jié)合了起 來。所述實施例還描述了不同于同步ASL電路的時鐘控制ASL器件。在一個實施例中，對 于時鐘控制ASL器件而言，將每一鐵磁體（FM)耦合至系統(tǒng)中的一個時鐘信號。在一個實施 例中，對于時鐘控制ASL器件而言可以不采用恒定電源電壓。
[0017] 圖1示出了一種簡單的ASL (全自旋邏輯）器件100。所述ASL器件100包括具有 相應(yīng)的端子的鐵磁體（FM) IOla和101b。在本范例中，將相應(yīng)的端子耦合至電源（Vdd)。FM IOla和FM IOlb沿X方向（又稱為第一方向）延伸。在ASL中，每一 FM(例如，IOla)具有 通過間隔體l〇4a隔開的輸出（右）側(cè)（例如，其與溝道部分102b的接口）和輸入（左） 側(cè)（例如，其與溝道部分l〇2b的接口）。對于其他鐵磁體（例如，IOlb)而言存在類似的結(jié) 構(gòu)。間隔體l〇4a和104b由絕緣材料構(gòu)成。導(dǎo)電非磁性（NM)金屬溝道102連接前一級FM 的輸出側(cè)和下一級FM的輸入側(cè)。將耦合至地（Vss)的其他匪103a和匪103b耦合至每 一間隔體的右側(cè)。在一個實施例中，能夠去除輸入側(cè)上的隧穿勢壘，這樣更容易制造，而且 在自旋注入路徑中具有更小的電阻。
[0018] ASL器件通過自旋極化電流工作，該電流從驅(qū)動FM的輸出側(cè)流經(jīng)非磁性金屬溝 道，并產(chǎn)生施加到驅(qū)動FM的輸入側(cè)上的自旋轉(zhuǎn)移矩（STT)。所述轉(zhuǎn)矩的大小和方向決定著 驅(qū)動FM中的磁化的最終狀態(tài)。
[0019] FM(K)Ia和/或IOlb)中的電子的磁矩中的大部分指向磁化方向。圖1中的x、y、 z單位向量示出了每一軸的正向。選擇FM尺寸使其易磁化軸和難磁化軸分別為X軸和z 軸。每一 FM的磁化具有兩個穩(wěn)定狀態(tài)，所述兩個穩(wěn)定狀態(tài)要么處于正（+X)方向內(nèi)，要么處 于負（-X)方向內(nèi)。在其磁化指向+X方向時，將其作為邏輯1處理；在其磁化指向-X方向 時，將其作為邏輯〇處理。此外，在圖11中，非磁性金屬線102是溝道，103a/103b是接地引 線。間隔體l〇4a/104b避免了電流從一個溝道（例如，第一部分102a)流到下一溝道（例 如，第二部分102b)。Vdd和Vss分別是電源電壓和地電壓。
[0020] 對于邏輯實現(xiàn)而言，通過將接地引線（例如，103a)置于更加靠近FM之一（例如， IOla)的位置而實現(xiàn)ASL器件中的非易失性（S卩，輸入/輸出區(qū)別）。類似地，F(xiàn)M IOlb更加 靠近接地引線l〇3b。對于溝道102b這部分而言，驅(qū)動FM是101a，受到驅(qū)動的FM是101b。 盡管可以將輸入和輸出側(cè)的面積設(shè)計為是等同的，但是接地引線（例如，l〇3b)接近每一 FM(例如，IOlb)的輸出側(cè)。因此，從Vdd到Vss的電阻在輸出側(cè)（S卩，通過101a、102b和 103b的路徑）上比在輸入側(cè)（即，通過101b、102b和103b的路徑）上小，并且電流在輸出 側(cè)上更大。因而，輸出側(cè)上的自旋極化密度比在輸入側(cè)上大。其建立了從驅(qū)動FM IOla的 輸出側(cè)到受到驅(qū)動的FM IOlb的輸入側(cè)的凈自旋極化電流。通過這些措施，能夠在不需要 額外的轉(zhuǎn)換級（即，連接能力（concatenability))的情況下對多個ASL器件進行從輸入到 輸出的級聯(lián)。
[0021] 此外，F(xiàn)M IOla和IOlb具有兩個穩(wěn)定的低能量狀態(tài)（例如，朝+X方向和-X方向的 磁化），自旋消散將使得磁化朝向所述穩(wěn)定狀態(tài)演變。因此，每一級的輸出在這些穩(wěn)定狀態(tài) 之一當中開始。換言之，自旋信號不會發(fā)生級間劣化，如果所述自旋信號處于根據(jù)FM能量 勢壘確定的閾值以上，那么能夠由相對較小的自旋極化電流再生所述自旋信號（即放大）。 這些特性使得ASL器件適于邏輯實現(xiàn)。
[0022] 對于正電源電壓而言，電子從Vss穿越至Vdd。FM 101a/101b借助按照與其磁化 方向相同的方向極化的磁矩從溝道102提取電子。這使得具有相反磁矩的自旋在處于FM 101a/101b下面的溝道102內(nèi)累積。由于溝道102的電阻和接地引線（103a)的位置的原 因，輸出側(cè)的電荷電流要比輸入側(cè)的電荷電流高得多。因而，自旋的累積密度在輸出側(cè)更 高。電子從輸出側(cè)擴散至輸入側(cè)，并對受到驅(qū)動的FM施加 STT。如果STT處于某一閾值以 上,那么受到驅(qū)動的FM的磁化將切換至與驅(qū)動FM的磁化相反的方向內(nèi)。因而，對于正電源 電壓而言，圖1所示的ASL器件100作為反相器工作。類似地，對于負電源電壓而言，該器 件作為緩沖器工作，并且受到驅(qū)動的FM的磁化遵從（復(fù)制）驅(qū)動FM的磁化。
[0023] 圖2示出了一種ASL反相器/緩沖器200。需要指出的是，圖2的那些與任何其他 附圖中的元件具有相同附圖標記（或名稱）的元件可以按照任何與所描述的方式類似的方 式工作或起作用，但又不限于此。ASL反相器/緩沖器200與ASL 100類似，只是去除了第 二接地端子l〇3b。對于正Vdd而言，F(xiàn)M IOlb是FM IOla的NOT(即，對于正Vdd而言形成 了反相器），對于負Vdd而言是FM IOla的COPY ( S卩，對于負Vdd而言形成了緩沖器）。
[0024] 在下述說明中，將討論很多細節(jié)以提供對本公開的實施例的更加透徹的解釋。但 是，顯然，對于本領(lǐng)域技術(shù)人員而言，能夠在不需要這些具體的細節(jié)的情況下實踐本公開的 實施例。在其他情況下，通過方框圖的形式而未詳細地示出了公知的結(jié)構(gòu)和器件，以避免對 本公開的實施例造成混淆。
[0025] 注意，在所述實施例的對應(yīng)附圖中，采用線表示信號。某些線較粗，其表示具有更 多的構(gòu)成信號通路，和/或在一個或多個末端具有箭頭，其指示原始信息流向。這樣的指示 并非旨在構(gòu)成限制。相反，聯(lián)系一個或多個示范性實施例使用所述線能夠促進對電路或邏 輯單元的更容易的理解。任何所代表的根據(jù)設(shè)計需要或偏好指定的信號都可以實際包括一 個或多個可以沿任一方向傳播并且可以采用任何類型的信號方案實施的信號。
[0026] 在說明書中通篇采用的以及在權(quán)利要求中采用的"連接"一詞是指被連接的東西 之間的直接電連接，而沒有任何中間裝置。"耦合"一詞要么是指所連接的東西之間的直接 電連接，要么是指通過一個或多個無源或有源中間裝置的間接連接。"電路" 一詞是指一個 或多個被布置為相互協(xié)作以提供預(yù)期功能的無源和/或有源部件。"信號"一詞是指至少一 個電流信號、電壓信號或數(shù)據(jù)/時鐘信號。單數(shù)冠詞的含義包括復(fù)數(shù)個引述對象。"在…… 內(nèi)"的含義包括"在……內(nèi)"和"在……上"。
[0027] "換算" 一詞一般是指將設(shè)計（圖解和布局）從一種處理技術(shù)變換至另一處理技 術(shù)。"換算"一詞一般還指在相同的技術(shù)節(jié)點內(nèi)縮小布局和裝置尺寸。"換算"一詞還可以指 相對于另一參數(shù)，例如，電源電平調(diào)整信號頻率（例如，放慢）。詞語"基本上"、"接近"、"大 約"、"近于"以及"左右"一般是指處于目標值的+/-20 %內(nèi)。
[0028] 除非另行指出，否則采用"第一"、"第二"、"第三"等順序形容詞順序描述共同對象 只是表明正在引述類似對象的不同實例，而不是暗指所描述的對象必須按照排列的方式或 者任何其他方式處于既定的時間或者空間順序內(nèi)。
[0029] 出于所述實施例的目的，所述晶體管是金屬氧化物半導(dǎo)體（MOS)晶體管，其包括 漏極、源極、柵極和體塊（bulk)端子。所述晶體管還包括Tri-Gate和FinFet晶體管、柵極 居于周圍的圓柱形晶體管或者其他實現(xiàn)晶體管的功能的器件，例如碳納米管或電子自旋器 件。源極和漏極端子可以是等同的端子，在文中可互換使用。本領(lǐng)域技術(shù)人員將認識到，在 不背離本公開的范圍的情況下可以采用其他晶體管，例如，雙極結(jié)型晶體管--BJT PNP/ NPN、BiCMOS、CMOS、eFET 等。"MN" 一詞是指 η 型晶體管（例如，NMOS、NPN、BJT 等），"MP" 一詞是指P型晶體管（例如，PMOS、PNP、BJT等）。
[0030] 圖3是根據(jù)一個實施例的靜態(tài)3輸入ASL邏輯300。需要指出的是，圖3的那些與 任何其他附圖中的元件具有相同附圖標記（或名稱）的元件可以按照任何與所描述的方式 類似的方式工作或起作用，但又不限于此。
[0031] 在這一實施例中，所述的三個輸入是由FM 301a、301d和301c形成的。在這一實 施例中，通過公共的溝道302將三個ASL器件耦合到一起。在一個實施例中，第一 ASL器 件包括FM 301a、間隔器304a和接地端子303a，其中，間隔體304a在溝道302中提供了勢 壘。在一個實施例中，第二ASL器件包括FM 301b和間隔體304b，其中，間隔體304b在溝道 302中提供了勢壘。在一個實施例中，第三ASL器件包括FM 301d，間隔體304d和接地端子 303d，其中，間隔體304d在溝道302中提供了勢壘。在一個實施例中，通過處于具有相關(guān)間 隔體304b的FM 301b下面的溝道再生輸出。
[0032] 在下述實施例中，在不同的附圖中采用了不同的標識符，但是前面已經(jīng)對其進行 了討論。例如，圖1中的FM IOla與圖3中的FM 303a相同。類似地，圖1的間隔體104a 與圖3的間隔體304a相同。
[0033] ASL邏輯300形成了基于多數(shù)決定門（MG)的ASL器件。ASL器件基于模擬運算 (即，受驅(qū)動FM處的自旋電流的求和）工作，但是借助受驅(qū)動FM中的閾值勢壘以數(shù)字形式 解析并再生輸出（即通過受驅(qū)動FM的磁化得到兩個穩(wěn)定狀態(tài)中的任一者）。在一個實施例 中，能夠有效率地構(gòu)建具有奇數(shù)個輸入的MG。
[0034] 在一個實施例中，各驅(qū)動FM(S卩，301a、301c和301d)是等同的。在一個實施例中， 各接地引線（即，303a、303c和303d)具有等同尺寸。在一個實施例中，將對應(yīng)的驅(qū)動FM連 接至受驅(qū)動FM的每一溝道302也具有相同尺寸。
[0035] 表1 :3輸入MG的真值表以及對NAND/AND以及N0R/0R門設(shè)計的舉例說明
[0036]

【權(quán)利要求】
1. 一種裝置，包括： 第一鐵磁體； 耦合至所述第一鐵磁體的第二鐵磁體，所述第二鐵磁體能夠由時鐘信號控制；以及 耦合至所述第二鐵磁體的第三鐵磁體，其中，所述第一鐵磁體和所述第三鐵磁體具有 耦合至電源端子的相應(yīng)磁體。
2. 根據(jù)權(quán)利要求1所述的裝置，其中，所述第一鐵磁體、所述第二鐵磁體和所述第三鐵 磁體中的每一個各自形成第一全自旋邏輯（ASL)器件、第二全自旋邏輯（ASL)器件和第三 全自旋邏輯（ASL)器件，所述器件中的每一個包括： 具有第一端子的磁體，所述磁體沿第一方向延伸； 具有第二端子的非磁體，所述非磁體沿不同于所述第一方向的第二方向延伸；以及 耦合至所述磁體的非導(dǎo)體，所述非導(dǎo)體沿所述第二方向延伸，從而將非磁體互連的第 一部分與所述非磁體互連的第二部分隔離，所述第二部分耦合至所述磁體和所述非磁體， 所述非磁體互連沿所述第一方向延伸。
3. 根據(jù)權(quán)利要求2所述的裝置，其中，對于所述第一 ASL器件，所述第一端子耦合至電 源端子。
4. 根據(jù)權(quán)利要求2所述的裝置，其中，對于所述第二ASL器件，所述第一端子耦合至所 述時鐘信號。
5. 根據(jù)權(quán)利要求2所述的裝置，其中，對于所述第三ASL器件，所述第一端子耦合至電 源端子。
6. 根據(jù)權(quán)利要求2所述的裝置，其中，所述第二端子耦合至地。
7. 根據(jù)權(quán)利要求2所述的裝置，其中，所述ASL器件中的每一個的所述第一端子能夠被 獨立控制以被耦合至正電源、負電源或浮置節(jié)點，其中，所述裝置還包括時鐘選通控制電路 以提供控制信號，用于獨立地控制所述第一端子與正電源、負電源或浮置節(jié)點的耦合。
8. 根據(jù)權(quán)利要求1所述的裝置，其中，所述電源端子耦合至以下至少其中之一： 正電源； 負電源；或 浮置節(jié)點。
9. 一種裝置，包括： 第一鐵磁體； 耦合至所述第一鐵磁體的第二鐵磁體，所述第二鐵磁體能夠由第一時鐘信號控制； 耦合至所述第二鐵磁體的第三鐵磁體，所述第三鐵磁體能夠由第二時鐘信號控制，所 述第二時鐘信號相對于所述第一時鐘信號異相；以及 耦合至所述第三鐵磁體的第四鐵磁體，其中，所述第一鐵磁體和所述第四鐵磁體具有 耦合至電源端子的相應(yīng)磁體。
10. 根據(jù)權(quán)利要求9所述的裝置，其中，所述第一鐵磁體、所述第二鐵磁體、所述第三鐵 磁體和所述第四鐵磁體中的每一個各自形成第一全自旋邏輯（ASL)器件、第二全自旋邏輯 (ASL)器件、第三全自旋邏輯（ASL)器件和第四全自旋（ASL)器件，所述器件中的每一個包 括： 具有第一端子的磁體，所述磁體沿第一方向延伸； 具有第二端子的非磁體，所述非磁體沿不同于所述第一方向的第二方向延伸；以及 耦合至所述磁體的非導(dǎo)體，所述非導(dǎo)體沿所述第二方向延伸以將非磁體互連的第一部 分與所述非磁體互連的第二部分隔離，所述第二部分耦合至所述磁體和所述非磁體，所述 非磁體互連沿所述第一方向延伸。
11. 根據(jù)權(quán)利要求10所述的裝置，其中， 對于所述第一 ASL器件，所述第一端子耦合至電源端子； 對于所述第二ASL器件，所述第一端子耦合至所述第一時鐘信號； 對于所述第三ASL器件，所述第一端子耦合至所述第二時鐘信號；或者 對于所述第四ASL器件，所述第一端子耦合至電源端子。
12. 根據(jù)權(quán)利要求11所述的裝置，其中，所述第二端子耦合至地。
13. 根據(jù)權(quán)利要求11所述的裝置，其中，所述ASL器件中的每一個的所述第一端子能夠 被獨立控制以耦合至正電源、負電源或浮置節(jié)點。
14. 根據(jù)權(quán)利要求13所述的裝置，還包括時鐘選通控制電路以提供控制信號，用于獨 立地控制所述第一端子與正電源、負電源或浮置節(jié)點的耦合。
15. 根據(jù)權(quán)利要求14所述的裝置，其中，所述電源端子耦合至以下至少其中之一： 正電源； 負電源；或 浮置節(jié)點。
16. -種具有全自旋邏輯（ASL)器件的流水線裝置，所述流水線裝置包括： 第一流水線級，所述第一流水線級包括： 包括ASL器件的第一順序單元，其中，所述ASL器件中的一個具有耦合至第一時鐘信號 的磁體； 包括一個或多個ASL器件的組合邏輯，所述組合邏輯耦合至所述第一順序單元，所述 組合邏輯具有耦合至電源的一個或多個磁體；以及 包括ASL器件的第二順序單元，其中，所述ASL器件中的一個具有耦合至第二時鐘信號 的磁體，所述第二順序單元耦合至所述組合邏輯。
17. 根據(jù)權(quán)利要求16所述的流水線裝置，還包括時鐘緩沖器以生成第一時鐘信號和第 二時鐘信號，其中，所述第二時鐘信號相對于所述第一時鐘信號異相。
18. 根據(jù)權(quán)利要求16所述的流水線裝置，其中，所述第一順序單元和所述第二順序單 兀是基于ASL的鎖存器或基于ASL的觸發(fā)器中的一個。
19. 根據(jù)權(quán)利要求18所述的流水線裝置，還包括： 耦合至所述第一流水線級的第二流水線級。
20. 根據(jù)權(quán)利要求19所述的流水線裝置，其中，所述第二流水線級包括： 包括ASL器件的第一順序單元，其中，所述ASL器件中的一個具有耦合至第三時鐘信號 的磁體； 包括一個或多個ASL器件的組合邏輯，所述組合邏輯耦合至所述第一順序單元，所述 組合邏輯具有耦合至電源的一個或多個磁體；以及 包括ASL器件的第二順序單元，其中，所述ASL器件中的一個具有耦合至第三時鐘信號 的磁體，所述第二順序單元耦合至所述組合邏輯。
21. 根據(jù)權(quán)利要求20所述的流水線裝置，其中，所述第二流水線級的電源是負電源，并 且所述流水線裝置還包括時鐘緩沖器以提供第三時鐘信號和第四時鐘信號，其中，所述第 三時鐘信號和所述第四時鐘信號在所述負電源的電壓電平與地之間振蕩。
22. 根據(jù)權(quán)利要求21所述的流水線裝置，其中，所述第二流水線級的電源是正電源，并 且所述流水線裝置還包括時鐘緩沖器以提供第三時鐘信號和第四時鐘信號，其中，所述第 三時鐘信號和所述第四時鐘信號在所述正電源的電壓電平與地之間振蕩，其中，所述第三 時鐘信號與所述第一時鐘信號具有實質(zhì)上相位對準的相位，并且其中，所述第四時鐘信號 與所述第二時鐘信號具有實質(zhì)上對準的相位。
23. -種系統(tǒng)，包括： 存儲器； 耦合至所述存儲器的處理器，所述處理器具有根據(jù)裝置權(quán)利要求1至8中的任何一項 所述的鎖存器；以及 用于允許所述處理器與其他設(shè)備通信的無線接口。
24. -種系統(tǒng)，包括： 存儲器； 稱合至所述存儲器的處理器，所述處理器具有根據(jù)裝置權(quán)利要求9至15中的任何一項 所述的觸發(fā)器；以及 用于允許所述處理器與其他設(shè)備通信的無線接口。
25. -種系統(tǒng)，包括： 存儲器； 耦合至所述存儲器的處理器，所述處理器具有根據(jù)流水線裝置權(quán)利要求16至22中的 任何一項所述的流水線；以及 用于允許所述處理器與其他設(shè)備通信的無線接口。
【文檔編號】G11C11/16GK104425002SQ201410459270
【公開日】2015年3月18日 申請日期:2014年9月10日 優(yōu)先權(quán)日:2013年9月11日
【發(fā)明者】D·E·尼科諾夫, S·馬尼帕特魯尼, I·A·揚, V·賈拉伊爾 申請人:英特爾公司