一種同步存儲(chǔ)器的制造方法
【專利摘要】本實(shí)用新型提供一種新型的同步存儲(chǔ)器，能夠節(jié)省存儲(chǔ)器面積、提高存儲(chǔ)器性能。該同步存儲(chǔ)器，包括先進(jìn)先出堆棧、存儲(chǔ)陣列和時(shí)鐘延時(shí)單元，接收到的讀命令和讀地址共同輸入所述先進(jìn)先出堆棧，同時(shí)系統(tǒng)時(shí)鐘對(duì)先進(jìn)先出堆棧提供同步時(shí)鐘信號(hào)；所述同步時(shí)鐘信號(hào)經(jīng)過(guò)所述時(shí)鐘延時(shí)單元輸出延時(shí)時(shí)鐘信號(hào)，作為先進(jìn)先出堆棧讀取命令、地址結(jié)束的指示信號(hào)，分別提供給所述先進(jìn)先出堆棧和存儲(chǔ)陣列；所述先進(jìn)先出堆棧輸出延遲的讀命令和讀地址至存儲(chǔ)陣列，存儲(chǔ)陣列輸出并行數(shù)據(jù)直接進(jìn)行并轉(zhuǎn)串模塊送至數(shù)據(jù)輸出接口。
【專利說(shuō)明】—種同步存儲(chǔ)器
【技術(shù)領(lǐng)域】:
[0001]本實(shí)用新型涉及一種半導(dǎo)體存儲(chǔ)器。
【背景技術(shù)】
[0002]計(jì)算機(jī)以及各種電子設(shè)備廣泛的應(yīng)用于現(xiàn)代生活的各個(gè)方面，對(duì)內(nèi)存產(chǎn)品(DRAM存儲(chǔ)器)需求越來(lái)越大。
[0003]如圖1所示，傳統(tǒng)的存儲(chǔ)器設(shè)計(jì)架構(gòu)，其特點(diǎn)為:外部讀命令和讀地址以最快速度訪問(wèn)存儲(chǔ)陣列；從存儲(chǔ)陣列中提取的數(shù)據(jù)先暫存在數(shù)據(jù)先進(jìn)先出堆棧中；等到讀命令結(jié)束(cas延遲時(shí)間(圖4))從數(shù)據(jù)先進(jìn)先出堆棧中釋放數(shù)據(jù)到數(shù)據(jù)輸出接口。
[0004]這種方案存在以下問(wèn)題:
[0005]1、傳統(tǒng)存儲(chǔ)器架構(gòu)需要數(shù)據(jù)先進(jìn)先出堆棧，而一般數(shù)據(jù)位寬都很大常見(jiàn)32位，64位，128位，占用的存儲(chǔ)器面積較大。
[0006]2、DRAM存儲(chǔ)器JEDEC標(biāo)準(zhǔn)定義激活命令到讀命令的時(shí)間(Trcd)如圖3所示，Trcd時(shí)間越小則存儲(chǔ)器的性能越好。由于傳統(tǒng)存儲(chǔ)器讀命令以最快速度訪問(wèn)存儲(chǔ)陣列，所以內(nèi)部Trcd時(shí)間幾乎等于外部系統(tǒng)設(shè)置的Trcd，將很大程度上占用系統(tǒng)資源。
實(shí)用新型內(nèi)容
[0007]本實(shí)用新型的目的是提供一種新型的同步存儲(chǔ)器，能夠節(jié)省存儲(chǔ)器面積、提高存儲(chǔ)器性能。
[0008]本實(shí)用新型的技術(shù)方案如下:
[0009]該同步存儲(chǔ)器，包括先進(jìn)先出堆棧、存儲(chǔ)陣列和時(shí)鐘延時(shí)單元，其特殊之處在于:該同步存儲(chǔ)器接收到的讀命令和讀地址共同輸入所述先進(jìn)先出堆棧，同時(shí)系統(tǒng)時(shí)鐘對(duì)先進(jìn)先出堆棧提供同步時(shí)鐘信號(hào)；所述同步時(shí)鐘信號(hào)經(jīng)過(guò)所述時(shí)鐘延時(shí)單元輸出延時(shí)時(shí)鐘信號(hào)，作為先進(jìn)先出堆棧讀取命令、地址結(jié)束的指示信號(hào)，分別提供給所述先進(jìn)先出堆棧和存儲(chǔ)陣列；所述先進(jìn)先出堆棧輸出延遲的讀命令和讀地址至存儲(chǔ)陣列，存儲(chǔ)陣列輸出并行數(shù)據(jù)直接進(jìn)行并轉(zhuǎn)串模塊送至數(shù)據(jù)輸出接口。
[0010]上述時(shí)鐘延時(shí)單元可以采用數(shù)字延遲鎖相環(huán)實(shí)現(xiàn)。
[0011]本實(shí)用新型具有以下優(yōu)點(diǎn):
[0012]1.節(jié)省存儲(chǔ)器面積
[0013]本實(shí)用新型用命令地址堆棧取代數(shù)據(jù)堆棧；所需命令位寬為1，地址位寬取決于存取器容量，一個(gè)4Gbit的DRAM存儲(chǔ)器讀地址位寬只需為10。因此所需先入先出堆棧位寬明顯減小，從而顯著優(yōu)化芯片面積。
[0014]2、提高存儲(chǔ)器性能
[0015]本實(shí)用新型是將讀命令和地址首先放入堆棧等待T時(shí)間再訪問(wèn)存儲(chǔ)陣列，充分利用了存儲(chǔ)器內(nèi)部Trcd時(shí)間，貝U內(nèi)部Trcd時(shí)間等于外部Trcd+T。這樣在存儲(chǔ)器內(nèi)部Trcd不變的前提下，外部系統(tǒng)可以設(shè)置較小的Trcd。【專利附圖】

【附圖說(shuō)明】
[0016]圖1為現(xiàn)有技術(shù)的存儲(chǔ)器設(shè)計(jì)架構(gòu)。
[0017]圖2為本實(shí)用新型的同步存儲(chǔ)器設(shè)計(jì)架構(gòu)。
[0018]圖3為DRAM存儲(chǔ)器Trcd定義。
[0019]圖4為DRAM存儲(chǔ)器cas延遲時(shí)間定義。
【具體實(shí)施方式】
[0020]如圖2所示，讀命令的接收器和讀地址的接收器的輸出端接至先進(jìn)先出堆棧的數(shù)據(jù)輸入端(輸入)，系統(tǒng)時(shí)鐘的接收器的輸出端接至先進(jìn)先出堆棧的同步時(shí)鐘輸入端(輸入時(shí)鐘)，同步時(shí)鐘信號(hào)經(jīng)過(guò)數(shù)字延遲鎖相環(huán)輸出延時(shí)時(shí)鐘信號(hào)，作為先進(jìn)先出堆棧讀取命令、地址結(jié)束的指示信號(hào)，該指示信號(hào)接至先進(jìn)先出堆棧的結(jié)束信號(hào)輸入端(輸出時(shí)鐘)；先進(jìn)先出堆棧輸出延遲的讀命令和讀地址至存儲(chǔ)陣列，存儲(chǔ)陣列輸出并行數(shù)據(jù)。
[0021]可以看出，在本實(shí)用新型中，讀命令和讀地址不是以最快速度訪問(wèn)存儲(chǔ)陣列，而是首先將其放入命令地址先進(jìn)先出堆棧，等待T時(shí)間(T等于cas延遲時(shí)間減去存儲(chǔ)器內(nèi)部陣列所需訪問(wèn)時(shí)間)再訪問(wèn)存儲(chǔ)陣列。存儲(chǔ)陣列輸出數(shù)據(jù)直接進(jìn)行并轉(zhuǎn)串操作后送到數(shù)據(jù)輸出接口。
【權(quán)利要求】
1.一種同步存儲(chǔ)器，包括先進(jìn)先出堆棧、存儲(chǔ)陣列和時(shí)鐘延時(shí)單元，其特征在于:該同步存儲(chǔ)器接收到的讀命令和讀地址共同輸入所述先進(jìn)先出堆棧，同時(shí)系統(tǒng)時(shí)鐘對(duì)先進(jìn)先出堆棧提供同步時(shí)鐘信號(hào)；所述同步時(shí)鐘信號(hào)經(jīng)過(guò)所述時(shí)鐘延時(shí)單元輸出延時(shí)時(shí)鐘信號(hào)，作為先進(jìn)先出堆棧讀取命令、地址結(jié)束的指示信號(hào)，分別提供給所述先進(jìn)先出堆棧和存儲(chǔ)陣列；所述先進(jìn)先出堆棧輸出延遲的讀命令和讀地址至存儲(chǔ)陣列，存儲(chǔ)陣列輸出并行數(shù)據(jù)直接進(jìn)行并轉(zhuǎn)串模塊送至數(shù)據(jù)輸出接口。
2.根據(jù)權(quán)利要求1所述的同步存儲(chǔ)器，其特征在于:所述時(shí)鐘延時(shí)單元采用數(shù)字延遲鎖相環(huán)。
【文檔編號(hào)】G11C11/4063GK203733474SQ201420093988
【公開(kāi)日】2014年7月23日 申請(qǐng)日期:2014年3月3日 優(yōu)先權(quán)日:2014年3月3日
【發(fā)明者】亞歷山大, 談杰 申請(qǐng)人:西安華芯半導(dǎo)體有限公司