一種移位寄存器、柵極驅(qū)動(dòng)電路以及顯示裝置制造方法
【專利摘要】本實(shí)用新型涉及一種移位寄存器、柵極驅(qū)動(dòng)電路以及顯示裝置，所述移位寄存器包括上拉模塊、下拉模塊和控制模塊，所述上拉模塊用于將本級(jí)移位寄存器的輸出端輸出的信號(hào)上拉，其包括上拉晶體管，所述上拉晶體管的柵極與所述控制模塊連接，第一極與上拉信號(hào)輸入端連接，第二極與所述輸出端連接；所述控制模塊用于控制所述上拉晶體管的通斷；所述下拉模塊用于將本級(jí)移位寄存器的輸出端輸出的信號(hào)下拉，其包括下拉晶體管，所述下拉晶體管的柵極、第一極與所述下拉信號(hào)輸入端連接，第二極與所述輸出端連接。上述移位寄存器減少了晶體管的數(shù)量，使其占用的空間，即邊框?qū)挾葴p小，從而有助于實(shí)現(xiàn)顯示裝置的窄邊框。
【專利說明】一種移位寄存器、柵極驅(qū)動(dòng)電路以及顯示裝置

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及液晶顯示【技術(shù)領(lǐng)域】，具體地，涉及一種移位寄存器、柵極驅(qū)動(dòng)電路以及顯示裝置。

【背景技術(shù)】
[0002]有機(jī)發(fā)光二極管(Organic Light-Emitting D1de，以下簡稱為0LED)顯示裝置中，每個(gè)像素在薄膜晶體管的控制下獨(dú)立地發(fā)光進(jìn)行顯示。在OLED顯示裝置的柵極驅(qū)動(dòng)電路中，需要設(shè)置發(fā)光控制移位寄存器，所述發(fā)光控制移位寄存器通過在一個(gè)脈沖輸出關(guān)閉信號(hào)，而在其余時(shí)段均輸出開啟信號(hào)，以實(shí)現(xiàn)在像素發(fā)光階段控制像素發(fā)光處于常開狀態(tài)。
[0003]圖1為現(xiàn)有的發(fā)光控制移位寄存器的電路圖。如圖1所示，該發(fā)光控制移位寄存器包括上拉模塊1、下拉模塊2、一級(jí)控制模塊3'和二級(jí)控制模塊3"。其中，上拉模塊I用于將本級(jí)移位寄存器的輸出端4輸出的信號(hào)上拉，其包括上拉晶體管10，所述上拉晶體管10的第一極與上拉信號(hào)輸入端5連接，第二極與輸出端4連接。下拉模塊2用于將本級(jí)移位寄存器的輸出端4輸出的信號(hào)下拉，其包括下拉晶體管20，所述下拉晶體管20的第一極與所述下拉信號(hào)輸入端6連接，第二極與輸出端4連接。一級(jí)控制模塊3'和二級(jí)控制模塊3"用于控制所述上拉晶體管10和下拉晶體管20的通斷；其中，一級(jí)控制模塊3 '包括起始信號(hào)模塊3c'、第一電容Cstl以及與第一電容Cstl并聯(lián)的一級(jí)第一子模塊3a'、一級(jí)第二子模塊3b ' ;二級(jí)控制模塊3"包括二級(jí)第一子模塊3a"和二級(jí)第二子模塊3b";—級(jí)第一子模塊3a '、一級(jí)第二子模塊3b '與上拉晶體管10的柵極連接，用于控制上拉晶體管10的通斷，同時(shí)，一級(jí)第一子模塊3a 1、一級(jí)第二子模塊3b 1還與二級(jí)第一子模塊3a"連接，用于控制二級(jí)第一子模塊3a"中各晶體管的通斷；二級(jí)第一子模塊3a"與下拉晶體管20的柵極連接，用于控制下拉晶體管20開啟，二級(jí)第二子模塊3b"與下拉晶體管20的柵極連接，用于控制下拉晶體管20關(guān)閉。具體地，起始信號(hào)模塊3c '包括信號(hào)控制晶體管30; —級(jí)第一子模塊3a '包括第一晶體管31、第二晶體管32、第三晶體管33和第二電容Csi; —級(jí)第二子模塊3b '包括第四晶體管34 ;二級(jí)第一子模塊3a"包括第五晶體管35和第六晶體管36 ;二級(jí)第二子模塊3b"包括第七晶體管37和第三電容Cs2;上述各晶體管的連接關(guān)系如圖1所示。
[0004]下面以發(fā)光控制移位寄存器中各晶體管以及薄膜晶體管為P型為例，結(jié)合圖2，說明發(fā)光控制移位寄存器的工作原理。具體地，在第一階段a，自起始信號(hào)輸入端8引入的起始信號(hào)位于低電平，自第一時(shí)鐘信號(hào)輸入端7引入的第一時(shí)鐘信號(hào)位于低電平，自第二時(shí)鐘信號(hào)輸入端9引入的第二時(shí)鐘信號(hào)位于高電平，使一級(jí)第二子模塊3b '控制上拉晶體管10、二級(jí)第一子模塊3a"中各晶體管關(guān)閉，二級(jí)第二子模塊3b"控制下拉晶體管20開啟，從而下拉模塊2將發(fā)光控制移位寄存器輸出的信號(hào)下拉，即輸出端4輸出開啟信號(hào)。在第二階段b，起始信號(hào)變?yōu)楦唠娖?，第一時(shí)鐘信號(hào)變?yōu)楦唠娖?，第二時(shí)鐘信號(hào)變?yōu)榈碗娖?，使一?jí)第二子模塊3b '控制上拉晶體管10、二級(jí)第一子模塊3a"中各晶體管開啟，進(jìn)一步，二級(jí)第一子模塊3a"控制下拉晶體管20關(guān)閉，從而上拉模塊I將發(fā)光控制移位寄存器輸出的信號(hào)上拉，即輸出端4輸出關(guān)閉信號(hào)。在第三階段C，起始信號(hào)維持高電平，第一時(shí)鐘信號(hào)變?yōu)榈碗娖?，第二時(shí)鐘信號(hào)變?yōu)楦唠娖剑挂患?jí)第一子模塊3a '控制上拉晶體管10、二級(jí)第一子模塊3a"中各晶體管關(guān)閉，二級(jí)第二子模塊3b"控制下拉晶體管20開啟，從而下拉模塊2將發(fā)光控制移位寄存器輸出的信號(hào)下拉，即輸出端4輸出開啟信號(hào)。在第四階段d，起始信號(hào)維持高電平，第一時(shí)鐘信號(hào)變?yōu)楦唠娖?，第二時(shí)鐘信號(hào)變?yōu)榈碗娖剑挂患?jí)第一子模塊3a '控制上拉晶體管10、二級(jí)第一子模塊3a"中各晶體管關(guān)閉，二級(jí)第二子模塊3b"控制下拉晶體管20開啟，從而下拉模塊2將發(fā)光控制移位寄存器輸出的信號(hào)下拉，即輸出端4輸出開啟信號(hào)。在之后的各階段中，不斷地重復(fù)上述第三階段c和第四階段d，使通過輸出端4輸出的信號(hào)均為開啟信號(hào)。
[0005]在上述發(fā)光控制移位寄存器中，通過較多的晶體管(共計(jì)10個(gè))使其僅在一個(gè)脈沖輸出關(guān)閉信號(hào)，而在其他時(shí)段輸出開啟信號(hào)，這樣就使得發(fā)光控制移位寄存器需要占用較大的空間，即邊框?qū)挾?，從而不利于?shí)現(xiàn)顯示裝置的窄邊框。
實(shí)用新型內(nèi)容
[0006]本實(shí)用新型旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問題之一，提出了一種移位寄存器、柵極驅(qū)動(dòng)電路以及顯示裝置，所述移位寄存器可以減少其包括的晶體管的數(shù)量，使其占用的空間，即邊框?qū)挾葴p小，從而有助于實(shí)現(xiàn)顯示裝置的窄邊框。
[0007]為實(shí)現(xiàn)本實(shí)用新型的目的而提供一種移位寄存器，包括上拉模塊、下拉模塊和控制模塊，所述上拉模塊用于將本級(jí)移位寄存器的輸出端輸出的信號(hào)上拉，其包括上拉晶體管，所述上拉晶體管的柵極與所述控制模塊連接，第一極與上拉信號(hào)輸入端連接，第二極與所述輸出端連接；所述控制模塊用于控制所述上拉晶體管的通斷；所述下拉模塊用于將本級(jí)移位寄存器的輸出端輸出的信號(hào)下拉，其包括下拉晶體管，所述下拉晶體管的柵極、第一極與所述下拉信號(hào)輸入端連接，第二極與所述輸出端連接。
[0008]其中，所述控制模塊包括起始信號(hào)模塊、第一電容以及與所述第一電容并聯(lián)的第一控制模塊、第二控制模塊；所述起始信號(hào)模塊用于向第一電容、第一控制模塊、第二控制模塊提供起始信號(hào)，所述第一電容的第一端與起始信號(hào)模塊連接，第二端與所述上拉晶體管的柵極連接；所述第一控制模塊用于根據(jù)所述起始信號(hào)以及第一時(shí)鐘信號(hào)輸入端輸入的第一時(shí)鐘信號(hào)控制所述上拉晶體管的通斷；所述第二控制模塊用于根據(jù)所述起始信號(hào)以及第二時(shí)鐘信號(hào)輸入端輸入的第二時(shí)鐘信號(hào)控制所述上拉晶體管的通斷。
[0009]其中，所述起始信號(hào)模塊包括信號(hào)控制晶體管，所述信號(hào)控制晶體管的柵極與所述第一時(shí)鐘信號(hào)輸入端連接，第一極與所述起始信號(hào)輸入端連接，第二極與所述第一電容的第一端、第一控制模塊和第二控制模塊連接。
[0010]其中，所述第一控制模塊包括第一晶體管、第二晶體管和第三晶體管；所述第一晶體管的柵極、第一極與所述第一時(shí)鐘信號(hào)輸入端連接，第二極與所述第二晶體管的第二極以及所述第三晶體管的柵極連接；所述第二晶體管的柵極與所述信號(hào)控制晶體管的第二極連接，第一極與所述上拉信號(hào)輸入端連接，第二極還與所述第三晶體管的柵極連接；所述第三晶體管的柵極還與第二電容的一端連接，所述第二電容的另一端與上拉信號(hào)輸入端連接，所述第三晶體管的第一極與所述上拉信號(hào)輸入端連接，第二極與所述上拉晶體管的柵極、第一電容的第二端連接。
[0011]其中，所述第二控制模塊包括第四晶體管，所述第四晶體管的柵極與所述信號(hào)控制晶體管的第二極、第一電容的第一端連接，第一極與所述第二時(shí)鐘信號(hào)輸入端連接，第二極與所述上拉晶體管的柵極、第一電容的第二端連接。
[0012]作為另一個(gè)技術(shù)方案，本實(shí)用新型還提供一種柵極驅(qū)動(dòng)電路，包括多級(jí)移位寄存器，所述移位寄存器采用本實(shí)用新型提供的上述移位寄存器。
[0013]作為另一個(gè)技術(shù)方案，本實(shí)用新型還提供一種顯示裝置，包括柵極以及柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路采用本實(shí)用新型提供的上述柵極驅(qū)動(dòng)電路。
[0014]本實(shí)用新型具有以下有益效果:
[0015]本實(shí)用新型提供的移位寄存器，其下拉晶體管的柵極與下拉信號(hào)輸入端連接，也就是，下拉晶體管的開閉直接由下拉信號(hào)控制，從而無需單獨(dú)設(shè)置額外的晶體管用于控制下拉晶體管的開啟，以及無需單獨(dú)設(shè)置額外的晶體管控制下拉晶體管的關(guān)閉，相比現(xiàn)有技術(shù)，本實(shí)用新型提供的移位寄存器減少了晶體管的數(shù)量，從而可以減小移位寄存器所需要占用的空間，有助于實(shí)現(xiàn)顯示裝置的窄邊框。
[0016]本實(shí)用新型提供的柵極驅(qū)動(dòng)電路，其采用本實(shí)用新型提供的上述移位寄存器，無需單獨(dú)設(shè)置額外的晶體管用于控制下拉晶體管的開啟，以及無需單獨(dú)設(shè)置額外的晶體管控制下拉晶體管的關(guān)閉，相比現(xiàn)有技術(shù)，減少了晶體管的數(shù)量，從而可以減小移位寄存器以及柵極驅(qū)動(dòng)電路所需要占用的空間，有助于實(shí)現(xiàn)顯示裝置的窄邊框。
[0017]本實(shí)用新型提供的顯示裝置，其采用本實(shí)用新型提供的上述柵極驅(qū)動(dòng)電路，可以減小柵極驅(qū)動(dòng)電路所需要占用的空間，有助于實(shí)現(xiàn)顯示裝置的窄邊框。

【專利附圖】

【附圖說明】
[0018]附圖是用來提供對(duì)本實(shí)用新型的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實(shí)施方式】一起用于解釋本實(shí)用新型，但并不構(gòu)成對(duì)本實(shí)用新型的限制。在附圖中:
[0019]圖1為現(xiàn)有的發(fā)光控制移位寄存器的電路圖；
[0020]圖2為發(fā)光控制移位寄存器中各晶體管以及薄膜晶體管為P型時(shí)發(fā)光控制移位寄存器中各信號(hào)的時(shí)序圖；
[0021]圖3為本實(shí)用新型提供的移位寄存器的優(yōu)選實(shí)施方式的電路圖；
[0022]圖4為移位寄存器中各晶體管以及薄膜晶體管為P型時(shí)移位寄存器中各信號(hào)的時(shí)序圖。
[0023]其中，附圖標(biāo)記:
[0024]1:上拉模塊；2:下拉模塊；3:控制模塊；3a:第一控制模塊；3b:第二控制模塊；3c:起始信號(hào)模塊；3':—級(jí)控制模塊；3":二級(jí)控制模塊；3c':起始信號(hào)模塊；3a':—級(jí)第一子模塊；3b丨:一級(jí)第二子模塊；3a":二級(jí)第一子模塊；3b":二級(jí)第二子模塊；4:輸出端；5:上拉信號(hào)輸入端；6:下拉信號(hào)輸入端；7:第一時(shí)鐘信號(hào)輸入端；8:起始信號(hào)輸入端；9:第二時(shí)鐘信號(hào)輸入端；10:上拉晶體管；20:下拉晶體管；30:信號(hào)控制晶體管；31:第一晶體管；32:第二晶體管；33:第三晶體管；34:第四晶體管；35:第五晶體管；36:第六晶體管；37:第七晶體管；CS(1:第一電容；(^1:第二電容；CS2:第三電容。

【具體實(shí)施方式】
[0025]以下結(jié)合附圖對(duì)本實(shí)用新型的【具體實(shí)施方式】進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處所描述的【具體實(shí)施方式】僅用于說明和解釋本實(shí)用新型，并不用于限制本實(shí)用新型。
[0026]請(qǐng)參看圖3，圖3為本實(shí)用新型提供的移位寄存器的優(yōu)選實(shí)施方式的電路圖。在本實(shí)施方式中，移位寄存器包括上拉模塊1、下拉模塊2和控制模塊3，其中，所述上拉模塊I用于將本級(jí)移位寄存器的輸出端4輸出的信號(hào)上拉，其包括上拉晶體管10，所述上拉晶體管10的柵極與所述控制模塊3連接，第一極與上拉信號(hào)輸入端5連接，第二極與所述輸出端4連接；所述控制模塊3用于控制所述上拉晶體管10的通斷；所述下拉模塊2用于將本級(jí)移位寄存器的輸出端4輸出的信號(hào)下拉，其包括下拉晶體管20，所述下拉晶體管20的柵極、第一極與所述下拉信號(hào)輸入端6連接，第二極與所述輸出端4連接。在本實(shí)施方式中，第一極均為源極，第二極均為漏極，或者，第一極均為漏極，第二極均為源極。
[0027]在本實(shí)施方式中，下拉晶體管20的柵極與下拉信號(hào)輸入端6連接，也就是，下拉晶體管20的開閉直接由下拉信號(hào)控制，從而無需單獨(dú)設(shè)置額外的晶體管用于控制下拉晶體管20的開啟，以及無需單獨(dú)設(shè)置額外的晶體管控制下拉晶體管20的關(guān)閉，相比現(xiàn)有技術(shù)，本實(shí)施方式中的移位寄存器減少了晶體管的數(shù)量，從而可以減小移位寄存器所需要占用的空間，有助于實(shí)現(xiàn)顯示裝置的窄邊框。
[0028]所述控制模塊3包括起始信號(hào)模塊3c、第一電容Cstl以及與所述第一電容Cstl并聯(lián)的第一控制模塊3a、第二控制模塊3b ;所述起始信號(hào)模塊3c用于向第一電容Cstl、第一控制模塊3a、第二控制模塊3b提供起始信號(hào)，所述第一電容Cstl的第一端與起始信號(hào)模塊3c連接，第二端與所述上拉晶體管10的柵極連接；所述第一控制模塊3a用于根據(jù)所述起始信號(hào)以及第一時(shí)鐘信號(hào)輸入端7輸入的第一時(shí)鐘信號(hào)控制所述上拉晶體管10的通斷；所述第二控制模塊3b用于根據(jù)所述起始信號(hào)以及第二時(shí)鐘信號(hào)輸入端9輸入的第二時(shí)鐘信號(hào)控制所述上拉晶體管10的通斷。
[0029]起始信號(hào)模塊3c包括信號(hào)控制晶體管30，所述信號(hào)控制晶體管30的柵極與所述第一時(shí)鐘信號(hào)輸入端7連接，第一極與所述起始信號(hào)輸入端8連接，第二極與所述第一電容Cstl的第一端、第一控制模塊3a和第二控制模塊3b連接。
[0030]所述第一控制模塊3a包括第一晶體管31、第二晶體管32和第三晶體管33 ;所述第一晶體管31的柵極、第一極與所述第一時(shí)鐘信號(hào)輸入端7連接，第二極與所述第二晶體管32的第二極以及所述第三晶體管33的柵極連接；所述第二晶體管32的柵極與所述信號(hào)控制晶體管30的第二極連接，第一極與所述上拉信號(hào)輸入端5連接，第二極還與所述第三晶體管33的柵極連接；所述第三晶體管33的柵極還與第二電容Csi的一端連接，所述第二電容Csi的另一端與上拉信號(hào)輸入端5連接，所述第三晶體管33的第一極與所述上拉信號(hào)輸入端5連接，第二極與所述上拉晶體管10的柵極、第一電容Cstl的第二端連接。
[0031]第二控制模塊3b包括第四晶體管34，所述第四晶體管34的柵極與所述信號(hào)控制晶體管30的第二極、第一電容Cstl的第一端連接，第一極與所述第二時(shí)鐘信號(hào)輸入端9連接，第二極與所述上拉晶體管10的柵極、第一電容Cstl的第二端連接。
[0032]下面以移位寄存器中各晶體管以及薄膜晶體管為P型為例，結(jié)合圖4，說明移位寄存器的工作原理。具體地，如圖3和圖4所示，在第一階段a，自起始信號(hào)輸入端8引入的起始信號(hào)位于低電平，自第一時(shí)鐘信號(hào)輸入端7引入的第一時(shí)鐘信號(hào)位于低電平，自第二時(shí)鐘信號(hào)輸入端9引入的第二時(shí)鐘信號(hào)位于高電平，在此情況下，信號(hào)控制晶體管30、第一晶體管31開啟；起始信號(hào)對(duì)第一電容Cstl充電，并輸入到第二晶體管32、第四晶體管34的柵極，使第二晶體管32、第四晶體管34開啟；第二晶體管32的開啟，使上拉信號(hào)經(jīng)第二晶體管32的第一極、第二極輸入到第三晶體管33的柵極，使第三晶體管33關(guān)閉；第四晶體管34的開啟，使第二時(shí)鐘信號(hào)輸入到上拉晶體管10的柵極，使上拉晶體管10關(guān)閉；下拉信號(hào)輸入到下拉晶體管20的柵極，使下拉晶體管20開啟，從而，下拉模塊2將移位寄存器輸出的信號(hào)下拉，即輸出端4輸出開啟信號(hào)。
[0033]在第二階段b，起始信號(hào)變?yōu)楦唠娖剑谝粫r(shí)鐘信號(hào)變?yōu)楦唠娖?，第二時(shí)鐘信號(hào)變?yōu)榈碗娖?，在此情況下，信號(hào)控制晶體管30、第一晶體管31關(guān)閉，而第一電容Cstl將其保持的第一階段a的起始信號(hào)輸入到第二晶體管32和第四晶體管34的柵極，使第二晶體管32和第四晶體管34開啟；第二晶體管32的開啟，使上拉信號(hào)經(jīng)第二晶體管32的第一極、第二極輸入到第三晶體管33的柵極以及第二電容Csi的第一端，從而使第三晶體管33關(guān)閉，以及對(duì)第二電容Csi充電；第四晶體管34開啟，使第二時(shí)鐘信號(hào)經(jīng)第四晶體管34的第一極、第二極輸入到上拉晶體管10的柵極，使上拉晶體管10開啟；在該過程中，下拉信號(hào)輸入到下拉晶體管20的柵極，使下拉晶體管20仍然開啟，但由于上拉晶體管10已經(jīng)開啟，上拉信號(hào)的電壓高于下拉信號(hào)的電壓，最終，上拉模塊I將移位寄存器輸出的信號(hào)上拉，即輸出端4輸出關(guān)閉信號(hào)。
[0034]在第三階段C，起始信號(hào)維持高電平，第一時(shí)鐘信號(hào)變?yōu)榈碗娖剑诙r(shí)鐘信號(hào)變?yōu)楦唠娖?，在此情況下，信號(hào)控制晶體管30、第一晶體管31開啟，起始信號(hào)對(duì)第一電容Cstl充電，并輸入到第二晶體管32、第四晶體管34的柵極，使第二晶體管32、第四晶體管34關(guān)閉；第一晶體管31的開啟，使第一時(shí)鐘信號(hào)經(jīng)第一晶體管31的第一極、第二極輸入到第三晶體管33的柵極，使第三晶體管33開啟；第三晶體管33的開啟，使上拉信號(hào)經(jīng)第三晶體管33的第一極、第二極輸入到上拉晶體管10的柵極，使上拉晶體管10關(guān)閉；同時(shí)，上拉信號(hào)還對(duì)第二電容Csi充電；下拉信號(hào)輸入到下拉晶體管20的柵極，使下拉晶體管20開啟，從而，下拉模塊2將移位寄存器輸出的信號(hào)下拉，即輸出端4輸出開啟信號(hào)。
[0035]在第四階段d，起始信號(hào)維持高電平，第一時(shí)鐘信號(hào)變?yōu)楦唠娖?，第二時(shí)鐘信號(hào)變?yōu)榈碗娖?，在此情況下，信號(hào)控制晶體管30、第一晶體管31關(guān)閉，而第一電容Cstl將其保持的第一階段a的起始信號(hào)輸入到第二晶體管32和第四晶體管34的柵極，使第二晶體管32和第四晶體管34關(guān)閉；第二電容Csi將其保持的第三階段c的上拉信號(hào)輸入到第三晶體管33的柵極，使第三晶體管33開啟；與上述第三階段c類似，上拉信號(hào)經(jīng)第三晶體管33的第一極、第二極輸入到上拉晶體管10的柵極，使上拉晶體管10關(guān)閉；下拉信號(hào)輸入到下拉晶體管20的柵極，使下拉晶體管20開啟，從而，下拉模塊2將移位寄存器輸出的信號(hào)下拉，即輸出端4輸出開啟信號(hào)。在之后的各階段中，不斷地重復(fù)上述第三階段c和第四階段d，使通過輸出端4輸出的信號(hào)均為開啟信號(hào)。
[0036]上述以移位寄存器中各晶體管以及薄膜晶體管為P型為例說明了移位寄存器的工作原理，但移位寄存器中各晶體管以及薄膜晶體管并不限于P型，例如，移位寄存器中各晶體管以及薄膜晶體管還可以為N型，在此情況下，通過控制起始信號(hào)、第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的時(shí)序，使上拉晶體管10僅在一個(gè)脈沖關(guān)閉，而在其余的時(shí)段保持開啟，從而使移位寄存器僅在一個(gè)脈沖輸出關(guān)閉信號(hào)，而在其余時(shí)段內(nèi)輸出開啟信號(hào)。
[0037]綜上所述，本實(shí)用新型提供的移位寄存器，其下拉晶體管20的柵極與下拉信號(hào)輸入端6連接，也就是，下拉晶體管20的開閉直接由下拉信號(hào)控制，從而無需單獨(dú)設(shè)置額外的晶體管用于控制下拉晶體管20的開啟，以及無需單獨(dú)設(shè)置額外的晶體管控制下拉晶體管20的關(guān)閉，相比現(xiàn)有技術(shù)，本實(shí)用新型提供的移位寄存器減少了晶體管的數(shù)量，從而可以減小移位寄存器所需要占用的空間，有助于實(shí)現(xiàn)顯示裝置的窄邊框。
[0038]作為另一個(gè)技術(shù)方案，本實(shí)用新型還提供一種柵極驅(qū)動(dòng)電路，包括多級(jí)移位寄存器，所述移位寄存器本實(shí)用新型提供的上述移位寄存器。
[0039]本實(shí)用新型提供的柵極驅(qū)動(dòng)電路，其采用本實(shí)用新型提供的上述移位寄存器，無需單獨(dú)設(shè)置額外的晶體管用于控制下拉晶體管的開啟，以及無需單獨(dú)設(shè)置額外的晶體管控制下拉晶體管的關(guān)閉，相比現(xiàn)有技術(shù)，減少了晶體管的數(shù)量，從而可以減小移位寄存器以及柵極驅(qū)動(dòng)電路所需要占用的空間，有助于實(shí)現(xiàn)顯示裝置的窄邊框。
[0040]作為另一個(gè)技術(shù)方案，本實(shí)用新型還提供一種顯示裝置，包括柵極以及柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路采用本實(shí)用新型提供的上述柵極驅(qū)動(dòng)電路。
[0041]具體地，所述顯示裝置為OLED顯示裝置。
[0042]本實(shí)用新型提供的顯示裝置，其采用本實(shí)用新型提供的上述柵極驅(qū)動(dòng)電路，可以減小柵極驅(qū)動(dòng)電路所需要占用的空間，有助于實(shí)現(xiàn)顯示裝置的窄邊框。
[0043]可以理解的是，以上實(shí)施方式僅僅是為了說明本實(shí)用新型的原理而采用的示例性實(shí)施方式，然而本實(shí)用新型并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本實(shí)用新型的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種移位寄存器，包括上拉模塊、下拉模塊和控制模塊，其特征在于，所述上拉模塊用于將本級(jí)移位寄存器的輸出端輸出的信號(hào)上拉，其包括上拉晶體管，所述上拉晶體管的柵極與所述控制模塊連接，第一極與上拉信號(hào)輸入端連接，第二極與所述輸出端連接； 所述控制模塊用于控制所述上拉晶體管的通斷； 所述下拉模塊用于將本級(jí)移位寄存器的輸出端輸出的信號(hào)下拉，其包括下拉晶體管，所述下拉晶體管的柵極、第一極與下拉信號(hào)輸入端連接，第二極與所述輸出端連接。
2.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述控制模塊包括起始信號(hào)模塊、第一電容以及與所述第一電容并聯(lián)的第一控制模塊、第二控制模塊； 所述起始信號(hào)模塊用于向第一電容、第一控制模塊、第二控制模塊提供起始信號(hào)； 所述第一電容的第一端與起始信號(hào)模塊連接，第二端與所述上拉晶體管的柵極連接； 所述第一控制模塊用于根據(jù)所述起始信號(hào)以及第一時(shí)鐘信號(hào)輸入端輸入的第一時(shí)鐘信號(hào)控制所述上拉晶體管的通斷； 所述第二控制模塊用于根據(jù)所述起始信號(hào)以及第二時(shí)鐘信號(hào)輸入端輸入的第二時(shí)鐘信號(hào)控制所述上拉晶體管的通斷。
3.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述起始信號(hào)模塊包括信號(hào)控制晶體管，所述信號(hào)控制晶體管的柵極與所述第一時(shí)鐘信號(hào)輸入端連接，第一極與所述起始信號(hào)輸入端連接，第二極與所述第一電容的第一端、第一控制模塊和第二控制模塊連接。
4.根據(jù)權(quán)利要求3所述的移位寄存器，其特征在于，所述第一控制模塊包括第一晶體管、第二晶體管和第三晶體管； 所述第一晶體管的柵極、第一極與所述第一時(shí)鐘信號(hào)輸入端連接，第二極與所述第二晶體管的第二極以及所述第三晶體管的柵極連接； 所述第二晶體管的柵極與所述信號(hào)控制晶體管的第二極連接，第一極與所述上拉信號(hào)輸入端連接，第二極與所述第三晶體管的柵極連接； 所述第三晶體管的柵極還與第二電容的一端連接，所述第二電容的另一端與上拉信號(hào)輸入端連接，所述第三晶體管的第一極與所述上拉信號(hào)輸入端連接，第二極與所述上拉晶體管的柵極、第一電容的第二端連接。
5.根據(jù)權(quán)利要求4所述的移位寄存器，其特征在于，所述第二控制模塊包括第四晶體管，所述第四晶體管的柵極與所述信號(hào)控制晶體管的第二極、第一電容的第一端連接，第一極與所述第二時(shí)鐘信號(hào)輸入端連接，第二極與所述上拉晶體管的柵極、第一電容的第二端連接。
6.一種柵極驅(qū)動(dòng)電路，包括多級(jí)移位寄存器，其特征在于，所述移位寄存器采用權(quán)利要求I?5任意一項(xiàng)所述的移位寄存器。
7.—種顯示裝置，包括柵極以及柵極驅(qū)動(dòng)電路，其特征在于，所述柵極驅(qū)動(dòng)電路采用權(quán)利要求6所述的柵極驅(qū)動(dòng)電路。
【文檔編號(hào)】G11C19/28GK204178680SQ201420697282
【公開日】2015年2月25日 申請(qǐng)日期:2014年11月19日 優(yōu)先權(quán)日:2014年11月19日
【發(fā)明者】馬占潔 申請(qǐng)人:京東方科技集團(tuán)股份有限公司