本公開涉及一種非易失性存儲裝置和非易失性存儲系統(tǒng)。

背景技術(shù)：

1、非易失性存儲裝置在切斷電源時保持保存的數(shù)據(jù)。通常，存儲單元設(shè)置在多條位線與多條字線之間的相應(yīng)交叉部分處，并且以矩陣方式布置。向包括在存儲單元中的存儲元件中的薄絕緣膜施加幾伏特的電壓以引起電擊穿。因此，數(shù)據(jù)被存儲。

2、引用列表

3、專利文獻

4、專利文獻1：日本專利申請公開第2010-103563號。

技術(shù)實現(xiàn)思路

1、本發(fā)明要解決的問題

2、同時，存在對更快速的電擊穿的需求。因此，已經(jīng)嘗試相對于同一行中的字線在多個列中布置的多個存儲單元中同時引起擊穿。然而，為了在布置在同一行的多個列中的多個存儲單元中同時引起擊穿，要從電源提供的電流量可能變得不足或波動。

3、因此，本公開提供一種非易失性存儲裝置和非易失性存儲系統(tǒng)，其能夠在多個存儲單元中同時引起擊穿時至少減小電流提供量或波動。

4、問題的解決方案

5、為了解決上述問題，本公開提供一種非易失性存儲裝置，包括：

6、存儲單元陣列，包括多個第一信號線、與多個第一信號線交叉的多個第二信號線、以及設(shè)置在多個第一信號線與多個第二信號線之間的交叉部分處的多個存儲單元；以及

7、多個開關(guān)元件，使多個第一信號線的端部中的每一個和電源處于連接狀態(tài)或斷開狀態(tài)，

8、其中，多個開關(guān)元件中的兩個或更多個開關(guān)元件能夠在寫入存儲單元時同時處于連接狀態(tài)。

9、當數(shù)據(jù)被寫入存儲單元時，第一電壓可以從電源提供至多個開關(guān)元件，并且當從存儲單元讀取數(shù)據(jù)時，可以從電源提供低于第一電壓的第二電壓。

10、多個第一信號線可以包括一對第一信號線的組合，并且一對第一信號線的兩個開關(guān)元件可以在寫入存儲單元時同時處于連接狀態(tài)。

11、存儲單元陣列還可以包括與多個第二信號線交叉的多個第三信號線，

12、多個存儲單元中的每個存儲單元可以包括存儲元件和選擇元件，

13、在存儲元件中，第一信號線可以連接至絕緣膜的上表面，并且選擇元件的一端可以連接至絕緣膜的下表面，并且

14、選擇元件的另一端可以連接至第三信號線，并且選擇元件的柵極可以連接至第二信號線。

15、多個存儲單元中的每個存儲單元還可以包括保護元件，并且

16、保護元件的一端可以至少連接至絕緣膜的下表面。

17、存儲單元陣列還可以包括多個第一信號線、以及與多個第三信號線交叉的多個第四信號線，并且

18、保護元件的柵極可以連接至第四信號線。

19、保護元件的另一端可以連接至保護元件的柵極。

20、對于選擇元件的一端連接至絕緣膜的下表面的一端側(cè)的絕緣膜的下表面，

21、保護元件的一端可以連接至絕緣膜的下表面的相對于要連接的一端側(cè)的另一端側(cè)。

22、保護元件的一端可以連接至選擇元件的一端連接至絕緣膜的下表面的一端側(cè)。

23、存儲單元陣列還可以包括多個第一信號線、以及與多個第三信號線交叉的多個第五信號線，并且

24、保護元件的另一端可以連接至第五信號線。

25、當要抑制存儲元件的電擊穿時，可以向保護元件的柵極提供第一電壓與絕緣膜的下表面之間的差壓落入不引起存儲元件的電擊穿的范圍內(nèi)的電位。

26、當要引起存儲元件的電擊穿時，可以向保護元件的柵極提供第一電壓與絕緣膜的下表面之間的差壓落入引起存儲元件的電擊穿的范圍內(nèi)的電位。

27、當要抑制存儲元件的電擊穿時，保護元件可以處于連接狀態(tài)，并且可以向第五信號線提供第一電壓與絕緣膜的下表面之間的差壓落入不引起存儲元件的電擊穿的范圍內(nèi)的電位。

28、當數(shù)據(jù)被寫入存儲單元時，可以從電源提供第一電壓，并且選擇元件可以處于連接狀態(tài)。

29、當從存儲單元讀取數(shù)據(jù)時，可以從電源提供第二電壓，并且選擇元件可以處于連接狀態(tài)。

30、非易失性存儲裝置還可以包括：

31、信號讀取電路，當從第三信號線檢測到電流時輸出第一信號，并且當未檢測到任何電流時輸出第二信號。

32、絕緣膜可以是柵極氧化膜。

33、保護元件和選擇元件可以是mos晶體管。

34、為了解決上述問題，本公開提供一種非易失性存儲系統(tǒng)，包括：

35、上述非易失性存儲裝置；以及

36、存儲器控制器，控制要提供給多個第一信號線和多個第二信號線的電壓。

37、還可以包括電源。

技術(shù)特征：

1.一種非易失性存儲裝置，包括：

2.根據(jù)權(quán)利要求1所述的非易失性存儲裝置，其中，當數(shù)據(jù)被寫入所述存儲單元時，第一電壓從所述電源提供至多個所述開關(guān)元件，并且當從所述存儲單元讀取數(shù)據(jù)時，從所述電源提供低于所述第一電壓的第二電壓。

3.根據(jù)權(quán)利要求1所述的非易失性存儲裝置，其中，多個所述第一信號線包括一對第一信號線的組合，并且對應(yīng)于所述一對第一信號線的兩個開關(guān)元件在寫入所述存儲單元時同時處于連接狀態(tài)。

4.根據(jù)權(quán)利要求2所述的非易失性存儲裝置，其中，

5.根據(jù)權(quán)利要求4所述的非易失性存儲裝置，其中，

6.根據(jù)權(quán)利要求5所述的非易失性存儲裝置，其中，

7.根據(jù)權(quán)利要求6所述的非易失性存儲裝置，其中，所述保護元件的另一端連接至所述保護元件的柵極。

8.根據(jù)權(quán)利要求7所述的非易失性存儲裝置，其中，

9.根據(jù)權(quán)利要求7所述的非易失性存儲裝置，其中，所述保護元件的一端連接至所述選擇元件的一端連接至所述絕緣膜的下表面的一端側(cè)。

10.根據(jù)權(quán)利要求6所述的非易失性存儲裝置，其中，

11.根據(jù)權(quán)利要求7所述的非易失性存儲裝置，其中，當要抑制所述存儲元件的電擊穿時，向所述保護元件的所述柵極提供所述第一電壓與所述絕緣膜的下表面之間的差壓落入不引起所述存儲元件的電擊穿的范圍內(nèi)的電位。

12.根據(jù)權(quán)利要求7所述的非易失性存儲裝置，其中，當要引起所述存儲元件的電擊穿時，向所述保護元件的所述柵極提供所述第一電壓與所述絕緣膜的下表面之間的差壓落入引起所述存儲元件的電擊穿的范圍內(nèi)的電位。

13.根據(jù)權(quán)利要求10所述的非易失性存儲裝置，其中，當要抑制所述存儲元件的電擊穿時，所述保護元件處于連接狀態(tài)，并且向所述第五信號線提供所述第一電壓與所述絕緣膜的下表面之間的差壓落入不引起所述存儲元件的電擊穿的范圍內(nèi)的電位。

14.根據(jù)權(quán)利要求4所述的非易失性存儲裝置，其中，當數(shù)據(jù)被寫入所述存儲單元時，從所述電源提供所述第一電壓，并且所述選擇元件處于連接狀態(tài)。

15.根據(jù)權(quán)利要求14所述的非易失性存儲裝置，其中，當從所述存儲單元讀取數(shù)據(jù)時，從所述電源提供所述第二電壓，并且所述選擇元件處于連接狀態(tài)。

16.根據(jù)權(quán)利要求15所述的非易失性存儲裝置，還包括：

17.根據(jù)權(quán)利要求4所述的非易失性存儲裝置，其中，所述絕緣膜包括柵極氧化膜。

18.根據(jù)權(quán)利要求5所述的非易失性存儲裝置，其中，所述保護元件和所述選擇元件包括mos晶體管。

19.一種非易失性存儲系統(tǒng)，包括：

20.根據(jù)權(quán)利要求19所述的非易失性存儲系統(tǒng)，還包括：所述電源。

技術(shù)總結(jié)
[問題]提供一種非易失性存儲裝置和非易失性存儲系統(tǒng)，其能夠抑制在導(dǎo)致發(fā)生多個存儲單元的同時擊穿時獲得的電流提供量和變化中的至少一個。[解決方案]一種非易失性存儲裝置，包括：多個第一信號線；與多個第一信號線交叉的多個第二信號線；存儲單元陣列，具有布置在多個第一信號線與多個第二信號線之間的交叉點部分處的多個存儲單元；以及多個開關(guān)元件，使多個第一信號線中的每一個的端部和電源進入連接狀態(tài)或斷開狀態(tài)，其中，在存儲單元的寫入時，可以使多個開關(guān)元件中的兩個或更多個開關(guān)元件同時進入連接狀態(tài)。

技術(shù)研發(fā)人員：成竹功夫,石川展之,小柳友常,島田智子,木下善彥,本村哲夫,尾白吏,永松健一,藏野貴教,下山和彥
受保護的技術(shù)使用者：索尼半導(dǎo)體解決方案公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/11/11