專利名稱：用于生成參考電壓來讀出鐵電存儲器的電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于生成參考電壓來讀出和分析從鐵電存儲器的存儲單元中用恒定極板電壓經(jīng)位線讀出的讀出信號的電路裝置，該電路裝置具有一種參考電壓裝置和一種接到位線上的選擇和分析裝置。
在動態(tài)寫/讀存儲器(DRAM)中，讀出信號眾所周知地位于0值參考電位的上方或下方。這在圖8中有清楚的說明，其中示出了讀出信號“1”以及讀出信號“0”的時間過程。在該實施例中，電壓值V大于VREF時為“1”，小于VREF時為“0”。在此，0V或接近0V的參考信號VREF的生成相對簡單。
在鐵電存儲器(FeRAM)中，這種情況卻比較復(fù)雜此時兩個讀出信號“1”和“0”是大于0V的，并且具有圖7所示的電壓V與時間t的依賴過程。由于兩個讀出信號“1”和“0”的這種同方向的變化過程，一直位于“0”和“1”中間的參考信號VREF比在DRAM中更難以生成。
因此，為了解決這個問題，首先在FeRAM中采用了由兩個各包含一個晶體管(T)和一個電容(C)的單元組成的雙單元(所謂的2T2C單元)。對此，在第一單元中寫入要存儲的信號，而在第二單元中寫入與此互補的信號，即所謂的互補信號。于是在讀出時提供兩個信號。這種措施的缺點在于一方面有相對大的面積要求，另一方面由于所謂的“印記(Imprint)”效應(yīng)而降低了信噪比。
關(guān)于大的面積要求的問題固然可以通過具有一個晶體管和一個電容的單獨單元(1T1C單元)而得到解決。于是，1T1C單元在原則上可以達到與DRAM中相近似的存儲器密度，然而卻需要參考單元來生成參考信號(對此參見H.Koike等人的“一種具有非驅(qū)動單元極板線寫/讀的60 ns 1-Mb穩(wěn)定鐵電存儲器(A 60 ns 1-Mb NonvolatileFerroelectric Memory with a Nondriven Cell Plate LineWrite/Read)”，IEEE固態(tài)電路期刊，31卷，11號，1996年11月，1625-1634頁)。如果該公開的1T1C單元以與DRAM單元相近似的方式來應(yīng)用，那么參考單元的單元電容Cr必須作為原本存儲單元的單元電容Cs來進行不同的設(shè)置。此時缺點在于，單元電容Cr必須要能精細調(diào)節(jié)，以便真正獲得一個正確的參考電壓VREF來作為“1”及“0”的兩個電壓V1和V0的數(shù)學(xué)平均值，由于工藝變化和其他影響，這總會給分析器帶來讀出信號的損失。這首先在低供電電壓的情況下是不利的。存儲單元和參考單元的不同老化效應(yīng)同樣可能是一種缺點。
該缺點在上述問題的另一解決方案中得到避免(參見H.Hirano等人的“具有位線驅(qū)動讀設(shè)計的2V/100 ns 1T/1C穩(wěn)定鐵電存儲器構(gòu)造(2V/100 ns 1T/1C Nonvolatile Ferroelectric Memory Architecturewith Bitline-Driven Read Scheme…”，IEEE固態(tài)電路期刊，32卷，5號，1997年5月，649-654頁)，其中存儲單元的老化得到避免，其方式是使它在0V時一直保持非極化的狀態(tài)。其實現(xiàn)是通過在參考單元復(fù)位時預(yù)給定某一置位電壓。但是，可獲得的參考電壓的精確性則依賴于該置位電壓及其溫度變化過程。
一般在鐵電存儲器中，待讀的存儲單元以具有譬如由鋇鉭酸鉍(SBT)或鋯鈦酸鉛(BZT)構(gòu)成的鐵電介質(zhì)的電容的形式借助選擇晶體管與位線相聯(lián)。由于電容的這種情況，在位線上獲得一個幾百mv數(shù)量級的有效信號。該相對較小的有效信號在讀放大器中被放大到“1”或“0”的完全邏輯電平。然而該讀放大器需要-上文已指出-一種參考電壓，在理想情況下，此時該參考電壓應(yīng)當(dāng)是從存儲單元讀出“0”或“1”時所得到的電壓的平均值(對此再次參見圖7)。
在此，這個參考電壓VREF可以如此來生成，即通過在位線對上讀出含有相反信息的兩個參考單元。然后，通過位線對的隨即短路構(gòu)造出兩個先前所得到的讀出信號的數(shù)學(xué)平均值。參考信號在兩個位線之一上得到保持，而另一個位線上待讀的存儲單元則被激活。此后在讀放大器中，讀出的電壓與參考電壓進行比較并放大到完全的邏輯電平。
這種措施雖然能夠較精確地生成參考信號，但是由于生成各個信號是一系列的過程，故需要相對長的時延。
借助兩個參考單元來順序地生成參考電壓，并隨即讀取存儲單元，這在圖9的信號圖中得到了生動的說明讀周期譬如在t＝10ns時借助掃描信號或選通信號(STB)的負邊沿開始。接著在時間段(A)內(nèi)生成參考電壓。對此，首先是兩個位線被放電到0V(“pre”)，接著讀出帶有相反信息的兩個參考單元(“ref”)，然后通過兩個位線的短路來構(gòu)造出數(shù)學(xué)平均值(“短路”)。在下一時間段“B”中，待讀的位線被放電到0V(“prerd”)，然后讀出存儲單元(“讀”)。此時，在待讀的位線上存在一個按存儲單元的存儲內(nèi)容而大于或小于參考電壓的電壓。在緊接著的放大過程中，在時間段“C”期間該小電壓差被放大到完全的邏輯電平。大約在t＝70ns時，也即讀周期開始約60ns之后，在位線BL或BBL上提供讀出的信息以便作進一步的處理。最后在時間段“D”期間還要把信息寫回參考單元中，并返回到靜止?fàn)顟B(tài)。
為此，本發(fā)明的任務(wù)在于創(chuàng)造一種用于生成參考電壓的電路裝置，其中盡管縮短了讀周期，卻能夠提供具有精確電平的參考電壓。
根據(jù)本發(fā)明，該任務(wù)在文章開頭所述種類的電路裝置中得到解決，其方式是參考電壓裝置由兩個施加了互補信號的參考單元組成，而這兩個參考單元可同時被讀出到選擇和分析裝置中以便用于生成參考電壓。
也就是說，在本發(fā)明的電路裝置中同時采用了兩個參考單元。這兩個參考單元在讀過程開始之前通過兩個導(dǎo)線預(yù)充電到“1”或“0”，使得在一個參考單元中存儲一個對應(yīng)于“1”的電壓，且在另一參考單元中存儲一個對應(yīng)于“0”的電壓。然后兩個參考單元在讀過程開始時同時輸出到一個參考位線上，使得其在參考位線上調(diào)節(jié)出一個精確的參考電壓VREF。
在一個優(yōu)選的實施方案中，把“1”及“0”寫回到參考單元中可以通過專門設(shè)置的供電線路來實現(xiàn)。
本發(fā)明的另一個優(yōu)選實施方案規(guī)定，參考單元可以每次通過位線單獨再充電，為此采取如下合適的電路措施每個參考單元總是可以通過一個由字線控制的選擇晶體管而被聯(lián)接到位線對中兩個位線的每一個上。
在本發(fā)明的另一個有利的擴展中，兩個參考單元與另外一個位線對相聯(lián)，并且可以分別通過一個選擇晶體管被讀至選擇和分析裝置中。
由此能夠?qū)崿F(xiàn)，從存儲單元中生成讀出信號或有效信號不是在參考電壓之后，而是與參考電壓同時生成的。也就是說，參考電壓不在那個用來控制待讀存儲單元的位線對上生成。具體地說，為了生成參考電壓，位線對應(yīng)用在另一陣列中，在該陣列上又可以讀出帶有相反信息的兩個參考單元。通過隨后的位線對短路來再次獲得兩個信號的數(shù)學(xué)平均值。隨著參考電壓的生成，同時也在一個與參考單元陣列不同的陣列中讀出原本的存儲單元。通過相應(yīng)控制的選擇晶體管，讀出信號和參考信號被接到讀放大器的輸入上去，并在那里進行放大。
通過讀過程的這種“并行化”，從而大大縮短了讀訪問。這里也不需要附加的位線，原因是為了生成參考電壓，可以充分利用其他陣列中未使用的位線對。
下文借助附圖對本發(fā)明進行詳細解釋。其中

圖1示出了本發(fā)明的第一種實施例的電路圖，圖2示出了用于解釋圖1實施例中的信號過程的曲線圖，圖3示出了本發(fā)明的第二種實施例的電路圖，圖4示出了用于解釋圖3實施例中的信號過程的曲線圖，圖5示出了本發(fā)明的第三種實施例的電路圖，圖6示出了用于解釋圖5實施例中的信號過程的曲線圖，圖7示出了用于解釋在FeRAM中調(diào)節(jié)參考電壓VREF的曲線圖，圖8示出了用于解釋DRAM中的參考電壓VREF的曲線圖，以及圖9示出了用于解釋在存在一種電路裝置時的信號過程曲線圖。
圖7至9已在前文中進行了解釋。圖中對于相應(yīng)的元件及信號過程均采用相同的符號。
在圖1的電路裝置中，位線B1和B2在時間點t0(參見圖2)通過預(yù)充電導(dǎo)線VE和VL(“預(yù)充電”)均被保持在一半電源電位VCC/2。為此，位線B1及B2通過晶體管T7、T8和T9接到導(dǎo)線VL及VE上。
在時間點t1，通過把導(dǎo)線VE變成0V而把位線B1和B2預(yù)充電到0V。
在時間點t2，通過把字線Wi以及DW1和DW2接通到位線B2，從而施加了極板電壓VP的存儲單元C1的單元內(nèi)容通過晶體管T5被輸出，而帶有極板電壓DVP的參考單元DC0、DC1的內(nèi)容則通過晶體管T3和T4被施加到參考位線B1上。從而在參考位線B1上獲得了作為“1”信號和“0”信號中值的參考電壓。用于使參考單元DC0、DC1再充電的電源導(dǎo)線S1、S2在該時間點通過晶體管TS1、TS2而被截止。
如果位線和參考位線互換，也就是說B1形成位線而B2形成參考位線，那么字線Wi＋1以及DW3和DW4被激活。其余的工作將以與上文所述相對應(yīng)的方式來進行。存儲單元在這種情況下通過存儲器電容C2構(gòu)成。
在時間點t3，由分析信號VBEWERTER來激活選擇和分析裝置10；在所描繪的情況下，在位線B2上讀出的“1”被放大到電壓VCC，并且參考位線B1下拉到0V。在讀出“0”時，該過程正好相反。
通過在時間點t4把電源導(dǎo)線S1置為VCC、把導(dǎo)線Vp置為VCC、以及把導(dǎo)線Vn置為0V，參考單元DC1和DC0可極化到“1”及“0”。
最后在時間點t5，所有的字線DW1、DW2、DW3、DW4、Wi、Wi＋1被截止，導(dǎo)線VL上的信號被置為VCC，并且導(dǎo)線VE的信號被置為VCC/2，使得位線B1、B2成為VCC/2。通過最終把導(dǎo)線S1置為VCC和把導(dǎo)線Vp和Vn置為VCC/2，參考單元DC0、DC1上的電壓便被置為0V，原因是極板電壓VP為VCC/2。
為了避免位線B2與參考位線B1的電容不平衡，參考單元DC0、DC1的電容只選為存儲單元電容CB的一半大。如果由于設(shè)計的原因而不能使參考單元DC0、DC1的電容實現(xiàn)半分，那么就同時調(diào)節(jié)單元極板電壓VP，使得對電容的不平衡進行補償。
圖1和2的實施例的電路裝置尤其具有下列優(yōu)點-該電路裝置與已有的參考電壓電路相比非?？?。
-參考電壓VREF正好位于“1”和“0”之間。
-參考電壓VREF對溫度波動較不敏感。
-參考電壓VREF對老化影響和疲勞較不敏感；這是符合目的的，因為參考單元DC0、DC1一般比正常的存儲單元要進行更頻繁的再編程操作。
-通過偏移極板電壓VP和/或DVP還可以譬如在FeRAM試驗中譬如通過激光通信來校正參考電壓，以便用于調(diào)節(jié)極板電壓VP。
-也就是說，在本實施例中，隨著存儲器信號的讀出，把兩個參考單元DC0、DC1同時接到一個位線B1上，以便生成參考電壓。其特殊的優(yōu)點在于，可以實現(xiàn)迅速而精確的讀出。把“1”和“0”寫回到參考單元中是通過特殊設(shè)置的供電導(dǎo)線來實現(xiàn)的。因而為常見的鐵電存儲單元附加地設(shè)置了具有“1”和“0”的兩個參考單元，其中這些參考單元如此來聯(lián)接，使得可獲得精確的參考電壓VREF。
下文將借助圖3和4對本發(fā)明電路裝置的另一實施例進行解釋。在該實施例中，位線B1、B2也在時間點t0通過預(yù)充電導(dǎo)線VE及VL保持在一半的供電電壓VCC/2。
在時間點t1，預(yù)充電導(dǎo)線VE變?yōu)?V，以便把位線B1和B2預(yù)充電到0V。
在時間點t2，通過把字線Wi以及DW1和DW3接到位線B2上，存儲單元C1的存儲單元內(nèi)容通過晶體管T5輸出，而參考單元DC0、DC1的參考單元內(nèi)容在參考位線B1上輸出，使得在參考位線B2上獲得作為“1”信號和“0”信號之間中值的參考電壓。
如同圖1和2的實施例中一樣，如果位線和參考位線互換，使得導(dǎo)線B1為位線，而導(dǎo)線B2為參考位線，那么，字線Wi＋1和DW2以及DW4被激活。
在時間點t3，由分析信號VBEWERTER激活選擇和分析裝置10，并在所描繪的情況下，位線B2上讀出的“1”被放大到電壓VCC，而參考位線B1被拉至0V。在讀出“0”的情況下，其過程與此相反。
在時間點t4，為了把正確的信號寫回到參考單元DC1中，字線DW3截止，并且字線DW4被激活。如果位線和參考位線倒轉(zhuǎn)，也即B1構(gòu)成位線而B2構(gòu)成參考位線，那么，字線DW1便被截止，而字線DW2被激活。
在時間點t5，字線Wi被截止，并且預(yù)充電導(dǎo)線VL被置為VCC，而預(yù)充電導(dǎo)線VE被置為VCC/2。從而位線B1、B2位于VCC/2。通過激活字線DW1和DW4，參考單元DC0、DC1上的電壓變?yōu)?V，原因是極板電壓VP位于VCC/2。接著全部字線DW1、DW2、DW3、DW4、Wi、Wi＋1被截止。
為了對參考單元DC0、DC1進行充電和放電，開關(guān)晶體管T11、T12、T13、T14可以通過各自的字線DW1、DW2、DW3和DW4來進行控制，于是由這些晶體管使參考單元被接至位線B1及B2，或使參考單元與其斷開。
為了避免位線B2與參考位線B1的電容(或反過來)不平衡，與圖1和2的實施例中相類似，參考單元DC0和DC1被選擇得只有存儲單元CB的一半大。如果由于設(shè)計的原因而不能實現(xiàn)參考單元DC0、DC1的電容的半分，那么就同時調(diào)節(jié)極板電壓DVP和/或VP，使得對電容的不平衡進行補償。
與圖1和2的實施例相類似，圖3和4的本實施例也尤其具有下列優(yōu)點
-該電路裝置與已有的參考電壓電路相比非?？欤桓郊有枰臅r間t4并沒有增加到訪問時間中。
-參考電壓VREF正好位于“1”和“0”之間。
-參考電壓對溫度波動較不敏感。
-參考電壓對老化影響和疲勞較不敏感；這是符合目的的，因為參考單元DC0、DC1一般比正常的單元要進行更頻繁的再編程操作。
-通過偏移極板電壓VP還可以譬如在FeRAM試驗中通過激光通信來校正參考信號，以便用于調(diào)節(jié)極板電壓VP。
-與圖1和2的第一實施例一樣，每個位線對只需要兩個參考單元。
與圖1的實施例相反，在圖2的實施例中，對參考單元的再充電是利用專門合適的電路措施(參見晶體管T11至T14)并通過從位線B1和B2寫回而實現(xiàn)的。
下文借助圖5和6對本發(fā)明的另一優(yōu)選實施例進行解釋。
在該實施例中，與DRAM中相類似，在兩存儲器陣列21、22之間有一個作為選擇和分析裝置10的讀放大器，并且該放大器由存儲器陣列21、22來使用。參考單元DC0和DC1以及待讀的存儲單元被聯(lián)接到不同的位線對BLb/bBLb以及BLt/bBLt上。與現(xiàn)有技術(shù)水平不同的是，選擇晶體管對MUXb以及MUXt-這是很重要的-在這里是分開的，使得總共有四個選擇晶體管來控制串接有讀放大器的兩個位線對。通過選擇晶體管的分開，能夠通過開關(guān)裝置11、12同時生成參考電壓(參見譬如圖5的右半部分)以及讀出存儲單元(參見圖5的左半部分)。為此，存儲單元以及參考單元的選擇晶體管和選擇晶體管MUXb及MUXt可通過字線WL和控制線SL來進行控制。
讀過程譬如在時間點t＝10ns時借助掃描信號或選通信號的負邊沿開始(參見圖6)。在時間段A內(nèi)生成參考電壓以及在時間段B內(nèi)讀出存儲單元-這是很重要的-是同時在非電聯(lián)接的位線對BLb/bBLb及BLt/bBLt上開始進行的。此后，通過四個選擇晶體管中的兩個，譬如通過圖5中晶體管MUXb的上面晶體管和晶體管MUXt的下面晶體管來把讀出信號和參考信號接到讀放大器上，并對差值信號進行放大，這將在時間段C中實現(xiàn)。大約在t＝50ns時，也即讀周期開始后40ns，在位線上提供讀出的信息以便作進一步處理。最后在時間段D期間還要把信息寫回到參考單元中，并返回到靜止?fàn)顟B(tài)。
通過與圖9的比較可以得知，由并行讀方法可以把提供有效數(shù)據(jù)的時間從約60ns縮短為約40ns。
權(quán)利要求
1.一種用于生成參考電壓來讀出和分析從鐵電存儲器的存儲單元中用恒定極板電壓經(jīng)第一位線對(BLt、bBLt)讀出的讀出信號的電路裝置，該電路裝置具有參考電壓裝置(DC1、DC0；22)和聯(lián)接到所述第一位線對上的選擇和分析裝置(10)，其中，所述參考電壓裝置由兩個可施加有互補信號的參考單元(DC0、DC1)組成，而該參考單元可以同時被讀至所述的選擇和分析裝置(10)中，以便用于生成參考電壓，其特征在于，兩個參考單元(DC0、DC1)可以借助另外一個位線對(BLb，bBLb)并分別通過一個選擇晶體管(MUXb)而被讀出到所述的選擇和分析裝置(10)中。
2.如權(quán)利要求1所述的電路裝置，其特征在于，兩個參考單元(DC0、DC1)分別被聯(lián)接到所述另外的位線對的位線(BLb，bBLb)上。
3.如權(quán)利要求2所述的電路裝置，其特征在于，所述參考單元(DC0，DC1)總是可以通過單獨的供電線(Vp)來進行再充電。
4.如權(quán)利要求2所述的電路裝置，其特征在于，所述參考單元(DC0、DC1)的電容與存儲單元(21)的電容相一致。
5.如權(quán)利要求4所述的電路裝置，其特征在于，每個參考單元(DC0、DC1)可以分別通過一個由字線(DW1、DW2、DW3、DW4)控制的選擇晶體管(T11至T14)而被接到所述位線對的兩個位線(B1、B2)中的每一個上。
6.如權(quán)利要求1至4之一的所述的電路裝置，其特征在于，所述參考單元(DC0、DC1)的電容與存儲單元(CB)的電容相一致。
7.如權(quán)利要求1所述的電路裝置，其特征在于，兩個參考單元(DC0、DC1)可以借助另外一個位線對(BLb、bBLb)并分別通過一個選擇晶體管(MUXb)而被讀出到所述的選擇和分析裝置(10)中。
全文摘要
本發(fā)明涉及一種用于生成參考電壓來讀出和分析從鐵電存儲器的存儲單元(C1、C2)中用恒定極板電壓(VP)經(jīng)位線(B1、B2;BLt、bBLt)讀出的讀出信號的電路裝置,其中,參考電壓裝置由可施加有互補信號的兩個參考單元(DC1、DC0)組成,而該參考單元可以同時讀出到選擇和分析裝置中以便生成所述的參考電壓。
文檔編號G11C29/04GK1328688SQ99813714
公開日2001年12月26日 申請日期1999年9月17日 優(yōu)先權(quán)日1998年9月25日
發(fā)明者G·布勞恩, H·赫尼格施米德, T·雷爾, O·科瓦里克, K·霍夫曼 申請人:因芬尼昂技術(shù)股份公司