一種基于dfi接口的ddr控制器低功耗控制電路的制作方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及動(dòng)態(tài)隨機(jī)存儲(chǔ)器技術(shù)領(lǐng)域，特別涉及一種基于DFI接口的DDR控制器低功耗控制電路。
【【背景技術(shù)】】
[0002]請(qǐng)參閱圖1所示，DDR控制器的DDR控制邏輯和DDR PHY之間通過標(biāo)準(zhǔn)的DFI接口連接；當(dāng)DDR控制器處于非休眠模式(或任務(wù)模式)狀態(tài)，由于DDR控制器的功能特點(diǎn)，DDR PHY的時(shí)鐘不能夠間斷，動(dòng)態(tài)功耗無法管控。
【
【發(fā)明內(nèi)容】
】
[0003]本發(fā)明的目的在于提供一種基于DFI接口的DDR控制器低功耗控制電路，以解決上述技術(shù)問題。
[0004]為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
[0005]—種基于DFI接口的DDR控制器低功耗控制電路，包括
[0006]DFI解析模塊、可編程門控時(shí)鐘控制模塊以及門控時(shí)鐘產(chǎn)生模塊；DFI解析模塊的輸入端連接DDR控制器中的DDR控制邏輯的DFI輸出端，輸出端連接可編程門控時(shí)鐘控制模塊的輸入端，可編程門控時(shí)鐘控制模塊的輸出端連接門控時(shí)鐘產(chǎn)生模塊的輸入端，門控時(shí)鐘產(chǎn)生模塊的輸出端連接DDR PHY。
[0007]DFI解析模塊，用于獲取DDR控制器中控制邏輯輸出給DDR PHY的DFI信號(hào)，并對(duì)獲取的DFI信號(hào)進(jìn)行解析，將解析到的命令信息輸出給可編程門控時(shí)鐘控制模塊；
[0008]可編程門控時(shí)鐘控制模塊，根據(jù)輸入的命令信息結(jié)合編程設(shè)定的時(shí)鐘周期要求來產(chǎn)生時(shí)鐘控制信號(hào)，供給門控時(shí)鐘產(chǎn)生模塊；
[0009]門控時(shí)鐘產(chǎn)生模塊，根據(jù)時(shí)鐘控制信號(hào)，以系統(tǒng)時(shí)鐘為源時(shí)鐘產(chǎn)生門控時(shí)鐘信號(hào)供給DDR PHY ;控制DDR PHY中部分邏輯的翻轉(zhuǎn)率，實(shí)現(xiàn)動(dòng)態(tài)功耗管控。
[0010]進(jìn)一步的，所述功耗控制電路還連接系統(tǒng)原本供給DDR PHY的輸入時(shí)鐘信號(hào)PHY_elk和系統(tǒng)的配置信號(hào)Cfg_bit。
[0011]進(jìn)一步的，所述功耗控制電路插設(shè)于DDR控制器中DDR控制邏輯和DDR PHY之間。
[0012]相對(duì)于現(xiàn)有技術(shù)，本發(fā)明具有以下有益效果:
[0013]本發(fā)明提出一種基于DFI接口的DDR控制器低功耗控制電路，通過在DDR控制器中DDR控制邏輯和DDR PHY之間的DFI接口上插入功耗控制電路來實(shí)現(xiàn)DDR控制器及集成電路系統(tǒng)的整體動(dòng)態(tài)功耗管控；本發(fā)明在實(shí)現(xiàn)DDR控制器及集成電路系統(tǒng)的整體動(dòng)態(tài)功耗管控的同時(shí)，無需改變DDR控制邏輯和PHY之間的原有接口設(shè)計(jì)。本發(fā)明通過解析DDR控制器中DDR控制邏輯發(fā)送給DDR PHY的DFI信號(hào)，能根據(jù)可編程門控時(shí)鐘控制策略，定制的產(chǎn)生若干路門控時(shí)鐘控制信號(hào)，從而實(shí)現(xiàn)多路門控時(shí)鐘輸出；分類控制以及供給DDR PHY中不同的邏輯電路部分的時(shí)鐘，從而最大可能的減少整體電路的邏輯狀態(tài)翻轉(zhuǎn)率以實(shí)現(xiàn)動(dòng)態(tài)功耗管控?！尽靖綀D說明】】
[0014]圖1為現(xiàn)有DDR控制器中DDR控制邏輯和DDR PHY之間的連接示意圖；
[0015]圖2為本發(fā)明基于DFI接口的DDR控制器低功耗控制電路的一個(gè)具體實(shí)施例的示意圖；
[0016]注:圖中MC指代DDR控制邏輯，PHY指代DDR PHY。
【【具體實(shí)施方式】】
[0017]請(qǐng)參閱圖2所示，為本發(fā)明一個(gè)優(yōu)選的具體實(shí)施例。功耗控制電路插入于DDR控制器中DDR控制邏輯和DDR PHY之間；功耗控制電路的輸入端連接DDR控制邏輯的DFI接口以獲取DFI信號(hào)。功耗控制電路不改變?cè)蠨DR控制邏輯和DDR PHY之間的連接信號(hào)。功耗控制電路的輸入端還連接系統(tǒng)原本供給DDR PHY的輸入時(shí)鐘信號(hào)PHY_clk和系統(tǒng)的配置信號(hào)Cfg_bit ;功耗控制電路的輸出端連接DDR PHY。
[0018]功耗控制電路典型的結(jié)構(gòu)包括DFI解析模塊、可編程門控時(shí)鐘控制模塊以及門控時(shí)鐘產(chǎn)生模塊。DFI解析模塊的輸入端連接DDR控制邏輯的DFI輸出端，輸出端連接可編程門控時(shí)鐘控制模塊的輸入端，可編程門控時(shí)鐘控制模塊的輸出端連接門控時(shí)鐘產(chǎn)生模塊的輸入端，門控時(shí)鐘產(chǎn)生模塊的輸出端連接DDR PHY。系統(tǒng)配置靜態(tài)信號(hào)送到可編程門控時(shí)鐘控制模塊，配合解析出來的DFI命令實(shí)現(xiàn)門控策略。系統(tǒng)時(shí)鐘(PHY elk)為門控時(shí)鐘源的同時(shí)也為功耗控制電路的工作時(shí)鐘。
[0019]DFI解析模塊，用于獲取DDR控制邏輯輸出給DDR PHY的DFI信號(hào)，并對(duì)獲取的DFI信號(hào)進(jìn)行解析，將解析到的命令信息輸出給可編程門控時(shí)鐘控制模塊。
[0020]可編程門控時(shí)鐘控制模塊，用于加載控制程序(或固件程序)，結(jié)合輸入的命令信息來產(chǎn)生時(shí)鐘控制信號(hào)，供給門控時(shí)鐘產(chǎn)生模塊。
[0021]門控時(shí)鐘產(chǎn)生模塊，根據(jù)時(shí)鐘控制信號(hào)，以系統(tǒng)時(shí)鐘(PHY elk)為源時(shí)鐘產(chǎn)生門控時(shí)鐘信號(hào)供給DDR PHY ;控制DDR PHY中部分邏輯的翻轉(zhuǎn)率，以實(shí)現(xiàn)動(dòng)態(tài)功耗管控。
【主權(quán)項(xiàng)】
1.一種基于DFI接口的DDR控制器低功耗控制電路，其特征在于，包括DFI解析模塊、可編程門控時(shí)鐘控制模塊以及門控時(shí)鐘產(chǎn)生模塊；DFI解析模塊的輸入端連接DDR控制器中的DDR控制邏輯的DFI輸出端，輸出端連接可編程門控時(shí)鐘控制模塊的輸入端，可編程門控時(shí)鐘控制模塊的輸出端連接門控時(shí)鐘產(chǎn)生模塊的輸入端，門控時(shí)鐘產(chǎn)生模塊的輸出端連接DDR PHY。2.根據(jù)權(quán)利要求1所述的一種基于DFI接口的DDR控制器低功耗控制電路，其特征在于，DFI解析模塊，用于獲取DDR控制器中控制邏輯輸出給DDR PHY的DFI信號(hào)，并對(duì)獲取的DFI信號(hào)進(jìn)行解析，將解析到的命令信息輸出給可編程門控時(shí)鐘控制模塊； 可編程門控時(shí)鐘控制模塊，根據(jù)輸入的命令信息結(jié)合編程設(shè)定的時(shí)鐘周期要求來產(chǎn)生時(shí)鐘控制信號(hào)，供給門控時(shí)鐘產(chǎn)生模塊； 門控時(shí)鐘產(chǎn)生模塊，根據(jù)時(shí)鐘控制信號(hào)，以系統(tǒng)時(shí)鐘為源時(shí)鐘產(chǎn)生門控時(shí)鐘信號(hào)供給DDR PHY ;控制DDR PHY中部分邏輯的翻轉(zhuǎn)率，實(shí)現(xiàn)動(dòng)態(tài)功耗管控。3.根據(jù)權(quán)利要求1所述的一種基于DFI接口的DDR控制器低功耗控制電路，其特征在于，所述功耗控制電路還連接系統(tǒng)原本供給DDR PHY的輸入時(shí)鐘信號(hào)PHY_clk和系統(tǒng)的配置信號(hào)Cfg_bit。4.根據(jù)權(quán)利要求1所述的一種基于DFI接口的DDR控制器低功耗控制電路，其特征在于，所述功耗控制電路插設(shè)于DDR控制器中DDR控制邏輯和DDR PHY之間。
【專利摘要】本發(fā)明公開一種基于DFI接口的DDR控制器低功耗控制電路，包括DFI解析模塊、可編程門控時(shí)鐘控制模塊以及門控時(shí)鐘產(chǎn)生模塊；DFI解析模塊的輸入端連接DDR控制器中的DDR控制邏輯的DFI輸出端，輸出端連接可編程門控時(shí)鐘控制模塊的輸入端，可編程門控時(shí)鐘控制模塊的輸出端連接門控時(shí)鐘產(chǎn)生模塊的輸入端，門控時(shí)鐘產(chǎn)生模塊的輸出端連接DDR？PHY。本發(fā)明通過解析DDR控制器中DDR控制邏輯發(fā)送給DDR？PHY的DFI信號(hào)，能根據(jù)可編程門控時(shí)鐘控制策略，定制的產(chǎn)生若干路門控時(shí)鐘控制信號(hào)，從而實(shí)現(xiàn)多路門控時(shí)鐘輸出；分類控制以及供給DDR？PHY中不同的邏輯電路部分的時(shí)鐘，從而最大可能的減少整體電路的邏輯狀態(tài)翻轉(zhuǎn)率以實(shí)現(xiàn)動(dòng)態(tài)功耗管控。
【IPC分類】G11C11/406
【公開號(hào)】CN105304120
【申請(qǐng)?zhí)枴緾N201510790207
【發(fā)明人】江喜平, 左豐國(guó)
【申請(qǐng)人】西安華芯半導(dǎo)體有限公司
【公開日】2016年2月3日
【申請(qǐng)日】2015年11月17日