專利名稱：薄膜晶體管顯示器的電子元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種薄膜晶體管顯示器(thin film transistor display)的電子元件的制作方法。
薄膜晶體管顯示器主要是利用成矩陣狀排列的薄膜晶體管，配合適當(dāng)?shù)碾娙?、連接墊等電子元件來驅(qū)動液晶像素，以產(chǎn)生豐富亮麗的圖形，特別是薄膜晶體管液晶顯示器(TFT-LCD)。由于TFT-LCD具有外型輕薄、耗電量少以及無輻射污染等特性，因此被廣泛地應(yīng)用在筆記型電腦(notebook)、個人數(shù)字助理(PDA)等攜帶式數(shù)據(jù)信息產(chǎn)品上，甚至已有逐漸取代傳統(tǒng)桌上型電腦的CRT監(jiān)視器的趨勢。
請參考

圖1A至1E，圖1A至圖1E為現(xiàn)有薄膜晶體管顯示器10的電子元件的制作工藝示意圖。舉例來說，該現(xiàn)有薄膜晶體管顯示器為一薄膜晶體管液晶顯示器(TFT-LCD)10，其制作在一基板(glass substrate)12的表面上，基板12的表面上包括一晶體管區(qū)14，用來形成一晶體管(transistor)20。
如圖1A所示，現(xiàn)有薄膜晶體管液晶顯示器10的制作工藝首先在基板12的表面上全面沉積一金屬層(未顯示)，接著限定金屬層的圖案(pattern)，在晶體管區(qū)14形成一柵極電極26。隨后，如圖1B所示，在基板12上依次全面沉積一絕緣層28、一非晶硅(amorphous silicon)層30以及一摻雜非晶硅(doped amorphous silicon)層32。如圖1C所示，去除晶體管區(qū)14之外的摻雜非晶硅層32、非晶硅層30以及絕緣層28。如圖1D所示，接著在基板12表面上全面沉積一氧化銦錫(indium tin oxide，ITO)層36。如圖1E所示，隨后形成ITO層36的圖案，并將晶體管區(qū)14內(nèi)的摻雜非晶硅層32分割成一源極導(dǎo)電層38與一漏極導(dǎo)電層40。
為了縮短制作工藝時間，上述現(xiàn)有制作工藝中只需要3道光掩模。但為了節(jié)省光掩模使用數(shù)量，上述制作工藝中是利用高電阻值的ITO層36取代金屬層，來做為各電子元件間的導(dǎo)線。如此一來，此顯示器所需的驅(qū)動電壓會升高許多，因此該現(xiàn)有制作工藝并無法應(yīng)用到大面積顯示器的制作上。
此外，為了適應(yīng)動畫顯示及多媒體運(yùn)用趨勢，未來薄膜晶體管顯示器的應(yīng)用產(chǎn)品也將朝高亮度、高反應(yīng)速度及廣視角發(fā)展，所以對該顯示器而言，必須針對現(xiàn)有使用材料或制作工藝進(jìn)行改良，以提升制作工藝的成品率并降低生產(chǎn)成本，才可以與廉價(jià)的CRT監(jiān)視器相抗衡，加速取代CRT監(jiān)視器的市場。
因此本發(fā)明的主要目的在于提供一種薄膜晶體管顯示器的電子元件的制作方法和一種薄膜晶體管顯示器，以減少使用的光掩模數(shù)量，降低電子元件間導(dǎo)線的電阻值，并可適用于平面轉(zhuǎn)換(in-plan switch，IPS)型薄膜晶體管液晶顯示器。
為了實(shí)現(xiàn)上述目的，本發(fā)明一方面提供一種薄膜晶體管顯示器的制作方法，該薄膜晶體管顯示器系制作于一基板上，該基板包括一第一部分及一第二部分，該第一部分含有一晶體管區(qū)，用于形成一晶體管，該第二部分含有一連接墊區(qū)，用于形成一連接墊，該制作方法包括有下列步驟(1)于該基板表面上全面沉積一第一金屬層；(2)限定該第一金屬層的圖案，用以于該晶體管區(qū)形成一柵極電極，且于該連接墊區(qū)形成一墊電極；(3)于該基板上依序整面形成一絕緣層、一半導(dǎo)體層、以及一摻雜硅導(dǎo)電層(4)于該連接墊區(qū)上限定一開口區(qū)域，同時去除(a)第一部分中該晶體管區(qū)之外以及(b)第二部分中該連接墊區(qū)外與該開口區(qū)域內(nèi)的該絕緣層、該半導(dǎo)體層、與該摻雜硅導(dǎo)電層，如此使第一部分的該晶體管區(qū)以外與第二部分的該連接墊區(qū)以外的基板暴露出來，并于該連接墊區(qū)上形成一開口，使該墊電極暴露出來；(5)于該基板上全面沉積一第二金屬層，使其覆蓋該晶體管區(qū)與該連接墊區(qū)，且該第二金屬層會填入該連接墊區(qū)開口內(nèi)，以電性連接該墊電極；以及(6)限定該第二金屬層的圖案，先于該晶體管區(qū)內(nèi)限定一通道區(qū)，同時去除(a)第一部分中在該晶體管區(qū)外的一第一側(cè)邊部分與該通道區(qū)內(nèi)的該第二金屬層以及(b)第二部分中該連接墊區(qū)外的該第二金屬層，之后以該第二金屬層為遮罩，限定該摻雜硅導(dǎo)電層的圖案，如此使在該晶體管區(qū)內(nèi)形成一源極導(dǎo)電層與一漏極導(dǎo)電層，且該源極導(dǎo)電層與該漏極導(dǎo)電層被該通道區(qū)所間隔，并使基板暴露于第一部分中該晶體管區(qū)外的該第一側(cè)邊部分與第二部分中該連接墊區(qū)以外區(qū)域。
本發(fā)明另一方面提供一種薄膜晶體管顯示器，其包括一基板；一薄膜晶體管，該薄膜晶體管包括一柵極電極形成于該基板上；一晶體管絕緣層以及一晶體管半導(dǎo)體層依序形成于該柵極電極上；一第一摻雜硅層與一第二摻雜硅層形成于該晶體管半導(dǎo)體層上，該第一與該第二摻雜硅層之間系間隔一通道區(qū)；一源極導(dǎo)電層形成于該第一摻雜硅層上；以及一漏極導(dǎo)電層形成于該第二摻雜硅層之上；一柵極接點(diǎn)，該柵極接點(diǎn)包括一墊電極形成于該基板上，該墊電極與該柵極電極電性導(dǎo)通；一連接墊絕緣層、一連接墊半導(dǎo)體層、以及一第三摻雜硅層，均依序環(huán)繞形成于該墊電極邊界上以形成一連接墊開口；該連接墊開口貫穿該連接墊絕緣層，該連接墊半導(dǎo)體層，該第三摻雜硅層，以露出該墊電極；一金屬層填入該連接墊區(qū)開口內(nèi)，以電性連接該墊電極；其中，該第三摻雜硅層側(cè)壁與該金屬層側(cè)壁二者系實(shí)質(zhì)上切齊，且該連接墊半導(dǎo)體層側(cè)壁與該連接墊絕緣層側(cè)壁二者系實(shí)質(zhì)上切齊。
本發(fā)明再一方面提供一種薄膜晶體管顯示器，其包括一基板；一薄膜晶體管，該薄膜晶體管包括一柵極電極形成于該基板上；一晶體管絕緣層以及一晶體管半導(dǎo)體層依序形成于該柵極電極上；一第一摻雜硅層與一第二摻雜硅層形成于該晶體管半導(dǎo)體層上，該第一與該第二摻雜硅層之間系間隔一通道區(qū)；一源極導(dǎo)電層形成于該第一摻雜硅層上；以及一漏極導(dǎo)電層形成于該第二摻雜硅層之上；一柵極接點(diǎn)，該柵極接點(diǎn)包括一墊電極形成于該基板上，該墊電極與該柵極電極電性導(dǎo)通；一連接墊絕緣層、一連接墊半導(dǎo)體層、以及一第三摻雜硅層，均依序環(huán)繞形成于該墊電極邊界上以形成一連接墊開口；
該連接墊開口貫穿該連接墊絕緣層，該連接墊半導(dǎo)體層，該第三摻雜硅層，以露出該墊電極；一金屬層填入該連接墊區(qū)開口內(nèi)，以電性連接該墊電極；其中，該金屬層系覆蓋該第三摻雜硅層側(cè)壁、該連接墊半導(dǎo)體層側(cè)壁、與該連接墊絕緣層側(cè)壁。
下面結(jié)合附圖來詳述本發(fā)明的優(yōu)選實(shí)施例。附圖中圖1A至1E為現(xiàn)有薄膜晶體管顯示器的電子元件的制作工藝示意圖。
圖2A至圖2H為本發(fā)明薄膜晶體管顯示器的電子元件的制作工藝示意圖。
圖3A至圖3J為本發(fā)明制作方法的第二實(shí)施例的制作工藝示意圖。
附圖中的標(biāo)號說明如下3 第一側(cè)邊外區(qū)域4 第二側(cè)邊外區(qū)域450 薄膜晶體管顯示器 52 基板54 晶體管區(qū) 56 電容區(qū)58 連接墊區(qū) 60 晶體管62 電容 64 連接墊661柵極電極 662電容下電極663墊電極68 絕緣層70 半導(dǎo)體層 72 蝕刻停止層74 摻雜硅導(dǎo)電層 76 開口78 透明導(dǎo)電層80 金屬層82 源極導(dǎo)電層84 漏極導(dǎo)電層86 電容上電極88 通道區(qū)682連接墊絕緣層 683絕緣層684晶體管絕緣層 701晶體管半導(dǎo)體層702連接墊半導(dǎo)體層703半導(dǎo)體層741第一摻雜硅層 742第二摻雜硅層743第三摻雜硅層 801源極導(dǎo)電層802漏極導(dǎo)電層803金屬層804金屬層請參考圖2A至圖2G，其為本發(fā)明薄膜晶體管顯示器50的電子元件的制作工藝示意圖。其中，圖2A至圖2E所示制作工藝系應(yīng)用在一平面轉(zhuǎn)換(in-plan switch，IPS)式薄膜晶體管顯示器的制作上。本實(shí)施例薄膜晶體管顯示器50是制作在一基板52的表面，基板52的表面上包括一第一部分I、一第二部分II、與一電容區(qū)56。第一部分I包括一晶體管區(qū)54，第二部分II包括一連接墊區(qū)58，分別用來形成一晶體管60與一連接墊64。
本發(fā)明薄膜晶體管顯示器50的制作工藝是先在基板52的表面上全面沉積一金屬層(未顯示于圖中)，接著限定該金屬層的圖案，分別在晶體管區(qū)54、電容區(qū)56、以及連接墊區(qū)58，至少形成一柵極電極661、一電容下電極662、以及一墊電極663，如圖2A所示。
接著如圖2B所示，在基板52上依序全面沉積一絕緣層68、一半導(dǎo)體層(semiconductor layer)70與一摻雜硅導(dǎo)電層74。半導(dǎo)體層70可選擇為一多晶硅(poly-silicon)層或是一非晶硅(amorphous silicon)層，視制作工藝、顯示面積等條件而定。
如圖2C所示，于連接墊區(qū)58上限定一開口區(qū)域，同時去除(a)晶體管區(qū)54、電容區(qū)56、與連接墊區(qū)58之外及(b)開口區(qū)域內(nèi)的絕緣層68、半導(dǎo)體層70、與摻雜硅導(dǎo)電層74，這樣使晶體管區(qū)54、電容區(qū)56、與連接墊區(qū)58以外的基板52暴露出來，并于該連接墊區(qū)上形成一開口76，使墊電極663暴露出來。晶體管區(qū)54包括有一第一側(cè)邊外區(qū)域3以及一第二側(cè)邊外區(qū)域4。
如圖2D所示，在基板52上方全面沉積一金屬層80，且金屬層80會填入開口76內(nèi)。再如圖2E所示，限定形成金屬層80的圖案，于晶體管區(qū)54內(nèi)限定一通道區(qū)88，同時去除(a)第一部分I中通道區(qū)88內(nèi)與晶體管區(qū)54第一側(cè)邊外區(qū)域3上的金屬層80以及(b)電容區(qū)56與連接墊區(qū)58以外的金屬層80。再以金屬層80為掩模來限定摻雜硅導(dǎo)電層74的圖案，這樣在晶體管區(qū)54內(nèi)形成一源極導(dǎo)電層82與一漏極導(dǎo)電層84。源極導(dǎo)電層82系與漏極導(dǎo)電層84被通道區(qū)88所間隔，半導(dǎo)體層70暴露于通道區(qū)88中。上述反應(yīng)金屬層80還在電容區(qū)56內(nèi)形成一電容上電極86，且使基板52暴露于晶體管區(qū)54、晶體管區(qū)第二側(cè)邊外區(qū)域4、電容區(qū)56、與連接墊區(qū)58以外的區(qū)域。
從而，在基板52上即可分別完成晶體管60、電容62以及連接墊64的制作。此類電子元件可應(yīng)用在平面轉(zhuǎn)換式(in-plan switch，IPS)薄膜晶體管顯示器。另外，可依照制作工藝需要，在基板52上形成一保護(hù)層(未圖示)，這樣可保護(hù)晶體管區(qū)54中暴露在通道區(qū)88的半導(dǎo)體層70，使其不易因其他高溫制作工藝而氧化，進(jìn)而影響晶體管的表現(xiàn)。
再者，可進(jìn)行一“部分氧化反應(yīng)”，將通道區(qū)88的半導(dǎo)體層70表面均勻氧化，則可維持晶體管的可靠度(reliability)，而不用再形成一層保護(hù)層。
再者，圖2A至圖2G所示制作工藝應(yīng)用在一般薄膜晶體管顯示器的制作上。完成圖2E所示的結(jié)構(gòu)后，接著在基板52上全面沉積一透明導(dǎo)電層78，如圖2F所示。透明導(dǎo)電層78通常為氧化銦錫(indium tin oxide，ITO)層。然后如圖2G所示，限定透明導(dǎo)電層78的圖案，使其形成于漏極導(dǎo)電層84上、電容上電極86上、以及晶體管區(qū)54與電容區(qū)56之間的基板52上。從而完成可應(yīng)用在一般薄膜晶體管顯示器的晶體管60、電容62以及連接墊64的制作。另外，可依照制作工藝需要，在基板52上形成一保護(hù)層(未圖示)，如此可保護(hù)晶體管區(qū)54中暴露在通道區(qū)88的半導(dǎo)體層70，使其不易因其他高溫制作工藝而氧化。
此外，圖3A至圖3I為本發(fā)明制作方法的第二實(shí)施例的制作工藝示意圖。其中，圖3A至圖3G所示制作工藝應(yīng)用在一平面轉(zhuǎn)換式薄膜晶體管顯示器的制作上，圖3A至圖3I所示制作工藝應(yīng)用在一般薄膜晶體管顯示器的制作上。
在圖3A至圖3G中，與第一實(shí)施例結(jié)構(gòu)相同者，使用相同標(biāo)號。第一實(shí)施例與第二實(shí)施例最大的不同在于多了一層蝕刻停止層。由于在蝕刻摻雜硅層時，半導(dǎo)體層與摻雜硅層材質(zhì)十分相近，因此不易控制摻雜硅層的蝕刻終點(diǎn)，導(dǎo)致半導(dǎo)體層發(fā)生過度蝕刻(over etching)的現(xiàn)象，進(jìn)而影響晶體管20的電性能。因此在半導(dǎo)體層上還形成一蝕刻停止層，以改良此缺點(diǎn)。
本實(shí)施例薄膜晶體管顯示器50的制作工藝是先在基板52的表面上全面沉積一金屬層(未顯示于圖中)，接著限定金屬層的圖案，分別在晶體管區(qū)54、電容區(qū)56、以及連接墊區(qū)58，形成一柵極電極661、一電容下電極662、以及一墊電極663，如圖3A所示。
如圖3B所示，接著在基板52上依序全面沉積一絕緣層68、一半導(dǎo)體層70與一蝕刻停止層72。蝕刻停止層72是由一絕緣層材料所構(gòu)成，可避免半導(dǎo)體層70被后續(xù)的蝕刻制作工藝所侵蝕。隨后如圖3C所示，于晶體管區(qū)54內(nèi)形成蝕刻停止層72的圖案。如圖3D所示，在半導(dǎo)體層70與蝕刻停止層72的上方全面沉積一摻雜硅導(dǎo)電層74。接著如圖3E所示，于連接墊區(qū)58上限定一開口區(qū)域，同時去除(a)晶體管區(qū)54、電容區(qū)56、與連接墊區(qū)58外及(b)該開口區(qū)域內(nèi)的絕緣層68、半導(dǎo)體層70、與摻雜硅導(dǎo)電層74，如此使晶體管區(qū)54、電容區(qū)56、與連接墊區(qū)58以外的基板52暴露出來，并于連接墊區(qū)58上形成一開口76，使墊電極66暴露出來。晶體管區(qū)54包括有一第一側(cè)邊外區(qū)域3以及一第二側(cè)邊外區(qū)域4。
接著如圖3F所示，在基板52上全面沉積金屬層80，而金屬層80會填入開口76之內(nèi)。如圖3G所示，限定形成金屬層80的圖案，于晶體管區(qū)54內(nèi)限定一通道區(qū)88，同時去除(a)第一部分I中通道區(qū)88內(nèi)與晶體管區(qū)54外第一側(cè)邊外區(qū)域3的金屬層80以及(b)電容區(qū)56與連接墊區(qū)58以外的金屬層80，再以金屬層80為掩模來限定摻雜硅導(dǎo)電層74的圖案。如此在晶體管區(qū)54內(nèi)形成一源極導(dǎo)電層82與一漏極導(dǎo)電層84，源極導(dǎo)電層82系與漏極導(dǎo)電層84被通道區(qū)88所間隔，蝕刻停止層72暴露于該通道區(qū)88中。上述反應(yīng)同時在電容區(qū)形成一電容上電極86，且使基板52暴露于晶體管區(qū)54、晶體管區(qū)第二側(cè)邊外區(qū)域4、電容區(qū)56、與連接墊區(qū)58以外的區(qū)域。
從而，可分別完成晶體管60、電容62以及連接墊64的制作。此類電子元件可應(yīng)用在平面轉(zhuǎn)換式薄膜晶體管顯示器。另外，可依照制作工藝需要，還在基板52上形成一保護(hù)層(未顯示于圖中)，這樣可保護(hù)晶體管區(qū)54中暴露在通道區(qū)88的半導(dǎo)體層70，使其不易因其他高溫制作工藝而氧化。
圖3A至圖3I所示制作工藝應(yīng)用在一般薄膜晶體管顯示器的制作上。完成圖3G所示的結(jié)構(gòu)后，接著在基板52上全面沉積一透明導(dǎo)電層78，如圖3H所示。透明導(dǎo)電層78通常為氧化銦錫(ITO)層。然后如圖3I所示，限定透明導(dǎo)電層78的圖案，使其形成于漏極導(dǎo)電層84上、電容上電極86上、以及晶體管區(qū)54與電容區(qū)56之間的基板52上。從而完成晶體管60、電容62以及連接墊64的制作，且此類電子元件可應(yīng)用在一般薄膜晶體管顯示器。另外，可依照制作工藝需要，還在基板52上形成一保護(hù)層(未顯示于圖中)，從而可保護(hù)晶體管區(qū)54中暴露在通道區(qū)88的半導(dǎo)體層70，使其不易因其他高溫制作工藝而氧化。
本發(fā)明的第一實(shí)施例還揭露一種薄膜晶體管顯示器的結(jié)構(gòu)。如圖2G所示，一種薄膜晶體管顯示器50的結(jié)構(gòu)至少包括一基板52，一薄膜晶體管60，與一柵極接點(diǎn)。該薄膜晶體管60包括一柵極電極661，形成于基板52上；一晶體管絕緣層684以及一晶體管半導(dǎo)體層701，依序形成于柵極電極661上；一第一摻雜硅層741與一第二摻雜硅層742，形成于晶體管半導(dǎo)體層701上，該第一與該第二摻雜硅層之間間隔一通道區(qū)88。此外，一源極導(dǎo)電層801形成于第一摻雜硅層741上，及一漏極導(dǎo)電層802形成于第二摻雜硅層742之上。
該柵極接點(diǎn)限定在一轉(zhuǎn)接墊區(qū)58中，該柵極接點(diǎn)為一轉(zhuǎn)接墊64，其包括一墊電極663、一連接墊絕緣層682、一連接墊半導(dǎo)體層702、一第三摻雜硅層743、以及一金屬層803。墊電極663形成于基板52上，且與柵極電極661電導(dǎo)通。連接墊絕緣層682、連接墊半導(dǎo)體層702、以及第三摻雜硅層743，均依序環(huán)繞形成于墊電極663邊界上以形成一連接墊開口76。連接墊開口76貫通連接墊絕緣層682，連接墊半導(dǎo)體層702，第三摻雜硅層743，且金屬層803填入開口76中，并以電性連接墊電極663。其中，金屬層803側(cè)壁與第三摻雜硅層743側(cè)壁二者基本上切齊，且連接墊半導(dǎo)體層702側(cè)壁與連接墊絕緣層682側(cè)壁二者大致上切齊，如圖2G所示。此外，該金屬層803亦可能覆蓋第三摻雜硅層743、連接墊半導(dǎo)體層702、與連接墊絕緣層682，如圖2H所示。
再參考圖2G，薄膜晶體管液晶顯示器50還包括一電容62，位于基板52上的電容區(qū)56中。此電容62包括一電容下電極662，一絕緣層683、一半導(dǎo)體層703、一摻雜硅導(dǎo)電層744、與一金屬層804依次形成于該電容下電極662之上。另外，電容62還包括一透明導(dǎo)電層78，其形成于金屬層804上以及晶體管區(qū)54與電容區(qū)86之間的基板52上。金屬層804可為電容的上電極，而透明導(dǎo)電層78由氧化銦錫(ITO)構(gòu)成。
本發(fā)明第二實(shí)施例還揭露另一種薄膜晶體管顯示器的結(jié)構(gòu)，如圖3I與圖3J所示。圖3I與圖3J跟圖2G與圖2H之間最大的不同，在于圖3I與圖3J中晶體管區(qū)54多了一層蝕刻停止層72，其位于晶體管半導(dǎo)體層70上，且暴露于通道區(qū)88中。其他結(jié)構(gòu)與第一實(shí)施例相同，于此不再贅述。
本發(fā)明的特點(diǎn)在于限定薄膜晶體管區(qū)54的同時，在連接墊區(qū)58形成一開口76，如圖2C與3E所示。本發(fā)明的另一特點(diǎn)在于利用金屬層80為掩模來限定摻雜硅導(dǎo)電層74的圖案，如圖2E與3G所示。因此不論在薄膜晶體管區(qū)或連接墊區(qū)中，金屬層側(cè)壁可以跟摻雜硅導(dǎo)電層側(cè)壁切齊，而具有相同形狀。此外，不論在薄膜晶體管區(qū)或連接墊區(qū)中，半導(dǎo)體層側(cè)壁與絕緣層側(cè)壁亦切齊，而具有相同形狀。此外，金屬層80亦可以設(shè)計(jì)為覆蓋摻雜硅導(dǎo)電層74側(cè)壁、半導(dǎo)體層70側(cè)壁、與絕緣層68側(cè)壁，如圖2H與3J所示。再者，在晶體管區(qū)54中，利用蝕刻停止層72來控制摻雜硅導(dǎo)電層74的蝕刻深度，避免半導(dǎo)體層70被過度蝕刻，而能確保晶體管60的電性能。此外，本發(fā)明利用金屬層80做為各電子元件間的導(dǎo)線，可大幅降低電阻，尤其適合應(yīng)用在大面積的顯示器之中。
相比于現(xiàn)有制作方法，本發(fā)明制作方法利用蝕刻停止層72來避免半導(dǎo)體層70被過度蝕刻，并利用金屬層80來避免ITO透明導(dǎo)電層36電阻過大的問題，因此本發(fā)明薄膜晶體管顯示器50在電性能上比現(xiàn)有薄膜晶體管顯示器10優(yōu)良。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等效變化與修飾，都應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種薄膜晶體管顯示器的制作方法，該薄膜晶體管顯示器制作于一基板上，該基板包括一第一部分及一第二部分，該第一部分包括一晶體管區(qū)，用于形成一晶體管，該第二部分包括一連接墊區(qū)，用于形成一連接墊，該制作方法包括下列步驟(1)在該基板表面上全面沉積一第一金屬層；(2)限定該第一金屬層的圖案，用以在該晶體管區(qū)形成一柵極電極，且在該連接墊區(qū)形成一墊電極；(3)在該基板上依次整面形成一絕緣層、一半導(dǎo)體層、以及一摻雜硅導(dǎo)電層；(4)在該連接墊區(qū)上限定一開口區(qū)域，同時去除(a)第一部分中該晶體管區(qū)之外以及(b)第二部分中該連接墊區(qū)外與該開口區(qū)域內(nèi)的該絕緣層、該半導(dǎo)體層、與該摻雜硅導(dǎo)電層，這樣使第一部分的該晶體管區(qū)以外與第二部分的該連接墊區(qū)以外的基板暴露出來，并于該連接墊區(qū)上形成一開口，使該墊電極暴露出來；(5)在該基板上全面沉積一第二金屬層，使其覆蓋該晶體管區(qū)與該連接墊區(qū)，且該第二金屬層會填入該連接墊區(qū)開口內(nèi)，以電連接該墊電極；以及(6)限定該第二金屬層的圖案，先于該晶體管區(qū)內(nèi)限定一通道區(qū)，同時去除(a)第一部分中在該晶體管區(qū)外的一第一側(cè)邊部分與該通道區(qū)內(nèi)的該第二金屬層以及(b)第二部分中該連接墊區(qū)外的該第二金屬層，之后以該第二金屬層為掩模，限定該摻雜硅導(dǎo)電層的圖案，這樣使在該晶體管區(qū)內(nèi)形成一源極導(dǎo)電層與一漏極導(dǎo)電層，且該源極導(dǎo)電層與該漏極導(dǎo)電層被該通道區(qū)所間隔，并使基板暴露于第一部分中該晶體管區(qū)外的該第一側(cè)邊部分與第二部分中該連接墊區(qū)以外區(qū)域。
2.如權(quán)利要求1的方法，其中該薄膜晶體管顯示器應(yīng)用于一平面轉(zhuǎn)換(in-plan switch，IPS)型薄膜晶體管顯示器。
3.如權(quán)利要求1的方法，其中該基板還包括一電容區(qū)，用于形成一電容，該制作方法還包括以下步驟在步驟(2)限定該第一金屬層的圖案時，于該電容區(qū)還形成該電容的一下電極；于步驟(3)時也在該電容區(qū)形成該絕緣層、該半導(dǎo)體層、與該摻雜硅導(dǎo)電層，如此于步驟(4)之后，使該晶體管區(qū)、該電容區(qū)與該連接墊區(qū)以外的基板暴露出來；以及于步驟(5)時，該第二金屬層亦覆蓋該電容區(qū)，以作為該電容的一上電極，如此在步驟(6)去除該第二金屬層時，使該晶體管區(qū)的該第一側(cè)部分、該電容區(qū)與該連接墊區(qū)以外的基板暴露出來；(7)于該基板上全面沉積一透明導(dǎo)電層；以及(8)限定該透明導(dǎo)電層的圖案，使其形成于該漏極導(dǎo)電層上、該電容上電極上、以及該晶體管區(qū)與該電容區(qū)之間的基板上。
4.如權(quán)利要求3的方法，其中該透明導(dǎo)電層由氧化銦錫(indium tinoxide，ITO)構(gòu)成。
5.如權(quán)利要求1的方法，其中該半導(dǎo)體層為一非晶硅層或多晶硅層。
6.如權(quán)利要求1的方法，該制作方法還包括以下步驟在步驟(3)形成該半導(dǎo)體層后，在該晶體管區(qū)內(nèi)還形成一島狀蝕刻停止層(etching stopper layer)，使該島狀蝕刻停止層介于該半導(dǎo)體層及該摻雜硅導(dǎo)電層兩者之間；及于步驟(6)去除該通道區(qū)內(nèi)的該第二金屬層與該摻雜硅層電層后，該島狀蝕刻停止層暴露于該通道區(qū)內(nèi)。
7.一種薄膜晶體管顯示器，其包括一基板；一薄膜晶體管，該薄膜晶體管包括一柵極電極形成于該基板上；一晶體管絕緣層以及一晶體管半導(dǎo)體層，依次形成于該柵極電極上；一第一摻雜硅層與一第二摻雜硅層，形成于該晶體管半導(dǎo)體層上，該第一與該第二摻雜硅層之間間隔一通道區(qū)；一源極導(dǎo)電層形成于該第一摻雜硅層上；以及一漏極導(dǎo)電層，形成于該第二摻雜硅層之上；一柵極接點(diǎn)，該柵極接點(diǎn)包括一墊電極形成于該基板上，該墊電極與該柵極電極電性導(dǎo)通；一連接墊絕緣層、一連接墊半導(dǎo)體層、以及一第三摻雜硅層，均依序環(huán)繞形成于該墊電極邊界上以形成一連接墊開口；該連接墊開口貫穿該連接墊絕緣層，該連接墊半導(dǎo)體層，該第三摻雜硅層，以露出該墊電極；一金屬層填入該連接墊區(qū)開口內(nèi)，以電連接該墊電極；其中，該第三摻雜硅層側(cè)壁與該金屬層側(cè)壁二者大致上切齊，且該連接墊半導(dǎo)體層側(cè)壁與該連接墊絕緣層側(cè)壁二者大致上切齊。
8.如權(quán)利要求7的薄膜晶體管顯示器，其中該源極導(dǎo)電層與漏極導(dǎo)電層為一不透明金屬層。
9.如權(quán)利要求7的薄膜晶體管顯示器，其中該晶體管半導(dǎo)體層與該第一摻雜硅層及該第二摻雜硅層之間還具有一島狀蝕刻停止層，且該島狀蝕刻停止層暴露于該通道區(qū)內(nèi)。
10.如權(quán)利要求7的薄膜晶體管顯示器，其中該薄膜晶體管中該第一摻雜硅層側(cè)壁與該源極導(dǎo)電層側(cè)壁二者大致上切齊，該第二摻雜硅層側(cè)壁與該漏極導(dǎo)電層側(cè)壁二者大致上切齊，且該晶體管半導(dǎo)體層側(cè)壁與該晶體管絕緣層側(cè)壁二者大致上切齊。
11.一種薄膜晶體管顯示器，其包括一基板；一薄膜晶體管，該薄膜晶體管包括一柵極電極，形成于該基板上；一晶體管絕緣層以及一晶體管半導(dǎo)體層，依序形成于該柵極電極上；一第一摻雜硅層與一第二摻雜硅層，形成于該晶體管半導(dǎo)體層上，該第一與該第二摻雜硅層之間間隔一通道區(qū)；一源極導(dǎo)電層形成于該第一摻雜硅層上；以及一漏極導(dǎo)電層，形成于該第二摻雜硅層之上；一柵極接點(diǎn)，該柵極接點(diǎn)包括一墊電極形成于該基板上，該墊電極與該柵極電極電導(dǎo)通；一連接墊絕緣層、一連接墊半導(dǎo)體層、以及一第三摻雜硅層，均依序環(huán)繞形成于該墊電極邊界上以形成一連接墊開口；該連接墊開口貫穿該連接墊絕緣層，該連接墊半導(dǎo)體層，該第三摻雜硅層，以露出該墊電極；一金屬層填入該連接墊區(qū)開口內(nèi)，以電連接該墊電極；其中，該金屬層覆蓋該第三摻雜硅層側(cè)壁、該連接墊半導(dǎo)體層側(cè)壁、與該連接墊絕緣層側(cè)壁。
12.如權(quán)利要求11的薄膜晶體管顯示器，其中該源極導(dǎo)電層與漏極導(dǎo)電層為一不透明金屬層。
13.如權(quán)利要求11的薄膜晶體管顯示器，其中該晶體管半導(dǎo)體層與該第一摻雜硅層及該第二摻雜硅層之間還具有一島狀蝕刻停止層，且該島狀蝕刻停止層暴露于該通道區(qū)內(nèi)。
14.如權(quán)利要求11的薄膜晶體管顯示器，其中該薄膜晶體管中該源極導(dǎo)電層覆蓋該第一摻雜硅層側(cè)壁、該晶體管半導(dǎo)體層側(cè)壁、與該晶體管絕緣層側(cè)壁。
15.如權(quán)利要求11的薄膜晶體管顯示器，其中該薄膜晶體管中該漏極導(dǎo)電層系覆蓋該第二摻雜硅層側(cè)壁、該晶體管半導(dǎo)體層側(cè)壁、與該晶體管絕緣層側(cè)壁。
全文摘要
一種薄膜晶體管顯示器的制作方法包括有下列步驟:于基板表面全面沉積一第一金屬層;限定圖案,以形成一柵極電極和一墊電極;依序整面形成絕緣層、半導(dǎo)體層以及摻雜硅導(dǎo)電層;于連接墊區(qū)上限定一開口區(qū)域,同時去除(a)第一部分中該晶體管區(qū)之外以及(b)第二部分中該連接墊區(qū)外與該開口區(qū)域內(nèi)的該絕緣層、該半導(dǎo)體層、與該摻雜硅導(dǎo)電層;沉積一第二金屬層;以及限定第二金屬層的圖案,限定該摻雜硅導(dǎo)電層的圖案。
文檔編號H01L29/786GK1340847SQ0012605
公開日2002年3月20日 申請日期2000年8月29日 優(yōu)先權(quán)日2000年8月29日
發(fā)明者翁嘉璠 申請人:達(dá)碁科技股份有限公司