專利名稱：具有到上表面上漏極觸點的低電阻通路的溝槽式雙擴(kuò)散金屬氧化物半導(dǎo)體晶體管結(jié)構(gòu)的制作方法
相關(guān)申請的聲明本申請要求于1999年3月1日提交的美國臨時專利申請60/122，762的權(quán)益。
發(fā)明所屬領(lǐng)域本發(fā)明一般涉及MOSFET晶體管，尤其涉及具有溝槽結(jié)構(gòu)的DMOS晶體管。
背景技術(shù)：
DMOS(雙擴(kuò)散MOS)晶體管是MOSFET(金屬半導(dǎo)體場效應(yīng)晶體管)的一種類型，它利用與同一邊緣對準(zhǔn)的兩個順序擴(kuò)散步驟來形成半導(dǎo)體區(qū)域。DMOS晶體管一般被用作功率晶體管，為功率集成電路應(yīng)用提供高壓大電流的器件。當(dāng)需要降低正向電壓降時，DMOS晶體管每單位面積可提供更大的電流。
一個典型的分立DMOS電路含有兩個或更多的單個DMOS晶體管單元，這些單元被并行制造。單個DMOS晶體管單元共享一個公共漏極接觸(襯底)，它們的源極被金屬全部短接在一起，其柵極則被多晶硅短接在一起。因此，即使分立DMOS電路是由較小晶體管的陣列組成，它也會表現(xiàn)得象一個單個的大晶體管。對一個分立的DMOS電路來說，當(dāng)晶體管陣列被柵極導(dǎo)通時，希望使其單位面積的導(dǎo)電率達(dá)到最大。
一種特殊類型的DMOS晶體管被稱為溝槽式DMOS晶體管，在這種晶體管中，溝道是豎直形成的，并且柵極被形成于在源極與漏極之間延伸的一個溝槽中。該溝槽的襯里是一薄氧化層，其中注入了多晶硅，它允許少量的收縮電流通過，因而可以提供較低的特定導(dǎo)通電阻值。在美國專利NO.5,072,266、5,541,425以及5,866,931中揭示出了多個溝槽式DMOS晶體管的例子。


圖1的剖視圖顯示了現(xiàn)有技術(shù)的低電壓溝槽式DMOS晶體管的一個例子。如圖1所示，溝槽式DMOS晶體管10包含重?fù)诫s襯底11，其上形成有一個外延層12，外延層12的摻雜比襯底11輕。金屬層13形成于襯底11的底部，它與襯底11形成一個電接觸14。正如本領(lǐng)域的普通技術(shù)人員所知道的那樣，DMOS晶體管還含有源區(qū)16a，16b，16c和16d以及主體區(qū)15a和15b。外延區(qū)12作為漏極使用。在圖1所示的例子中，襯底11被摻以濃度較高的N型雜質(zhì)，外延層12則被濃度低的以N型雜質(zhì)，源區(qū)16a，16b，16c和16d被摻雜以濃度的較高N型雜質(zhì)，而主體區(qū)15a和15b則被摻雜以濃度的較高的P型雜質(zhì)。經(jīng)摻雜的多晶硅柵極18被形成于溝槽之內(nèi)，形成于含有柵極18的溝槽的底部和側(cè)面上的柵極介電層17將柵極18同其它區(qū)域電絕緣。該溝槽延伸入重?fù)诫s襯底11以減少因載流子流至輕摻雜外延層12而產(chǎn)生的任何電阻，但這種結(jié)構(gòu)也限制了晶體管的源極-漏極擊穿電壓。漏極14被連接至襯底11的背面，源極22與源區(qū)16和主體區(qū)15相連，而且柵極19則與填充溝槽的多晶硅18相連。
圖2的剖視圖顯示了美國專利No.4,893,160所述的溝槽式DMOS器件的另一個例子。如圖2所示，這種溝槽式DMOS器件30包括金屬襯底電極13，襯底11，外延區(qū)12，主體區(qū)15a和15b以及源區(qū)16a，16b，16c和16d。但是，作為與圖1所示器件的比較，在圖2所示的器件中，沿溝槽36的較低側(cè)面和底部或者只沿溝槽36的底部增加了N+區(qū)39。由于這種結(jié)構(gòu)允許載流子流經(jīng)位于溝槽底部的重?fù)诫s區(qū)域，從而減小了局部電阻，提高了器件的性能。
需要對溝槽式DMOS器件的進(jìn)一步改進(jìn)。例如，一種需要是使溝槽式DMOS器件既能提供較低的電阻又能被相對簡單和低成本地制造出來。
發(fā)明的概述根據(jù)本發(fā)明，一種半導(dǎo)體器件包括一半導(dǎo)體材料的第一區(qū)，該區(qū)域被第一導(dǎo)電類型的雜質(zhì)摻雜到第一濃度。在第一區(qū)內(nèi)形成的柵極溝槽具有側(cè)面和底部。一漏極通道溝槽也形成在此第一區(qū)域之內(nèi)，它也具有側(cè)面和底部。一半導(dǎo)體材料的第二區(qū)域位于第一區(qū)域之內(nèi)并鄰近柵極溝槽的底部。第二區(qū)域延伸至一個鄰近漏極通道溝槽底部的位置。第二區(qū)域具有第一導(dǎo)電類型，并且比第一區(qū)域具有更高的摻雜濃度。在柵極溝槽內(nèi)形成有柵電極。一柵極介電材料層將柵電極同第一和第二區(qū)域絕緣。半導(dǎo)體材料的漏區(qū)位于漏極通道溝槽內(nèi)。漏區(qū)也具有第一導(dǎo)電類型，其摻雜濃度也高于第一區(qū)域。源區(qū)形成在第一半導(dǎo)體區(qū)域的表面上，主體區(qū)域則形成在源區(qū)下方的第一區(qū)域內(nèi)。主體區(qū)域具有與第一導(dǎo)電類型相反的第二種導(dǎo)電類型。
附圖的簡要說明圖1和圖2是傳統(tǒng)DMOS晶體管的剖視圖。
圖3是根據(jù)本發(fā)明所構(gòu)成的DMOS晶體管的一個實施例的剖視圖。
圖4是根據(jù)本發(fā)明所構(gòu)成的DMOS晶體管的另一個實施例。
圖5a-5d顯示了形成圖4所示DMOS晶體管的一系列工藝步驟。
圖6-圖8顯示出了根據(jù)本發(fā)明所構(gòu)成的多個DMOS晶體管可以排列出的各種幾何結(jié)構(gòu)俯視圖。
詳細(xì)說明圖3顯示了根據(jù)本發(fā)明所構(gòu)成的一個溝槽式DMOS晶體管100的實施例。該結(jié)構(gòu)一個顯著的優(yōu)點在于，因為它是自絕緣的，所以它不僅可用于分立的元件，還可用于集成電路之中。如圖3所示，溝槽式DMOS晶體管100包括襯底25，重?fù)诫s埋入層11以及外延層12，外延層12的摻雜比埋入層11輕。盡管襯底25可以是N型或P型，但當(dāng)將此結(jié)構(gòu)引入到集成電路中時，最好選用P型襯底。DMOS晶體管還包括源區(qū)16a和16b以及主體區(qū)域15a和15b。正如本領(lǐng)域的普通技術(shù)人員所熟知的那樣，主體區(qū)域一般含有一個較深的重?fù)诫s區(qū)域以及一個較淺的輕摻雜區(qū)域。在圖3所示的例子中，埋入層11被摻雜較高濃度的N型雜質(zhì)，外延層12被摻雜較少的N型雜質(zhì)，源區(qū)16a和16b被摻雜較高濃度的N型雜質(zhì)，主體區(qū)域15a和15b則分別含有摻雜以較高濃度和較低濃度的P型雜質(zhì)的部分。在溝槽內(nèi)形成多晶硅柵極18，并且在含有柵極18的溝槽的底部和側(cè)面上形成有一個柵極介電層17，將柵極18同其它區(qū)域電絕緣。上述溝槽延伸入重?fù)诫s的埋入層11。與圖1和圖2所示的傳統(tǒng)結(jié)構(gòu)相比，在本器件中，漏極位于結(jié)構(gòu)的上表面而不是背面。更具體地說，漏極通道區(qū)域26從器件的上表面延伸到重?fù)诫s埋入層11。漏極通道區(qū)域26被重?fù)诫s并且導(dǎo)電類型與埋入層11相同。漏極通道區(qū)域提供了一條從重?fù)诫s埋入層11到漏極電極14的低電阻路徑。最后，與圖1和圖2所示的器件相類似，源極電極22與源區(qū)16和主體區(qū)域15相連，而且柵極19則與填充溝槽的多晶硅18相連。
圖3所示器件結(jié)構(gòu)的一個問題在于它的制造成本相對較高，因為它需要淀積一個外延層(即，外延埋入層11)，而該層必然導(dǎo)致生產(chǎn)成本高。在本發(fā)明的另一個實施例中，如圖4中的一個具有多個DMOS晶體管的集成電路所示，外延埋入層11被去掉，從而使該器件的制造得到大大的簡化。如圖4所示，溝槽式DMOS晶體管100含有一個其中形成有器件的襯底25。與前面所述的結(jié)構(gòu)相類似，圖4中所示的DMOS晶體管含有源區(qū)16a，16b，16c和16d以及主體區(qū)域15a和15b。在圖4所示的例子中，襯底25被摻雜以N型雜質(zhì)(當(dāng)然也可使用P型雜質(zhì))，源區(qū)16a，16b，16c和16d被摻雜以較高濃度的N型雜質(zhì)，主體區(qū)域15a和15b則被摻雜以較高濃度的P型雜質(zhì)。多晶硅柵電極18a，18b和18c分別形成于各柵極溝槽內(nèi)。柵電極18a，18b和18c由形成在各柵極溝槽底部和側(cè)面上的柵極介電層17a，17b和17c同其它區(qū)域電絕緣。限定了漏極通道區(qū)域26a，26b和26c的附加溝槽也從器件的上表面延伸。
通過沿柵極溝槽和漏極通道溝槽的低側(cè)面和底部或者只沿柵極溝槽和漏極通道溝槽的底部增設(shè)重?fù)诫s區(qū)域，就可以為漏極提供一條低電阻的路徑。重?fù)诫s區(qū)橫向融合以形成一個從各個柵極溝槽的底部延伸至其相應(yīng)的漏極通道溝槽的連續(xù)重?fù)诫s區(qū)39。漏極通道溝槽26被重?fù)诫s以與重?fù)诫s區(qū)39具有相同導(dǎo)電類型的雜質(zhì)。漏極通道溝槽26提供了一條從重?fù)诫s區(qū)39至位于器件上表面的漏極電極14的低電阻路徑。
正如將要參考圖5進(jìn)行詳細(xì)說明的那樣，重?fù)诫s區(qū)39是通過在填充多晶硅之前將諸如磷之類的物質(zhì)擴(kuò)散入柵極溝槽和漏極通道溝槽而形成的。柵極溝槽和漏極通道溝槽應(yīng)該相互足夠近，以保證其中擴(kuò)散的雜質(zhì)交融在一起，從而在溝槽與漏極電極之間形成了連續(xù)的低電阻路徑。
如前所述，圖4所示結(jié)構(gòu)的優(yōu)點在于，它不需要諸如圖3所示層11的重?fù)诫s外延埋入層。
利用傳統(tǒng)的工藝技術(shù)并對淀積和蝕刻步驟進(jìn)行適當(dāng)?shù)男薷?，就可制造出如圖3和圖4所示的具有創(chuàng)造性的DMOS器件。例如，圖4所示器件開始于在擴(kuò)散步驟中形成主體15a和15b及源極區(qū)16a-16d以及在蝕刻步驟中形成柵極和漏極通道溝槽。例如，在前述的美國專利No.4,893,160中就可以找到與這些步驟相關(guān)的另外的細(xì)節(jié)。接下來，在溝槽中生長介電層17(如二氧化硅層)，隨后再利用諸如離子注入技術(shù)將擴(kuò)散物質(zhì)(如，磷)引入到溝槽的底部。然后，將擴(kuò)散物質(zhì)擴(kuò)散，以形成連續(xù)的重?fù)诫s區(qū)39。圖5a顯示出了在此制造階段完成后的結(jié)構(gòu)。
接下來，如圖5b所示，柵極溝槽和漏極通道溝槽被填充多晶硅。正如本領(lǐng)域的普通技術(shù)人員所知道的那樣，多晶硅會比相同深度的較寬溝槽更快速地填入一個給定深度的窄溝槽。因此，在如附圖所示的本發(fā)明的一些實施例中，就可如愿地使漏極通道溝槽的寬度大于柵極溝槽的寬度。按照這種方式，如圖5b所示，當(dāng)柵極溝槽被填充多晶硅時，漏極通道溝槽將只有部分被填滿。在任意一種情況下，當(dāng)柵極溝槽被填充多晶硅后，漏極通道溝槽中的多晶硅將被各向同性蝕刻工藝去除。隨后的蝕刻工藝將清除內(nèi)襯于漏極通道溝槽的氧化硅層。接下來，如圖5d所示，漏極通道溝槽被填充N型摻雜多晶硅以形成漏極通道區(qū)域26。
圖6-圖8的俯視圖顯示出了本發(fā)明的多種DMOS晶體管可以排列出的各種表面幾何結(jié)構(gòu)。排列的組件包括多個漏極通道單元40和晶體管單元50。漏極通道單元40代表了由漏極通道溝槽及由低電阻路徑互連的相鄰柵極溝槽限定的結(jié)構(gòu)。晶體管單元50則代表了由傳統(tǒng)DMOS晶體管結(jié)構(gòu)(它包括柵極溝槽，源區(qū)以及主體區(qū)域)所限定的結(jié)構(gòu)。雖然可以使用這些或其它幾何結(jié)構(gòu)，但圖6所示的八角形結(jié)構(gòu)尤其具有優(yōu)點，因為它允許由晶體管單元和漏極通道單元所占據(jù)的相對面積能夠彼此獨立地得到調(diào)整，這樣就可使器件的導(dǎo)通電阻實現(xiàn)最小化。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于包括一半導(dǎo)體材料的第一區(qū)域，該區(qū)域被第一導(dǎo)電類型的雜質(zhì)摻雜到第一濃度；形成于所述第一區(qū)域內(nèi)的柵極溝槽，所述柵極溝槽具有側(cè)面和底部；形成于所述第一區(qū)域內(nèi)的漏極通道溝槽，所述漏極通道溝槽具有側(cè)面和底部；位于所述第一區(qū)域內(nèi)的半導(dǎo)體材料的第二區(qū)域，所述第二區(qū)域與所述柵極溝槽底部附近的柵極溝槽相鄰，并延伸至與所述漏極通道溝槽底部附近的漏極通道溝槽相鄰，所述第二區(qū)域具有所述第一導(dǎo)電類型，并且比所述第一區(qū)域具有更高的摻雜濃度；形成在所述柵極溝槽之內(nèi)的柵電極；由柵極介電材料形成的層，它將所述柵電極同所述第一和第二區(qū)域絕緣；位于所述漏極通道溝槽內(nèi)的半導(dǎo)體材料構(gòu)成的漏區(qū)，所述漏區(qū)具有所述第一導(dǎo)電類型，其摻雜濃度高于所述第一區(qū)域；形成在所述第一半導(dǎo)體區(qū)域表面上的源區(qū)；以及形成在所述源區(qū)下方的所述第一區(qū)域內(nèi)的主體區(qū)域，所述主體區(qū)域具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述柵電極由導(dǎo)電材料形成。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于所述導(dǎo)電材料從以下一組材料中選擇鋁、鋁合金、多晶硅、難熔金屬、以及多晶硅和難熔金屬的組合物。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于所述柵電極沿所述溝槽的側(cè)面和底部設(shè)置。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于包括一半導(dǎo)體襯底，其上設(shè)置有所述區(qū)域。
6.如權(quán)利要求5所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體襯底被摻雜成所述第一導(dǎo)電類型。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述第一區(qū)域是一半導(dǎo)體襯底。
8.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述第二區(qū)域形成于所述柵極溝槽和所述漏極通道溝槽之下，并延伸到所述溝槽底部上方。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述漏極通道溝槽的寬度大于所述柵極溝槽。
10.一種用于形成半導(dǎo)體器件的方法，包括以下步驟提供一種包含半導(dǎo)體材料的第一區(qū)域的物質(zhì)，用具有第一導(dǎo)電類型的雜質(zhì)摻雜到第一種濃度，并使其作為漏區(qū)；在所述第一區(qū)域內(nèi)蝕刻出柵極溝槽，所述柵極溝槽具有側(cè)面和底部；在所述第一區(qū)域內(nèi)蝕刻出漏極通道溝槽，所述漏極通道溝槽具有側(cè)面和底部；在所述第一半導(dǎo)體區(qū)域的表面上形成源區(qū)；在所述源區(qū)下方的所述第一區(qū)域內(nèi)形成主體區(qū)域，所述主體區(qū)域具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型；淀積一層介電材料以襯在所述柵極溝槽內(nèi)；在所述第一區(qū)域內(nèi)形成半導(dǎo)體材料的第二區(qū)域，所述第二區(qū)域與所述柵極溝槽底部附近的所述柵極溝槽相鄰，并延伸至與所述漏極通道溝槽底部附近的所述漏極通道溝槽相鄰，所述第二區(qū)域具有所述第一導(dǎo)電類型，并且比所述第一區(qū)域具有更高的摻雜濃度；在所述柵極溝槽內(nèi)淀積柵電極；以及在所述漏極通道溝槽內(nèi)淀積半導(dǎo)體材料，所述半導(dǎo)體材料填充了具有所述第一導(dǎo)電類型的所述漏極通道溝槽，并且比所述第一區(qū)域具有更高的摻雜濃度。
11.如權(quán)利要求10所述的方法，其中所述形成半導(dǎo)體材料的第二區(qū)域的步驟包括將具有第一導(dǎo)電類型的摻雜材料擴(kuò)散至柵極溝槽和漏極通道溝槽的步驟。
12.如權(quán)利要求10所述的方法，其中所述擴(kuò)散步驟必須足以保證擴(kuò)散至柵極溝槽和漏極通道溝槽的材料的重疊，從而形成一具有第一導(dǎo)電類型的連續(xù)路徑。
13.如權(quán)利要求10所述的方法，其中所述柵電極由半導(dǎo)體材料形成。
14.如權(quán)利要求13所述的方法，其中所述導(dǎo)電材料從以下一組材料中選擇鋁、鋁合金、多晶硅、難熔金屬、以及多晶硅和難熔金屬的組合物。
15.如權(quán)利要求10所述的方法，其中所述柵極介電材料沿所述溝槽的側(cè)面和底部設(shè)置。
16.如權(quán)利要求10所述的方法，其中所述物質(zhì)包括一其上置有所述第一區(qū)域的半導(dǎo)體襯底。
17.如權(quán)利要求16所述的方法，其中所述半導(dǎo)體襯底被摻雜成所述第一導(dǎo)電類型。
18.如權(quán)利要求10所述的方法，其中所述第二區(qū)域形成于所述柵極溝槽和所述漏極通道溝槽之下，并延伸到所述溝槽底部上方。
19.如權(quán)利要求10所述的方法，其中所述漏極通道溝槽的寬度大于所述柵極溝槽的寬度。
全文摘要
本發(fā)明公開了一種含有一柵極溝槽(18)的半導(dǎo)體器件。
文檔編號H01L29/423GK1342332SQ00804475
公開日2002年3月27日 申請日期2000年3月1日 優(yōu)先權(quán)日1999年3月1日
發(fā)明者理查德A·布蘭查德 申請人:通用半導(dǎo)體公司