專利名稱：應力釋放的圖案組合結構的制作方法
技術領域：
本發(fā)明涉及一種應力釋放的圖案組合結構，用于集成電路芯片保護，特別是關于一種應力釋放的網(wǎng)狀圖案組合于密封式環(huán)圈的結構。
然而，隨著組件尺寸縮小化的發(fā)展，相同的芯片面積所容納的電路組件的數(shù)量急速增加，因此，外在的微小的應力或超音波振蕩，都會使精密敏感的電路組件產(chǎn)生失效、短路、甚至造成集成電路基底材料龜裂或剝離。
為了解決上述問題，傳統(tǒng)技術中，曾在芯片四周置一密封式環(huán)圈，以隔絕應力并防止水汽、雜質(zhì)的滲入，如

圖1-1所示，為習知技術中密封式環(huán)圈的俯視圖，其為一方形密封式環(huán)圈10，圍繞在切割線12的內(nèi)側，以保護內(nèi)部芯片電路設計組件區(qū)14，并達到和應力、水汽及雜質(zhì)隔絕的效果。圖1-2，為習知技術中密封式環(huán)圈的橫截面示意圖，該密封式環(huán)圈為一堆棧式結構16，金屬層18之間以介層洞插塞20所連接。
但是傳統(tǒng)的密封式環(huán)圈還是存在內(nèi)應力過大的問題，對于外來的應力釋放效果也無法達到預定設計的結果，且在隔絕水氣能力與整體堆棧結構強度也待加強改進。
為達到上述目的，本發(fā)明提出一種應力釋放的圖案組合結構，用于集成電路芯片保護，其包含一密封式環(huán)圈，特點是，該密封式環(huán)圈含有一外側密封式環(huán)圈和一設置于該外側密封式環(huán)圈內(nèi)部內(nèi)側密封式環(huán)圈，構成一密封式環(huán)圈結構；還有一應力釋放的網(wǎng)狀圖案結構與該密封式環(huán)圈結構相配合，它們共同設置于一半導體基板上。
所說的外側密封式環(huán)圈為一第一堆棧式結構層，該第一堆棧式結構層包括一上層第一金屬層和若干層的下層第一金屬層，而該上層第一金屬層和該若干層下層第一金屬層之間以及該若干層下層第一金屬層間包括至少一連續(xù)性的線形介層洞插塞；所說的內(nèi)側密封式環(huán)圈，為相對應于該第一堆棧式結構層的一第二堆棧式結構層，其中該第二堆棧式結構層包括一上層第二金屬層和若干層下層第二金屬層，而該上層第二金屬層和該若干層的下層第二金屬層之間以及該若干層的下層第二金屬層間包括至少一連續(xù)性的線形介層洞插塞和至少一不連續(xù)性的方形介層洞插塞；外側密封式環(huán)圈的寬度約為1.1微米；內(nèi)側密封式環(huán)圈的寬度約為6.0微米；外側密封式環(huán)圈與所述的內(nèi)側密封式環(huán)圈的間距約為2.5微米；第一金屬層和第二金屬層的材質(zhì)皆為銅；該上層第一金屬層與該若干層的下層第一金屬層之間是以一連續(xù)性的線形介層洞插塞所連結，且寬度約為0.36微米。
所說的若干層下層第一金屬層間是以一連續(xù)性的介層洞插塞和至少一不連續(xù)性的方形介層洞插塞所連結，且該連續(xù)性的介層洞插塞位于該若干層下層第一金屬層的外端，且上下對準而成，而該不連續(xù)性的方形介層洞插塞則位于該若干層的下層第一金屬層的內(nèi)端，該連續(xù)性的線形介層洞插塞和該不連續(xù)性的方形介層洞插塞其寬度皆約為0.19微米。
所說的上層第二金屬層與上述的若干層下層第二金屬層之間是以兩條連續(xù)性的線形介層洞插塞和至少一不連續(xù)性的方形介層洞插塞所連結，且該連續(xù)性的線形介層洞插塞是位于該上層第二金屬層與該若干層下層第二金屬層之間的兩端，而該連續(xù)性的線形介層洞插塞和該不連續(xù)性的方形介層洞插塞，其寬度皆約為0.36微米。
所說的若干層下層第二金屬層間是以兩條連續(xù)性的線形介層洞插塞和至少一不連續(xù)性的方形介層洞插塞所連結，且該連續(xù)性的線形介層洞插塞是位于該若干層下層第二金屬層間的兩端，且上下對準而成，而該連續(xù)性的線形介層洞插塞和該不連續(xù)性的方形介層洞插塞其寬度皆約為0.19微米。
所說的外側密封式環(huán)圈和內(nèi)側密封式環(huán)圈成八邊形。
所說的應力釋放的網(wǎng)狀圖案結構包含一三角形網(wǎng)狀圖案結構，設置于該外側密封式環(huán)圈四個頂角外圍；一多邊形網(wǎng)狀圖案結構，設置于該內(nèi)側密封式環(huán)圈四個頂角內(nèi)圍。
所說的應力釋放的網(wǎng)狀圖案結構，其網(wǎng)狀圖案結構為一金屬條組件區(qū)，由若干平行于第一方向金屬條和若干平行于第二方向金屬條所交錯形成，其中該第一方向大體垂直于該第二方向；若干的方形鑲嵌區(qū)，由該平行于第一方向金屬條和該平行于第二方向金屬條所交錯圍繞而成的若干方形區(qū)域，并于該方形區(qū)域內(nèi)鑲嵌填滿一低介電材料；若干的介層洞金屬插栓，形成于該平行于第一方向金屬條和該平行于第二方向金屬條所交錯的接點處。
上述的方形鑲嵌區(qū)為正方形的鑲嵌區(qū)，各邊長約為1.5微米；應力釋放的網(wǎng)狀圖案結構中，金屬條的材質(zhì)為為銅；低介電材質(zhì)為氧化物。
通過本發(fā)明，可以有效保護內(nèi)部芯片電路設計組件區(qū)，并能有效減少過大的內(nèi)應力，釋放外來的應力，且能有效隔絕水氣和雜質(zhì)，其整體堆棧結構強度也有顯著的提高。
圖1-2為習知技術中密封式環(huán)圈的橫截面示意圖。
圖2-1為本發(fā)明中密封式環(huán)圈的俯視圖。
圖2-2為本發(fā)明中密封式環(huán)圈的橫截面示意圖。
圖3為本發(fā)明中應力釋放的網(wǎng)狀圖案結構示意圖。
圖4為本發(fā)明的應力釋放的圖案組合結構示意圖。
如圖2-1所示，為本發(fā)明密封式環(huán)圈的俯視圖，一外側密封式環(huán)圈26以及一內(nèi)側密封式環(huán)圈28，圍繞在切割線24的內(nèi)側，用來保護芯片內(nèi)部電路設計組件區(qū)22，做為應力隔絕的效果，該外側密封式環(huán)圈26的寬度約為1.1微米，該內(nèi)側密封式環(huán)圈28的寬度約為6.0微米，外側密封式環(huán)圈26與內(nèi)側密封式環(huán)圈28的間距約為2.5微米。
如圖2-2所示，為本發(fā)明的密封式環(huán)圈的橫截面示意圖，一外側密封式環(huán)圈26，為一第一堆棧式結構層30，該第一堆棧式結構層30包括一上層第一金屬層32和若干層下層第一金屬層34，而該上層第一金屬層32和該若干層的下層第一金屬層34之間以及該若干層的下層第一金屬層34間包括至少一連續(xù)性的線形介層洞插塞36，而上述上層第一金屬層32與上述若干層的下層第一金屬層34之間是以一連續(xù)性的線形介層洞插塞36所連結，且寬度約為0.36微米，在上述若干層的下層第一金屬層34間是以一連續(xù)性的介層洞插塞36和至少一不連續(xù)性的方形介層洞插塞44所連結，且上述連續(xù)性的介層洞插塞36位于上述若干層下層第一金屬層34的外端，且上下對準而成，而上述不連續(xù)性的方形介層洞插塞44則位于上述若干層的下層第一金屬層34的內(nèi)端，在上述若干層的下層第一金屬層34內(nèi)的連續(xù)性的線形介層洞插塞36和不連續(xù)性的方形介層洞插塞44其寬度皆約為0.19微米。
一內(nèi)側密封式環(huán)圈28，設置于上述外側密封式環(huán)圈26內(nèi)部，為相對應于上述第一堆棧式結構層30的一第二堆棧式結構層38，該第二堆棧式結構層38包括一上層第二金屬層40和若干層下層第二金屬層42，而上述上層第二金屬層40和上述若干層的下層第二金屬層42之間以及上述若干層的下層第二金屬層42間包括至少一連續(xù)性的線形介層洞插塞36和至少一不連續(xù)性的方形介層洞插塞44，上述上層第二金屬層40與上述若干層下層第二金屬層42之間是以兩條連續(xù)性的線形介層洞插塞36和至少一不連續(xù)性的方形介層洞插塞44所連結，且上述連續(xù)性的線形介層洞插塞36位于上述上層第二金屬層40與上述若干層的下層第二金屬層42之間的兩端，而上述連續(xù)性的線形介層洞插塞36和上述不連續(xù)性的方形介層洞插塞44其寬度皆約為0.36微米，上述若干層的下層第二金屬層42間是以兩條連續(xù)性的線形介層洞插塞36和至少一不連續(xù)性的方形介層洞插塞44所連結，且上述連續(xù)性的線形介層洞插塞36是位于上述若干層的下層第二金屬層42間的兩端，且上下對準而成，而上述連續(xù)性的線形介層洞插塞36和上述不連續(xù)性的方形介層洞插塞44，其寬度皆約為0.19微米，其中上述第一金屬層和第二金屬層的材質(zhì)皆為銅。
接著在本發(fā)明中，再提出一種用于應力釋放的網(wǎng)狀圖案結構，設置于一半導體基板上，上述應力釋放的圖案結構包括有，如圖3所示，一銅金屬條組件區(qū)(未示于圖中)，由若干平行于第一方向的銅金屬條46和若干平行于第二方向的銅金屬條48所交錯形成，其中上述第一方向大體垂直于上述第二方向。若干的方形鑲嵌區(qū)(未示于圖中)，由上述平行于第一方向銅金屬條46和上述平行于第二方向銅金屬條48所交錯圍繞而成的若干方形區(qū)域50，并于上述方形區(qū)域50內(nèi)鑲嵌填滿低介電氧化物。若干的介層洞銅金屬插栓52，形成于上述平行于第一方向銅金屬條46和上述平行于第二方向銅金屬條48所交錯的接點處。
結合上述密封式環(huán)圈結構和上述應力釋放的網(wǎng)狀圖案結構，而形成一種應力釋放的圖案組合結構，設置于一半導體基板上，上述應力釋放的圖案組合結構包括有，如圖4所示，一八邊形外側密封式環(huán)圈54、一八邊形內(nèi)側密封式環(huán)圈56、三角形網(wǎng)狀圖案結構58以及多邊形網(wǎng)狀圖案結構60。上述八邊形外側密封式環(huán)圈54，設置于切割線64的內(nèi)側。上述八邊形內(nèi)側密封式環(huán)圈56，設置于上述外側密封式環(huán)圈54內(nèi)部。上述三角形網(wǎng)狀圖案結構58，設置于上述八邊形外側密封式環(huán)圈54的四個頂角外圍。上述多邊形網(wǎng)狀圖案結構60，設置于上述八邊形內(nèi)側密封式環(huán)圈56四個頂角內(nèi)圍，這種結合上述密封式環(huán)圈結構和上述應力釋放的網(wǎng)狀圖案結構的應力釋放圖案組合，可以有效保護內(nèi)部芯片電路設計組件區(qū)62，減少內(nèi)應力過大的問題，有效釋放外來的應力，且能有效隔絕水氣，其整體堆棧結構強度也有顯著的提高。
本發(fā)明雖以較佳實施例揭露如上，但其并不是用來限定本發(fā)明的范圍，任何熟習此項技術者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可做一些更動與潤飾，因此本發(fā)明的保護范圍應當視本專利申請的權利要求書所界定的范圍為準。
權利要求
1.一種應力釋放的圖案組合結構，用于集成電路芯片保護，其包含一密封式環(huán)圈，其特征是，該密封式環(huán)圈含有一外側密封式環(huán)圈和一設置于該外側密封式環(huán)圈內(nèi)部內(nèi)側密封式環(huán)圈，構成一密封式環(huán)圈結構；還有一應力釋放的網(wǎng)狀圖案結構與該密封式環(huán)圈結構相配合，它們共同設置于一半導體基板上。
2.如權利要求1所述的應力釋放的圖案組合結構，其特征是，所述的外側密封式環(huán)圈為一第一堆棧式結構層，該第一堆棧式結構層包括一上層第一金屬層和若干層的下層第一金屬層，而該上層第一金屬層和該若干層下層第一金屬層之間以及該若干層下層第一金屬層間包括至少一連續(xù)性的線形介層洞插塞；所述的內(nèi)側密封式環(huán)圈，為相對應于該第一堆棧式結構層的一第二堆棧式結構層，其中該第二堆棧式結構層包括一上層第二金屬層和若干層下層第二金屬層，而該上層第二金屬層和該若干層的下層第二金屬層之間以及該若干層的下層第二金屬層間包括至少一連續(xù)性的線形介層洞插塞和至少一不連續(xù)性的方形介層洞插塞。
3.如權利要求1或2所述的應力釋放的圖案組合結構，其特征是，所述的外側密封式環(huán)圈的寬度約為1.1微米。
4.如權利要求1或2所述的應力釋放的圖案組合結構，其特征是，所述的內(nèi)側密封式環(huán)圈的寬度約為6.0微米。
5.如權利要求1或2所述的應力釋放的圖案組合結構，其特征是，所述的外側密封式環(huán)圈與所述的內(nèi)側密封式環(huán)圈的間距約為2.5微米。
6.如權利要求2所述的應力釋放的圖案組合結構，其特征是，所述的第一金屬層和第二金屬層的材料皆為銅金屬層。
7.如權利要求2所述的應力釋放的圖案組合結構，其特征是，所述的上層第一金屬層與所述的若干層下層第一金屬層之間是以一連續(xù)性的線形介層洞插塞所連結，且寬度約為0.36微米。
8.如權利要求2所述的應力釋放的圖案組合結構，其特征是，所述的若干層下層第一金屬層間是以一連續(xù)性的介層洞插塞和至少一不連續(xù)性的方形介層洞插塞所連結，且該連續(xù)性的介層洞插塞位于該若干層下層第一金屬層的外端，且上下對準而成，而該不連續(xù)性的方形介層洞插塞則位于該若干層下層第一金屬層的內(nèi)端，該連續(xù)性的線形介層洞插塞和該不連續(xù)性的方形介層洞插塞其寬度皆約為0.19微米。
9.如權利要求1所述的應力釋放的圖案組合結構，其特征是，所述的上層第二金屬層與所述的若干層下層第二金屬層之間是以兩條連續(xù)性的線形介層洞插塞和至少一不連續(xù)性的方形介層洞插塞所連結，且該連續(xù)性的線形介層洞插塞是位于該上層第二金屬層與該若干層下層第二金屬層之間的兩端，而該連續(xù)性的線形介層洞插塞和該不連續(xù)性的方形介層洞插塞，其寬度皆約為0.36微米。
10.如權利要求2所述的應力釋放的圖案組合結構，其特征是，所述的若干層下層第二金屬層間是以兩條連續(xù)性的線形介層洞插塞和至少一不連續(xù)性的方形介層洞插塞所連結，且該連續(xù)性的線形介層洞插塞是位于該若干層的下層第二金屬層間的兩端，且上下對準而成，而該連續(xù)性的線形介層洞插塞和該不連續(xù)性的方形介層洞插塞其寬度皆約為0.19微米。
11.如權利要求1所述的應力釋放的圖案組合結構，其特征是，所述的外側密封式環(huán)圈和內(nèi)側密封式環(huán)圈成八邊形。
12.如權利要求11所述的應力釋放的圖案組合結構，其特征是，所述的應力釋放的網(wǎng)狀圖案結構包含一三角形網(wǎng)狀圖案結構，設置于該外側密封式環(huán)圈四個頂角外圍；一多邊形網(wǎng)狀圖案結構，設置于該內(nèi)側密封式環(huán)圈四個頂角內(nèi)圍。
13.如權利要求1或12所述的應力釋放的圖案組合結構，其特征是，所述的應力釋放的網(wǎng)狀圖案結構，其網(wǎng)狀圖案結構為一金屬條組件區(qū)，由若干平行于第一方向金屬條和若干平行于第二方向金屬條所交錯形成，其中該第一方向大體垂直于該第二方向；若干的方形鑲嵌區(qū)，由該平行于第一方向金屬條和該平行于第二方向金屬條所交錯圍繞而成的若干方形區(qū)域，并于該方形區(qū)域內(nèi)鑲嵌填滿一低介電材料；若干的介層洞金屬插栓，形成于該平行于第一方向金屬條和該平行于第二方向金屬條所交錯的接點處。
14.如權利要求13所述的應力釋放的圖案組合結構，其特征是，所述的方形鑲嵌區(qū)為正方形的鑲嵌區(qū)，各邊長約為1.5微米。
15.如權利要求13所述的應力釋放的圖案組合結構，其特征是，在所述的應力釋放的網(wǎng)狀圖案結構中，金屬條的材料為銅。
16.如權利要求13所述的應力釋放的圖案組合結構，其特征是，所述的低介電材料為氧化物。
全文摘要
本發(fā)明涉及一種應力釋放的圖案組合結構，包含一密封式環(huán)圈結構和一應力釋放的圖案結構，設置于一半導體基板上；密封式環(huán)圈結構包括一外側密封式環(huán)圈，一內(nèi)側密封式環(huán)圈，設置于該外側密封式環(huán)圈內(nèi)部，應力釋放的網(wǎng)狀圖案結構包括三角形網(wǎng)狀圖案結構，設置于該外側密封式環(huán)圈四個頂角外圍，多邊形網(wǎng)狀圖案結構，設置于該內(nèi)側密封式環(huán)圈四個頂角內(nèi)圍，網(wǎng)狀圖案結構為金屬條組件區(qū)。通過本發(fā)明，可有效減少內(nèi)應力，并有效隔絕水汽和雜質(zhì)，保護內(nèi)部芯片。
文檔編號H01L23/26GK1438696SQ0210501
公開日2003年8月27日 申請日期2002年2月10日 優(yōu)先權日2002年2月10日
發(fā)明者李資良, 陳世昌, 梁明碩, 余振華 申請人:臺灣積體電路制造股份有限公司