專利名稱：互補(bǔ)雙極晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及互補(bǔ)雙極晶體管及其制造方法，特別涉及一種包括集成注入邏輯電路(I2L)的互補(bǔ)雙極晶體管。
背景技術(shù)：
在很多領(lǐng)域中，人們要求把眾多半導(dǎo)體器件集成在一張芯片中。為了把這些器件集成在芯片上需要很多復(fù)雜的工藝，因此，出現(xiàn)了許多問題。例如，多晶硅電阻器中的電阻率不均勻，即，電阻器中的雜質(zhì)分布不均勻。這是因?yàn)椋慨?dāng)完成對多晶硅電阻器的摻雜，都要經(jīng)歷多次離子注入步驟和驅(qū)進(jìn)步驟。在順序進(jìn)行離子注入步驟和驅(qū)進(jìn)步驟中，多晶硅電阻器中的雜質(zhì)不均勻地再次分布。此外，由于形成多個多晶硅電阻器后，分別淀積多晶硅層和構(gòu)圖，以形成多晶硅電極，形成電阻和電極需要兩層多晶硅層，因此，使制造方法很復(fù)雜。而且，I2L特性不好，現(xiàn)在參照圖1A所示的常規(guī)I2L予以說明。
在p型襯底1上形成n+型掩埋層2，并在其上形成n型外延層3。外延層3有多個擴(kuò)散區(qū)，如從外延層3的表面向下延伸的n型區(qū)4，8，9，10和24和p型區(qū)5，31和34。掩埋層2的邊緣上形成n+型槽區(qū)4。由槽區(qū)4包圍的外延層3的部分的中心區(qū)上形成LOCOS氧化物層(局部區(qū)域氧化層)13。LOCOS氧化層13的兩邊分別形成p型區(qū)5和31和34。p型區(qū)34包括兩個p-型區(qū)36和37和一個位于兩個p-型區(qū)36與37之間的中心p+型區(qū)35。p型區(qū)31具有一個鄰接LOCOS氧化層1 3的p-型區(qū)33和一個與之相鄰的p+型區(qū)32，p型區(qū)5形成為與p型區(qū)3 1隔開。在p-型區(qū)33、36和37中形成n+型區(qū)8，9和10。槽形區(qū)4的一邊內(nèi)形成另一n+型區(qū)24，槽形區(qū)4的另一邊上形成LOCOS層14。環(huán)繞n+型區(qū)24的LOCOS氧化層11和12形成在外延層3上。在外延層3和LOCOS氧化物層11，12，13和14上形成氧化物層15，該氧化物層15在n+型區(qū)8，9，10和24上和p+型區(qū)5，32和35上有接觸孔。n型區(qū)8，9，10和24上的接觸孔中，形成與n+型區(qū)8，9，10和24接觸的多晶硅電極17，18，19和16，在各個多晶硅電極17，18，19和16上形成硅化物層30。其上形成層間絕緣膜23，它有露出多晶硅電極17，18，19和16的接觸孔和氧化層15中的接觸孔。最后，在接觸孔中形成分別與p+型區(qū)5、32和35接觸的金屬電極21、22和25，和分別與多晶硅電極16、17、18和19接觸的金屬電極20、C1、C2和C3。
該常規(guī)I2L中，在n+型區(qū)10，p-型區(qū)和外延層3之間由圖1A中的A所標(biāo)示的區(qū)域出現(xiàn)了穿通現(xiàn)象，所產(chǎn)生的漏電流使器件特性降低。
以下，參照圖1B說明常規(guī)的橫向pnp雙極晶體管。
p型襯底1上形成n+掩埋層40，在其上形成n型外延層3。在外延層3中形成從外延層3的表面向下延伸的p+隔離區(qū)44，和形成從p+隔離區(qū)44伸向襯底1的p+型區(qū)42。隔離區(qū)44和p+型區(qū)42環(huán)繞掩埋層40，并在隔離區(qū)44上形成LOCOS氧化物層61和63。被隔離區(qū)44環(huán)繞的外延層3的部分有多個擴(kuò)散區(qū)，如從外延層表面向下延伸的n型區(qū)46和48和p型區(qū)51和52。形成要連接到掩埋層40的邊緣的n+型槽區(qū)46。在外延層3中形成p+型發(fā)射區(qū)52和環(huán)繞發(fā)射區(qū)52并與發(fā)射區(qū)52分開的p+型集電區(qū)51。槽區(qū)46中形成n+型區(qū)48，它給用作基極的外延層3提供流過槽區(qū)46和掩埋層40的電流。槽區(qū)46與其鄰近的集電區(qū)51之間的外延層3上形成LOCOS氧化物層62。外延層3和LOCOS氧化物層61，62和63上形成氧化物層15，它有在n+型區(qū)48，集電區(qū)5 1和發(fā)射區(qū)52上的接觸孔。n+型區(qū)48上的接觸孔中形成要與n+型區(qū)48接觸的多晶硅電極70。其上形成層間絕緣膜23，層間絕緣膜23具有露出多晶硅電極70的接觸孔和氧化物層15中的接觸孔。最后，在接觸孔中形成分別與發(fā)射區(qū)52和集電區(qū)51接觸的金屬發(fā)射電極81和金屬集電極82，以及與多晶硅電極48接觸的金屬基極83。
該常規(guī)的橫向pnp雙極晶體管中，由于用作基極的外延層3的濃度極低，為了保持擊穿電壓，要求發(fā)射區(qū)52與集電區(qū)51之間有足夠的距離。但是它們之間大的距離會使電流增益變小。

發(fā)明內(nèi)容
本發(fā)明的目的是防止I2L的漏電流和/或減小I2L的尺寸。
本發(fā)明的另一目的是提供有高電流增益和/或適當(dāng)發(fā)射極-集電極擊穿電壓的橫向雙極晶體管。
本發(fā)明的另一目的是，使在多晶硅電阻器中的電阻率均勻分布。
本發(fā)明的另一目的是簡化整個制造工藝。
根據(jù)本發(fā)明的一個特征，橫向雙極晶體管的發(fā)射區(qū)由高濃度的桶形區(qū)(tub region)環(huán)繞。
根據(jù)本發(fā)明的另一特征，橫向雙極晶體管的發(fā)射區(qū)和/或集電區(qū)有高摻雜區(qū)和低摻雜區(qū)。發(fā)射區(qū)的低摻雜區(qū)位于發(fā)射區(qū)的外邊，而集電區(qū)的摻雜區(qū)位于集電區(qū)的里邊，因此，使低摻雜區(qū)彼此面對。
這里，為了提高器件的擊穿電壓，第一導(dǎo)電類型的高摻雜區(qū)可位于第二導(dǎo)電類型的兩個擴(kuò)散區(qū)之間。
在形成垂直雙極晶體管的基區(qū)的本征區(qū)和非本征區(qū)時，分別形成發(fā)射區(qū)和集電區(qū)的高摻雜區(qū)和低摻雜區(qū)。
根據(jù)本發(fā)明的又一特征，集成注入邏輯的集電區(qū)是上下和左右對稱的，或是兩個長邊的長度是另兩邊的長度的1-1.5倍的矩形。
根據(jù)本發(fā)明的另一特征，集成注入邏輯中第一導(dǎo)電類型的集電區(qū)與第二導(dǎo)電類型的高濃度區(qū)鄰近，第二導(dǎo)電類型的低濃度區(qū)位于集電區(qū)下面。高濃度區(qū)也可環(huán)繞集電區(qū)，或位于集電區(qū)與槽區(qū)之間。
根據(jù)本發(fā)明的另一特征，在相反導(dǎo)電類型的桶形區(qū)中形成注入?yún)^(qū)和集電區(qū)在其中形成的輸入?yún)^(qū)。
根據(jù)本發(fā)明的另一特征，在同一襯底中形成擴(kuò)散電容器和多晶硅電容器。
根據(jù)本發(fā)明的又一特征，在半導(dǎo)體襯底中形成電連接擴(kuò)散區(qū)的接點(diǎn)之后，在用LOCOS法形成的厚氧化層上形成多晶硅電阻器。被構(gòu)圖以形成電阻器的多晶硅層也可用于形成多晶硅電極，用于通過接點(diǎn)把外部信號傳輸?shù)綌U(kuò)散區(qū)。


下面結(jié)合附圖來詳述本發(fā)明的優(yōu)選實(shí)施例。附圖中圖1A是常規(guī)橫向pnp雙極晶體管的剖視圖；圖1B是常規(guī)橫向I2L的剖視圖；圖2是制造按本發(fā)明的實(shí)施例的垂直npn雙極晶體管NPN所需的掩模布圖；圖3是用圖2所示掩模制造的垂直npn雙極晶體管的剖視圖；圖4是制造按本發(fā)明的實(shí)施例的垂直pnp雙極晶體管VPNP所需的掩模布圖；圖5是用圖4所示掩模制造的垂直pnp雙極晶體管的剖視圖；圖6是制造按本發(fā)明的實(shí)施例的橫向pnp雙極晶體管LPNP所需的掩模布圖；圖7A是用圖6所示掩模制造的橫向pnp雙極晶體管的剖視圖；圖7B是圖7A所示橫向pnp雙極晶體管中沿圖7A中B-B′線位置的雜質(zhì)濃度分布；圖7C是圖7A所示橫向pnp雙極晶體管的電流增益；圖8A和8B是制造按本發(fā)明實(shí)施例的集成注入邏輯I2L所需的掩模布圖；圖9A和9B是用圖8A和8B所示掩模制造的I2L的剖視圖；圖9C展示出圖9A和9B所示I2L中沿圖9A和9B中線C-C′位置的雜質(zhì)濃度分布；圖10是制造按本發(fā)明的實(shí)施例的擴(kuò)散電容器SINK CAP所需的掩模圖；圖11是用圖10所示掩模制造的擴(kuò)散電容器的剖視圖；圖12是制造按本發(fā)明的實(shí)施例的多晶硅電容器EPOLY CAP所需掩模布圖；圖13是用圖12所示掩模制造的多晶硅電容器的剖視圖；以及圖14A-33D是按本發(fā)明的實(shí)施例的制造工藝中互補(bǔ)雙極晶體管的各中間結(jié)構(gòu)剖視圖。
具體實(shí)施例方式
以下將參照附圖更充分地說明本發(fā)明，其中，展示出本發(fā)明的優(yōu)選實(shí)施例。但是，本發(fā)明也能以其它不同的形式實(shí)施，本發(fā)明不限于所述實(shí)施例，公開這些實(shí)施例使發(fā)明范圍完全而充分地展示給本領(lǐng)域的技術(shù)人員。附圖中，為了清楚起見，把層厚和區(qū)域均放大了。而且，術(shù)語“第一導(dǎo)電類型”和“第二導(dǎo)電類型”代表相反的導(dǎo)電類型，如n型或p型；但是，所述的每個實(shí)施例在這里都包括其相應(yīng)的互補(bǔ)實(shí)施方式。
首先將參照圖2和3分別展示的所需掩模的布圖和晶體管剖視圖說明按本發(fā)明實(shí)施例的垂直npn雙極晶體管。
在p型襯底100上形成用低濃度n型雜質(zhì)摻雜的外延層300(N-EPi)，隔離區(qū)310(PISO)和用高濃度p型雜質(zhì)摻雜的隔離的p+型區(qū)180通過包圍襯底100和外延層300的部分以確定器件區(qū)。隔離區(qū)310和隔離的p+型區(qū)180使該器件與同一襯底上形成的其它半導(dǎo)體器件隔離。外延層300中的隔離區(qū)310從外延層表面向下延伸，隔離的p+區(qū)180從隔離區(qū)310向襯底100延伸。
在襯底100與外延層300之間在隔離區(qū)310和隔離的p+區(qū)180包圍的器件區(qū)中形成用高濃度n型雜質(zhì)摻雜的n+掩埋層110(N+BL)。
在外延層300中形成幾個擴(kuò)散區(qū)321，331，332，340，611和612，并從外延層300表面向下延伸。
沿隔離區(qū)310的內(nèi)側(cè)在外延層300中形成用n型雜質(zhì)摻雜的環(huán)型桶形區(qū)331和332(NTUB)，它有相互連接的窄部331和寬部332。用高濃度n型雜質(zhì)摻雜的槽區(qū)321(SINK)用寬部332覆蓋，并向掩埋層110的邊緣延伸，以連接到掩埋層110。桶形區(qū)331和332的雜質(zhì)濃度大于外延層300的雜質(zhì)濃度，但小于槽區(qū)321的雜質(zhì)濃度。槽區(qū)321或?qū)挷?32可以省略。
桶形區(qū)331和332環(huán)繞外延層300中形成的基區(qū)340，而且，基區(qū)340具有用低濃度p型雜質(zhì)摻雜的本征區(qū)341和用高濃度p型雜質(zhì)摻雜的非本征區(qū)342。在本征區(qū)341中形成用高濃度n型雜質(zhì)摻雜的發(fā)射區(qū)611，一個n+區(qū)612的n雜質(zhì)濃度高于槽區(qū)321的雜質(zhì)濃度，并在槽區(qū)321中形成桶形區(qū)332。
桶形區(qū)的窄部331處于隔離區(qū)310與本征區(qū)341之間。它能防止在隔離區(qū)310和基區(qū)340之間出現(xiàn)穿通效應(yīng)，由此提高晶體管的擊穿電壓。從而能減小基區(qū)340與隔離區(qū)310之間的距離，因而能減小器件尺寸。這種桶形區(qū)在要說明的后面的實(shí)施例中起到與本例中相同的作用，即，兩個p型擴(kuò)散區(qū)之間的n型桶形區(qū)能防止它們之間出現(xiàn)穿通效應(yīng)。
在分別形成有槽區(qū)321和基區(qū)340的外延層300的部分上形成襯墊薄氧化層240，外延層的其余部分用LOCOS法形成的厚氧化物層231和232覆蓋。具體地說，厚氧化物導(dǎo)232形成在槽區(qū)321與基區(qū)340之間的外延層300的部分上。在襯墊氧化層240和厚氧化層231和232上形成如低溫氧化層(LTO)420的絕緣層。如果必要，LTO層可省去。
LTO層420和襯墊氧化層240有露出發(fā)射區(qū)611和n+區(qū)612的接觸孔。分別與發(fā)射區(qū)611和n+區(qū)612電連接的多晶硅發(fā)射極511和多晶硅集電極512形成在接觸孔中。如LTO層700的絕緣層形成在多晶硅電極511和512和LTO層420上，并在其上形成如氮化硅層800的絕緣層。在本器件中可以不用氮化層800。氮化層800和LTO層700有露出多晶硅電極511和512的接觸孔，在接觸孔中形成分別要與多晶硅發(fā)射極511和多晶硅集電極512電連接的金屬發(fā)射極911和金屬集電極913。此外，氮化物層800，LTO層700和420和襯墊氧化層240有露出非本征區(qū)342的接觸孔，接觸孔中形成要與基區(qū)340的非本征區(qū)342電連接的金屬基極912。
以下將參見分別展示所需掩模布圖和晶體管剖視圖的圖4和5說明根據(jù)本發(fā)明的實(shí)施例的垂直pnp雙極晶體管。
p型襯底100上形成用低濃度n型雜質(zhì)摻雜的外延層300，隔離區(qū)310(P130)和用高濃度p型雜質(zhì)摻雜的隔離的p+型區(qū)180圍繞部分的襯底100和外延層300以確定器件區(qū)。隔離區(qū)310和隔離的p+型區(qū)180使該器件與形成在同一襯底上的其它半導(dǎo)體器件隔離。外延層300中的隔離區(qū)310從外延層表面向下延伸。隔離的p+區(qū)180從隔離區(qū)310向襯底100延伸。
在襯底100與外延層300之間在由隔離區(qū)300和隔離的p+區(qū)180包圍的器件中形成用低濃度n型雜質(zhì)摻雜的n-掩埋層121(N-BL)。在n-掩埋層121中沿n-掩埋層121的邊緣形成用高濃度n型雜質(zhì)摻雜的n+掩埋層120(N+BL)。在n-掩埋層121與外延層300之間形成用高濃度p型雜質(zhì)摻雜的底層170(P+BTM)，它位于n-掩埋層121的中心。
在外延層300中形成幾個擴(kuò)散區(qū)311，322，333，334，350，621和622，并從外延層300表面向下延伸。
外延層300中沿隔離區(qū)310的內(nèi)側(cè)形成用高濃度n型雜質(zhì)摻雜的環(huán)形槽區(qū)322(SINK)，并延伸至n+掩埋層120。形成要用槽區(qū)322的一部分覆蓋的用n型雜質(zhì)摻雜的桶形區(qū)333。桶形區(qū)333的雜質(zhì)濃度大于外延層300的雜質(zhì)濃度，但小于槽區(qū)322的濃度。
用高濃度p型雜質(zhì)摻雜的環(huán)形p+區(qū)311沿底層170的邊緣向底層170延伸。在p+區(qū)311包圍區(qū)的中心形成桶形區(qū)334并向底層170延伸。
在桶形區(qū)334中形成用高濃度p型雜質(zhì)摻雜的發(fā)射區(qū)350和用高濃度n型雜質(zhì)摻雜的基區(qū)622，比槽區(qū)322的n型和雜質(zhì)濃度高的n+區(qū)612和桶形區(qū)333形成在槽區(qū)322中。
襯墊薄氧化層240形成在外延層300的一些部分上，這些部分分別形成有桶形區(qū)334、包括n+區(qū)621的桶形區(qū)333和部分p+區(qū)311。用LOCOS法在外延層的其余部分上形成厚氧化物層231，233和234。具體地說，在外延層300的n+區(qū)612與發(fā)射區(qū)350之間和基區(qū)622與p+區(qū)311之間的部分形成上述厚氧化物層。在襯墊氧化物層240和厚氧化物層231，233和234上形成如低溫氧化物層(LTO)420的絕緣層。LTO層420如果不需要，則可以省去。
LTO層420和襯墊氧化層240有露出基區(qū)622和n+區(qū)621的接觸區(qū)，接觸孔中形成要與基區(qū)622和n+區(qū)621分別電接觸的多晶硅基極522和多晶硅偏置電極521。在多晶硅電極522和521和LTO層420上形成如LTO層700的絕緣層，并在其上形成如氮化硅層800的絕緣層。在本器件中也能不用氮化物層800。氮化物層800和LTO層700有露出多晶硅電極522和521的接觸孔，在接觸孔中形成要與多晶硅基極522和多晶硅偏置電極521分別電接觸的金屬基極923和金屬偏置電極921。此外，氮化硅層800，LTO層700和420和襯墊氧化物層240有露出發(fā)射區(qū)350和p+區(qū)311的接觸孔，接觸孔中形成要與發(fā)射區(qū)350和p+區(qū)311分別電接觸的金屬發(fā)射極922和金屬集電極924。
以下將參見分別展示所需掩模布圖和晶體管剖視圖的圖6和圖7A說明按本發(fā)明實(shí)施例的橫向pnp雙極晶體管的結(jié)構(gòu)。
P型襯底100上形成用低濃度n型雜質(zhì)摻雜的外延層300(N-Epi)，隔離區(qū)310(PISO)和用高濃度p型雜質(zhì)摻雜的隔離的p+型區(qū)180包圍一部分襯底100和外延層300，確定器件區(qū)。隔離區(qū)310和隔離區(qū)p+型區(qū)180把該器件與形成在同一襯底上的其它半導(dǎo)體器件隔離。外延層300中的隔離區(qū)310從外延層表面向下延伸。隔離的p+區(qū)180從隔離區(qū)310向襯底100延伸。
在襯底100與外延層300之間在由隔離區(qū)310和隔離的p+區(qū)180包圍的器件區(qū)中形成用高濃度n型雜質(zhì)摻雜的n+掩埋層130(N+BL)。
外延層300中形成幾個擴(kuò)散區(qū)323，335，336，337，360，370和630，并從外延層300的表面向下延伸。
外延層300中沿隔離區(qū)310的內(nèi)側(cè)形成用n型雜質(zhì)摻雜的環(huán)型桶形區(qū)335和337(NTUB)，它有相互連接的窄部335和寬部337。用高濃度n型雜質(zhì)摻雜的槽區(qū)323(SINK)用寬部337覆蓋，并向掩埋層130延伸，以連到掩埋層130。環(huán)型桶形區(qū)335和337包圍區(qū)的中心形成用n型雜質(zhì)摻雜的桶形區(qū)336(N-TUB)。桶形區(qū)336，335，和337的雜質(zhì)濃度大于外延層300的雜質(zhì)濃度，但小于槽區(qū)323的雜質(zhì)濃度，槽區(qū)323或?qū)拝^(qū)337可以省去。
桶形區(qū)336中形成p型發(fā)射區(qū)370，它有兩個相鄰p型區(qū)371和372，即，用高濃度p型雜質(zhì)摻雜的p+區(qū)372和用低濃度p型雜質(zhì)摻雜的環(huán)繞高濃度p型區(qū)372的低濃度p型區(qū)371。外延層300中的集電區(qū)360包圍桶形區(qū)336并與桶形區(qū)336隔開，它有兩個相鄰的p型區(qū)361和362，即，用低濃度p型雜質(zhì)摻雜的p-區(qū)361和用高濃度p型雜質(zhì)摻雜的位于p-區(qū)361外邊的p+區(qū)362。n+區(qū)630的n型雜質(zhì)濃度高于槽區(qū)323的雜質(zhì)濃度，在槽區(qū)323中形成桶形區(qū)337。
在由環(huán)型桶形區(qū)335和337圍繞的外延層300部分上和形成有槽形區(qū)323的外延層300部分上形成薄襯墊氧化層240。外延層300的其余部分用通過LOCOS法制造的厚氧化層231和235覆蓋，具體地說，覆蓋槽形區(qū)232和集電極區(qū)360之間的外延層300部分。在襯墊氧化層240和厚氧化層231及235上形成絕緣層，例如低溫氧化層(LTO)420。如有必要，可省略LTO層420。
LTO層420和薄襯墊氧化層240有露出n+區(qū)630的接觸孔，在與n+區(qū)630電連接的接觸孔中形成多晶硅基極530。在多晶硅電極530和LTO層420上形成絕緣層，比如LTO層700，并在其上形成例如氮化硅層800的絕緣層。在該器件中可刪除氮化硅層800。氮化硅層800和LTO層700有露出多晶硅電極530的接觸孔，在與多晶硅基極530電連接的接觸孔中形成金屬基極933。此外，氮化硅層800、LTO層700和420和襯墊氧化層240有露出p+區(qū)372和362的接觸孔，在與發(fā)射極區(qū)和集電極區(qū)370和360電連接的接觸孔中形成金屬發(fā)射極和金屬集電極932及931。
下面，參照圖7B和7C，說明雜質(zhì)濃度分布和電流增益。圖7B表示沿圖7A所示的B-B線的雜質(zhì)濃度分布，其中實(shí)線表示具有p-區(qū)361和371與桶形區(qū)336兩區(qū)的情況，而虛線表示沒有p-區(qū)361和371與桶形區(qū)336的兩區(qū)的情況。圖7C表示在沒有p區(qū)361和371及桶形區(qū)336(線1)、僅有桶形區(qū)336(線2)和兩者均有(線3)的情況下，橫向pnp晶體管的電流增益，其中橫軸表示集電極電流，縱軸表示電流增益(β)。
如圖7B所示，桶形區(qū)336的引入表明作為基極的外延層300部分在桶形區(qū)336中變?yōu)橛休^高的雜質(zhì)濃度的部分。結(jié)果，桶形區(qū)336使基極的雜質(zhì)濃度變高。此外，p-區(qū)361和371的引入導(dǎo)致基極寬度的降低。
如圖7C所示，僅有桶形區(qū)的晶體管比沒有桶形區(qū)和p-區(qū)的晶體管的最大電流增益要低，但它顯示出更加線性的電流增益并有更高的最大集電極電流。此外，由于把比外延層雜質(zhì)濃度高的桶形區(qū)設(shè)置在發(fā)射極區(qū)370和集電極區(qū)360之間，所以提高了基極-集電極擊穿電壓。因此，發(fā)射極區(qū)370和集電極區(qū)360之間的距離、基極寬度就可以比常規(guī)的橫向pnp晶體管減小，同時保持擊穿電壓。
由于p-區(qū)361和371和桶形區(qū)336提高了擊穿電壓，所以可在保持擊穿電壓的情況下降低基極寬度。因此，帶有桶形區(qū)336和p-區(qū)361及371這兩區(qū)的晶體管比僅有桶形區(qū)的晶體管具有更高的電流增益。此外，由于位于p+區(qū)362和372與p-區(qū)361和371相交處附近的p-n結(jié)的部分為凹面形狀，所以使結(jié)區(qū)變大。因此，發(fā)射極區(qū)370和集電極區(qū)360互相面對較大的區(qū)，所以使最大集電極電流變大。
下面，參照圖8A和圖9A及圖8B和圖9B，說明本發(fā)明的實(shí)施例的集成注入邏輯結(jié)構(gòu)。圖8A和圖8B表示所需掩模的平面布圖，圖9A和圖9B表示通過利用圖8A和圖8B的掩模制成的I2L的剖視圖。
在p型襯底100上形成以低濃度n型雜質(zhì)摻雜的外延層300，隔離區(qū)310和以高濃度p型雜質(zhì)摻雜的隔離的p+型區(qū)180用圍繞襯底100的部分和外延層300界定元件區(qū)。隔離區(qū)310和隔離區(qū)p+型區(qū)180把該器件與形成在同一襯底上的其它半導(dǎo)體器件隔離開。外延層300中的隔離區(qū)310從外延層表面向下延伸，隔離的p+區(qū)180從隔離區(qū)310延伸至襯底100。
由隔離區(qū)310和隔離的p+區(qū)180圍繞的元件區(qū)中，在襯底100和外延層300之間形成以n型高濃度雜質(zhì)摻雜的n+掩埋層140。
在外延層300中形成從外延層300表面向下延伸的多個擴(kuò)散區(qū)324、338、380、394-397、641和642-644。
在外延層300中沿隔離區(qū)310的內(nèi)側(cè)形成以高濃度n型雜質(zhì)摻雜的環(huán)型槽區(qū)324，并沿掩埋層140的邊緣延伸至掩埋層140的邊緣，與掩埋層140連接。
如圖9A所示，在由環(huán)形槽區(qū)324包圍并與槽區(qū)分開的外延層300部分形成以n型雜質(zhì)摻雜的桶形區(qū)338，桶形區(qū)338的雜質(zhì)濃度高于外延層300的雜質(zhì)濃度。但低于槽區(qū)324的雜質(zhì)濃度。在桶形區(qū)338中形成以高濃度p型雜質(zhì)摻雜的注入?yún)^(qū)380。
在與槽區(qū)和桶形區(qū)338分隔開的外延層300中形成以p型雜質(zhì)摻雜的輸入?yún)^(qū)，輸入?yún)^(qū)包括三個以低濃度p型雜質(zhì)摻雜的p-區(qū)391、392和393及以高濃度p型雜質(zhì)摻雜的p+區(qū)394、395、396和397。p-區(qū)391、392和393相互分開，并由p+區(qū)394、395、396和397圍繞。p+區(qū)394、395、396和397的雜質(zhì)濃度與注入?yún)^(qū)380大體相同。摻有高濃度n型雜質(zhì)的集電極區(qū)642、643和644分別形成在p-區(qū)391、392和393中。
圖9B所示結(jié)構(gòu)與圖9A所示結(jié)構(gòu)有些不同。也就是說，在圖9B中，在桶形區(qū)338中形成輸入?yún)^(qū)和集電極區(qū)，而在圖9A所示的桶形區(qū)338中僅有注入?yún)^(qū)380。此外，在圖9A和圖9B中p-區(qū)的雜質(zhì)濃度不同。在圖9A所示的結(jié)構(gòu)中，p-區(qū)391、392和393有比普通雙極晶體管p-區(qū)的一般雜質(zhì)濃度低的雜質(zhì)濃度，例如，圖3所示的垂直pnp雙極晶體管的本征區(qū)341和圖5所示的橫向pnp雙極晶體管的p-區(qū)361和371。但是，圖9B中的雜質(zhì)濃度與普通p-區(qū)的雜質(zhì)濃度基本相同。下面，參照圖9C說明。
圖9C表示沿圖9A和圖9B所示的C-C′線的雜質(zhì)濃度分布，圖中表示了三種情況。第一種情況(INT1)是桶形區(qū)338與p-區(qū)391、392和393分開，p-區(qū)391、392和393的雜質(zhì)濃度為一般濃度，第二種情況(INT2)是桶形區(qū)338與p-區(qū)391、392和393分開，p-區(qū)391、392和393的雜質(zhì)濃度很低，最后一種情況(INT1+TUB)是p-區(qū)391、392和393形成于桶形區(qū)338上，p-區(qū)391、392和393的雜質(zhì)濃度為一般濃度。如圖9C所示，由于來自掩埋層140的電流容易流入集電極區(qū)642、643和644，所以第二種情況(INT2)可獲得有效的器件性能。由于減小了p-區(qū)391、392和393的寬度(更具體地說，雜質(zhì)濃度與第一種情況相比略低)和濃度斜率低，所以第三種情況(INT1+TUB)也可獲得充分有效的器件特性。
集電極區(qū)642、643和644一般為矩形形狀，而且最好使其縱向邊大于水平邊1.5倍。另一個優(yōu)選實(shí)例為上下左右對稱的形狀。當(dāng)集電極區(qū)與鄰近區(qū)不重合時，這種形狀使損失部分最小。
在此實(shí)施例中集電極區(qū)數(shù)為3個，但這個數(shù)可以改變。
如圖9A和圖9B所示，p+區(qū)397和/或桶形區(qū)338夾在n+集電極區(qū)644和外延層300之間。這會引起槽區(qū)324或外延層300和n+區(qū)644之間漏電流的降低，并降低擴(kuò)散致窄電阻(pinch resistance)。因此，n+區(qū)644和槽區(qū)可以更靠近，從而可降低器件的尺寸。
同時，由于設(shè)置在集電極區(qū)642、643和644下面的p-區(qū)391、392和393的電阻達(dá)到數(shù)萬kΩ，所以使電信號很難通過p-區(qū)391、392和393。圍繞集電極區(qū)642、643和644的p+區(qū)394、395、396和397的結(jié)構(gòu)使來自輸入?yún)^(qū)的電信號通過p+區(qū)394、395、396和397流入集電極區(qū)，并且?guī)в泻苄〉母蓴_和損耗。因此，可比常規(guī)結(jié)構(gòu)增加集電極區(qū)數(shù)，例如，可使集電極區(qū)數(shù)變?yōu)?個。
在槽區(qū)324中形成以高濃度n型雜質(zhì)摻雜的n+區(qū)641。
在外延層300的由環(huán)形槽區(qū)324圍繞的部分上和外延層300的形成槽區(qū)324的部分上分別形成薄襯墊氧化層240。外延層300的其余部分用通過LOCOS方法制造的厚氧化層231和237覆蓋，具體地說，覆蓋桶形區(qū)338和槽區(qū)324之間的外延層300部分。在薄襯墊氧化層240和厚氧化層231及237上形成隔離層，比如低溫氧化層(LTO)420。如有必要，可省略LTO層420。
LTO層420和襯墊氧化層240分別有露出n+區(qū)641和集電極區(qū)642、643和644的接觸孔，在與n+區(qū)642和集電極區(qū)642、643和644電連接的接觸孔中分別形成接地多晶硅電極541和集電極多晶硅電極542、543和544。在多晶硅電極541，542，543和544上形成絕緣層，比如LTO層700，絕緣層，比如氮化硅層800，形成在LTO層420上。在此器件中可去除氮化硅層800。氮化硅層800和LTO層700有露出多晶硅電極541，542，543和544的接觸孔，在與接地多晶硅電極541和集電極多晶硅電極542、543和544電連接的接觸孔中分別形成接地金屬電極941和集電極金屬電極944、945和946。此外，氮化硅層800、LTO層700和420及薄襯墊氧化層240有露出注入?yún)^(qū)380和輸入?yún)^(qū)的p+區(qū)394的接觸孔，在與注入和輸入?yún)^(qū)380和394電連接的接觸孔中形成注入和輸入金屬電極942和943。
下面，參照圖10和圖11，說明本發(fā)明實(shí)施例的擴(kuò)散電容，圖10和圖11分別表示的需的掩模的布圖和電容的剖視圖。
在p型襯底100上形成用低濃度n型雜質(zhì)摻雜的外延層300，隔離區(qū)310和以高濃度p型雜質(zhì)摻雜的隔離的p+型區(qū)180在圍繞襯底100和外延層300部分劃定了元件區(qū)。隔離區(qū)31 0和隔離的p+型區(qū)180把該器件與形成在同一襯底上的其他半導(dǎo)體器件隔離開。外延層300中的隔離區(qū)310從外延層的表面向下延伸，隔離的p+區(qū)180從隔離區(qū)310延伸至襯底100。
在由隔離區(qū)310和隔離的p+型區(qū)180圍繞的元件區(qū)中的襯底100和外延層300之間形成以高濃度n型雜質(zhì)摻雜的n+掩埋層150。
在外延層300上形成以高濃度n型雜質(zhì)摻雜的槽區(qū)325，它從外延層300的表面延伸至掩埋層150。在槽區(qū)325中形成高于槽區(qū)321的n型雜質(zhì)濃度的n+區(qū)650。
在形成槽區(qū)325的外延層300的部分形成薄襯墊氧化層240，外延層300的其余部分用由LOCOS方法制成的厚氧化層231和236覆蓋。此外，在處于n+區(qū)650和槽區(qū)325的其余部分之間的外延層300的部分形成厚氧化層236。在襯墊氧化層240和厚氧化層231及236上形成絕緣層，比如低溫氧化層420(LTO)。如有必要，可省略LTO層420。
LTO層420和襯墊氧化層240有露出n+區(qū)650的接觸孔，在與n+區(qū)650電連接的接觸孔中形成多晶硅電極560。在多晶硅電極560和LTO層420上形成絕緣層，比如可省略的LTO層700，LTO層700和420及襯墊氧化層240有露出槽區(qū)325部分的第一接觸孔。第一接觸孔用絕緣層比如形成在其內(nèi)的氮化硅層800覆蓋。氮化硅層800和LTO層700有露出多晶硅電極560的第二接觸孔，在第二接觸孔中形成與多晶硅電極560電連接的金屬電極952。此外，在第一接觸孔上的氮化硅層800上形成另一個金屬電極951。
最后，參照圖12和圖13，說明本發(fā)明的實(shí)施例的多晶硅電容，圖12和圖13分別表示所需要的掩模的布圖和電容的剖視圖。
在p型襯底100上形成以低濃度n型雜質(zhì)摻雜的外延層300，在襯底100和外延層300之間形成以高濃度n型雜質(zhì)摻雜的n+掩埋層160。
外延層300用由LOCOS方法制成的厚氧化層231覆蓋。在厚氧化層231上形成絕緣層，比如低溫氧化層420(LTO)，但如果需要，可省略低溫氧化層420。
在LTO層420上形成多晶硅層570，在多晶硅層570上形成絕緣層，比如可省略的LTO層700。在LTO層700有露出多晶硅層570的第一接觸孔，第一接觸孔用絕緣層比如形成在其內(nèi)的氮化硅層800覆蓋。氮化硅層800和LTO層700有露出多晶硅層570的第二接觸孔，在接觸孔中形成與多晶硅層570電連接的金屬電極962。此外，在第一接觸孔上的氮化硅層800上形成另一個金屬電極961。
把上述器件與多晶硅電阻一起集成在晶片上，而且各剖視圖中的相同序號表示相同的元件。下面，將說明同時制造幾個器件的方法。
下面參照附圖14A-33D詳細(xì)地說明本發(fā)明實(shí)施例的互補(bǔ)雙極晶體管的制造方法，互補(bǔ)雙極晶體管包括垂直npn雙極晶體管、垂直pnp雙極晶體管、橫向pnp雙極晶體管、集成注入邏輯、擴(kuò)散電容器、多晶硅電容器和多晶硅電阻。該方法中所用的掩模如圖2、4、6、8和12所示，這些附圖中的相同的參考標(biāo)記代表相同的掩模。
在該實(shí)施例中所用的襯底100由摻有p型雜質(zhì)的單晶硅構(gòu)成，可把它分成許多元件區(qū)，例如垂直npn雙極晶體管區(qū)(以下稱之為npn區(qū))NPN、垂直pnp晶體管區(qū)(以下稱之為垂直pnp區(qū))VPNP、橫向pnp晶體管區(qū)(將稱之為橫向pnp區(qū))LPNP、集成注入邏輯區(qū)(將稱之為I2L區(qū))I2L、擴(kuò)散電容區(qū)SINK CAP和多晶硅電容區(qū)EPOLY CAP。
1.初始氧化利用熱氧化在襯底100上形成厚度為7000-8000的初始氧化層200，并用掩模NPBL(參見圖14A、14B、14C和14D)進(jìn)行構(gòu)圖。初始氧化層200設(shè)置在元件區(qū)的邊界，并位于垂直pnp區(qū)VPNP的中央部分，以露出垂直pnp區(qū)VPNP的邊緣。在襯底100上設(shè)置初始氧化層200的那部分在此后將成為凹槽，這些凹槽將用作使隨后的圖形與襯底100對準(zhǔn)的對準(zhǔn)附標(biāo)(align key)。
2.用于N+掩埋層的離子注入用如圖14A-14D所示的初始氧化層200作注入掩模，將劑量約1015原子/cm2、能量70至100keV的砷離子注入襯底100。
3.用于N-掩埋層的光刻和離子注入光刻膠圖形PR露出垂直pnp區(qū)VPNP的中心區(qū)域，初始氧化層200的露出部分被去除(參見圖15A、15B、15C和15D)。將劑量約1014原子/cm2、能量為70至100keV的磷離子注入襯底100。
4.用于N-掩埋層和N+掩埋層的擴(kuò)散去除光刻膠圖形PR，然后進(jìn)行驅(qū)進(jìn)工藝處理(drive-in process)，在各個元件區(qū)NPN、VPNP、LPNP、I2L、SINK CAP和EPOLY CAP中形成n+掩埋層110、120、130、140、150和160，在垂直pnp區(qū)VPNP中形成n-掩埋層121，參見圖16A、16B、16C和16D。在垂直pnp區(qū)VPNP中，在整個區(qū)域上形成n-掩埋層121，沿n-掩埋層121的邊緣在n-掩埋層121上形成n+掩埋層120。由于磷離子擴(kuò)散比砷離子的擴(kuò)散快，所以n-掩埋層121的結(jié)深度深于n+掩置層120的結(jié)深度。
5.去除初始氧化層，第一次緩沖氧化去除初始氧化層200和在如驅(qū)進(jìn)工藝處理等熱處理期間產(chǎn)生的氧化層，襯底上設(shè)置初始氧化層200的那部分形成凹槽。該凹槽部分用作對準(zhǔn)后面形成的圖形的對準(zhǔn)附標(biāo)。然后，用熱氧化在襯底100上形成厚度為500-800的第一緩沖氧化層210，如圖17A、17B、17C和17D所示。
6.用于p+底區(qū)的光刻、離子注入和擴(kuò)散用掩模NBTM在第一緩沖氧化層210上形成光刻膠圖形PR，該光刻膠圖形PR露出元件區(qū)的邊界和被n+掩置層120封閉的垂直pnp區(qū)VPNP的中心部分，然后，用如圖17A-17D所示的光刻膠圖形PR作掩模，將劑量為1014原子/cm2、能量為40至80keV的硼離子注入襯底100。
去除光刻膠圖形PR的剩余部分，并進(jìn)行驅(qū)進(jìn)工藝處理，在元件區(qū)的邊界形成隔離的p+區(qū)180，在垂直pnp區(qū)VPNP中形成p+底區(qū)170。
7.去除第一緩沖氧化層去除第一緩沖氧化層。
8.外延生長在襯底100上生長厚度為5.5-6.5μm、電阻率為1.2-1.6Ωm的低濃度n-外延層300。這里，隨著外延層300的生長，掩埋層110、120、130、140、150和160、隔離的p+區(qū)180以及底區(qū)170也生長。具有p型雜質(zhì)的p+區(qū)180和底區(qū)170的生長高度最高，有生長快但濃度低的雜質(zhì)的n-掩置層121的生長高度次之，而由于n+掩埋層110、120、130、140、150和160具有擴(kuò)散速度慢的雜質(zhì)，所以它們的生長高度最低，參見圖18A、18B、18C和18D。
9.第二次緩沖氧化如圖18A-18D所示，利用熱氧化在外延層100上生長厚度為500-800的第二緩沖氧化層220。
10.用于隔離區(qū)的光刻和離子注入用掩模PISO在緩沖氧化層220上形成光刻膠圖形PR，如圖19A、19B、19C和19D所示，該光刻膠圖形PR使位于元件區(qū)邊界和在底區(qū)170邊緣之上的緩沖氧化層220的那部分露出。用光刻膠圖形PR作注入掩模將劑量為1015原子/cm2、能量為40至80keV的硼離子注入外延層300，然后去除光刻膠圖形PR。
11.用于槽區(qū)的光刻和離子注入用掩模NSIN在緩沖氧化層220上形成光刻膠圖形PR。光刻膠圖形PR露出緩沖氧化層220的一部分，該部分位于npn區(qū)NPN和橫向pnp區(qū)LPNP中的n+掩埋層120和130的一個邊緣之上、在I2L區(qū)I2L中n+掩埋層140的所有邊緣之上和在垂直pnp區(qū)VPNP和擴(kuò)散電容區(qū)SINK CAP中n+掩埋層120和150之上，參見圖20A、20B、20C和20D。用光刻膠圖形PR作注入掩模將劑量為1015原子/cm2、能量為80至100keV的磷離子注入外延層300，然后去除光刻膠圖形PR。
12.用于桶形區(qū)的光刻和離子注入用掩模NTUB在緩沖氧化層220上形成光刻膠圖形PR。光刻膠圖形PR露出緩沖氧化層220的下述部分(參見圖21A、21B、21C和21D)在npn區(qū)NPN中，在前述步驟中注入離子的部分和位于n+掩埋層110的其它邊緣之上的部分；在垂直pnp區(qū)VPNP中，在前述步驟中注入離子的部分和位于底層170的中心部分之上的部分；在橫向pnp區(qū)LPNP中，在前述步驟中注入離子的部分、位于n+掩埋層130的其它邊緣之上的部分和在n+掩埋層130的中心部分之上的部分；和在I2L區(qū)I2L中，位于n+掩埋層140之上的部分。
用光刻膠圖形PR作注入掩模將劑量為1013原子/cm2、能量為80至100keV的磷離子注入外延層300，然后去除光刻膠圖形PR。
13.淀積氮化物層用CVD(化學(xué)氣相淀積)法在緩沖氧化層220上淀積厚度為約1000的氮化物層410。
14.用于隔離區(qū)、槽區(qū)和桶形區(qū)的擴(kuò)散在1000-1300℃的條件下進(jìn)行250-300分鐘的驅(qū)進(jìn)工藝處理(drive-inprocess)，在外延層300中形成多個從外延層300表面向下延伸的擴(kuò)散區(qū)，參見圖23A、23B、23C和23D。在元件區(qū)的邊界形成p+隔離區(qū)310，它向下延伸與p+隔離區(qū)180接觸。在垂直pnp區(qū)VPNP中的底層170的邊緣上形成p+區(qū)311。在npn區(qū)NPN和橫向pnp區(qū)LPNP中的n+掩埋層110和130的一個邊緣上分別形成n+槽區(qū)321和323，從而n+槽區(qū)321和323分別連至n+掩埋層110和130。在垂直npn區(qū)VPNP和擴(kuò)散電容區(qū)SINKCAP中的n+掩埋層120和150上分別形成n+槽區(qū)322和325，從而n+槽區(qū)322和325分別連至n+掩埋層120和150。在n+掩埋層140的所有邊緣上形成另一n+槽區(qū)324，該槽區(qū)324連至該n+掩埋層140。在npn區(qū)NPN中形成具有窄部分331和寬部分332的n-桶形區(qū)，從而窄部分331與隔離區(qū)310的一部分相鄰并與槽區(qū)321相對地設(shè)置，寬部分332疊置于槽區(qū)321。在垂直pnp區(qū)VPNP中，形成與槽區(qū)322重疊的n-桶形區(qū)333，并在被p+區(qū)311包圍的區(qū)中形成n-桶形區(qū)334。在橫向pnp區(qū)LPNP中形成具有窄部分335和寬部分337的n-桶形區(qū)，從而窄部分335與隔離區(qū)310的一部分相鄰、并與槽區(qū)323相對地設(shè)置，寬部分337疊置于槽區(qū)323，在被桶形區(qū)335和337包圍的區(qū)域的中心部分形成另一個n-桶形區(qū)336。在I2L區(qū)I2L中，在被槽區(qū)324包圍的區(qū)域的一部分形成桶形區(qū)338?？墒÷灾丿B的桶形區(qū)和槽區(qū)之一。
15.限定有源區(qū)利用掩模ACT構(gòu)圖氮化物層410，以便限定有源區(qū)，如圖23A-23D所示。保留氮化物層400的有源區(qū)如下所述在npn區(qū)NPN中，由桶形區(qū)331、332包圍的區(qū)域和槽區(qū)321上面的區(qū)域；在垂直pnp區(qū)VPNP中，由p+區(qū)311包圍的區(qū)域，位于槽區(qū)322的一部分上的區(qū)域和位于p+區(qū)域311的部分上的區(qū)域；在橫向npn區(qū)LPNP中，由桶形區(qū)335和337包圍的區(qū)域和槽區(qū)323上的區(qū)域；在I2L區(qū)域I2L中，由槽區(qū)324包圍的區(qū)域和位于槽區(qū)324的一部分上的區(qū)域；以及在擴(kuò)散電容區(qū)域SINK CAP中，除了槽區(qū)325的一部分以外的槽區(qū)325的區(qū)域。
多晶硅電容器區(qū)域EPOLY CAP中的氮化物層400的所有部分都去掉。
在外延層300的部分上形成厚度為7000-8000的不是由氮化物層410覆蓋的厚氧化層231、232、233、234、235、236，其由900-1000℃下約160分鐘的熱氧化形成。
16.除掉氮化物層和第二緩沖氧化層去除氮化物層410的保留部分和第二緩沖層220。
17.襯墊氧化通過熱氧化厚氧化層之間暴露的部分外延層300，形成襯墊氧化層240，其厚度為500-800，如圖24A、24B、24C、24D所示。
18.對第一本征區(qū)進(jìn)行光刻和離子注入利用掩模INT1(見圖25A、25B、25C、25D，其表示本步驟和下述步驟)，在襯墊氧化層240和厚氧化層上形成光致抗蝕劑圖形，其露出靠近npn區(qū)NPN中桶形區(qū)窄部分331有源區(qū)上面的、及橫向pnp區(qū)LPNP中桶形區(qū)336中心部分上的、桶形區(qū)336和桶形區(qū)335及337之間部分上的部分襯墊氧化層。
利用光致抗蝕劑圖形PR作為注入掩模，采用1013atoms/cm2劑量和30到50keV能量，把硼離子注入到外延層300中。
19.對第二本征區(qū)進(jìn)行光刻和離子注入利用INT2(請參見圖25A、25B、25C和25D)在襯墊氧化層240和厚氧化層上面形成光致抗蝕劑圖形，暴露出桶形區(qū)338和I2L區(qū)I2L中厚氧化層231之間的部分襯墊氧化層240。
利用光致抗蝕劑圖形PR作為注入掩模，利用1012atoms/cm2劑量和140到180keV能量把硼離子注入到外延層300中，然后除掉光致抗蝕劑圖形PR。
20.對非本征區(qū)進(jìn)行光刻和離子注入利用掩模EXT在襯墊氧化層240和厚氧化層上形成光致抗蝕劑圖形PR。光致抗蝕劑圖形暴露出襯墊氧化層240的下述部分(見圖26A、26B、26C、26D)
在npn區(qū)NPN中，靠近槽區(qū)321的區(qū)域；在垂直pnp區(qū)VPNP中，位于靠近厚氧化層233的桶形區(qū)334部分上和位于p+區(qū)域311的部分上的部分區(qū)域；在橫向pnp區(qū)域LPNP中，位于桶形區(qū)336中心部分上和位于靠近桶形區(qū)域335和337的外延層300部分上的部分；在I2L區(qū)域I2L中，位于桶形區(qū)338中心部分上的部分，和位于桶形區(qū)338和槽區(qū)321之間外延層300部分上的部分(但是除3個隔離部分以外)。
利用光致抗蝕劑圖形PR作為注入掩模，將硼離子以1015atoms/cm2劑量和30至50keV的能量注入到外延層300，然后除去光致抗蝕劑圖形PR。
21.淀積低溫氧化層在襯墊氧化層240和厚氧化層上面淀積低溫氧化(LTO)層420，如圖27A、27B和27D所示。
22.對第一和第二本征區(qū)和非本征區(qū)進(jìn)行擴(kuò)散在1000-1300℃條件下，進(jìn)行驅(qū)進(jìn)工藝處理30-50分鐘，以便形成許多擴(kuò)散區(qū)，其在外延層300中從外延層300的表面向下延伸(如圖27A-圖27D所示)。在npn區(qū)NPN中，形成包括p-區(qū)341和p+區(qū)342的基區(qū)340。在垂直pnp區(qū)VPNP的桶形區(qū)334中，形成發(fā)射區(qū)350。在橫向pnp區(qū)LPNP中，在桶形區(qū)336中形成包括p-型區(qū)371和p+區(qū)372的發(fā)射區(qū)370，在桶形區(qū)336外邊，形成包括p-型區(qū)361和p+區(qū)362的集電區(qū)360。在I2L區(qū)I2L中，在桶形區(qū)338中形成注入?yún)^(qū)380，在桶形區(qū)338的外邊，形成相互隔離的p-區(qū)391，392和393，并形成具有部分區(qū)域394，395，396和397的p+區(qū)，其圍繞p-區(qū)391、392和393。
23. N+區(qū)的光刻利用掩模EMIT對LTO層420和襯墊氧化層240構(gòu)圖，形成接觸孔，如圖28A、28B、28C和28D所示。該接觸孔露出npn區(qū)NPN中的p-區(qū)341和槽區(qū)321，垂直pnp區(qū)VPNP中的桶形區(qū)334和槽區(qū)322，I2L區(qū)I2L中的p-區(qū)391、392、393和槽區(qū)324，擴(kuò)散電容區(qū)SINK CAP中的槽區(qū)325。
24.多晶硅層的淀積和光刻在LTO層420上淀積厚度為2500-3000的多晶硅層，然后對其構(gòu)圖，在接觸孔中形成多晶硅電極511、512、521、522、530、541、542、543、544和560，在I2L區(qū)域I2L和擴(kuò)散電容區(qū)NINK CAP之間厚氧化層231上面形成兩個多晶硅電阻551和552，在多晶硅電容區(qū)EPOLY CAP中的厚氧化層231上面形成多晶硅圖形570。把多晶硅電極511、512、521、522、530、541、542、543、544和560通過接觸孔分別連到擴(kuò)散區(qū)341、321、322、334、323、324、391、392、393和325上面(見圖28A-28D)。
25.關(guān)于低濃度多晶硅電阻的光刻和離子注入在LTO層420和多晶硅層上面，形成光致抗蝕劑圖形PR。其露出多晶硅電阻551和552中的電阻552，如圖28A-圖28D所示。利用光致抗蝕劑圖形PR作為注入掩模，采用1014atoms/cm2劑量和30到50keV能量，把硼離子注入到多晶硅電阻552中，然后除掉光致抗蝕劑圖形PR。
26.關(guān)于高濃度多晶硅電阻的光刻和離子注入在LTO層420和多晶硅層上面，形成光致抗蝕劑圖形PR。其暴露出多晶硅電阻551和552中的電阻551，如圖29A、29B、29C、29D所示。利用光致抗蝕劑圖形PR作為注入掩模，采用劑量為1015atoms/cm2，能量為30到50keV，把硼離子注入到多晶硅電阻551中，然后除掉光致抗蝕劑圖形PR。這一步驟可以省略。
27.關(guān)于N+區(qū)的光刻和離子注入在LTO層420和多晶硅層上面形成光致抗蝕劑圖形PR，其覆蓋多晶硅電阻551和552，如圖30A、30B、30C、30D所示。利用光致抗蝕劑圖形PR作為注入掩模，采用劑量為1015atoms/cm2，能量為100到140keV，把砷離子注入到多晶硅電極511、512、521、522、530、541、542、543、544和560中，然后除掉光致抗蝕劑圖形PR。在省略前述步驟的情況下，也把離子注入到多晶硅電阻551中。
28.淀積低溫氧化層在LTO層420，多晶硅電極，電阻和圖形上，淀積厚度為大約2500的低溫氧化層700，如圖31A、31B、31C、31D所示。
29.關(guān)于N+區(qū)和多晶硅電阻的擴(kuò)散通過把多晶硅電極中的離子擴(kuò)散到外延層300中，進(jìn)行驅(qū)進(jìn)處理，形成許多擴(kuò)散區(qū)，其從外延層300中的外延層300的表面向下延伸(見圖31A-31D)。在npn區(qū)NPN中的p-區(qū)341和槽區(qū)分別形成n+發(fā)射區(qū)611和n+區(qū)612。在垂直npn區(qū)VPNP中的桶形區(qū)334和槽區(qū)322中，分別形成n+基區(qū)622和n+區(qū)621，在橫向pnp區(qū)LPNP中的槽區(qū)323區(qū)中，形成n+區(qū)630。在I2L區(qū)I2L中，在p-區(qū)391、392、393中形成n+集電區(qū)642、643、644，在槽區(qū)324中形成n+區(qū)641。在擴(kuò)散電容區(qū)SINK CAP的多晶硅電極560的下面，形成n+區(qū)650。
30.關(guān)于電容器的光刻利用掩模CAP，對LTO層700構(gòu)圖，暴露出擴(kuò)散電容區(qū)SINK CAP中的槽區(qū)325和多晶電容區(qū)EPOLY CAP中的多晶硅圖形570，如圖32A、32B、32C、32D所示。
31.淀積電容器氮化物層淀積厚度為400-600的氮化物層800，如圖33A、33B、33C和33D所示。
32.對接觸孔的光刻利用掩模CNT構(gòu)圖氮化物層800和LTO層700，以便露出多晶硅電極511、512、521、522、530、541、542、543、544、560、多晶硅圖形570和部分LTO層420。同時，除掉LTO層420和襯墊氧化層420的露出部分，以便露出p+擴(kuò)散區(qū)342、350、311、362、372、380、394(見圖33A、33B、33C、33D)?？梢栽陔娮?51和552上面形成接觸孔。
33.關(guān)于金屬層的淀積和光刻利用濺射法在氮化物層800上淀積大約8500厚的金屬層，然后利用掩模MET對其構(gòu)圖在接觸孔中形成金屬電極。把金屬電極911、912、913、921、922、923、924、931、932、933、941、942、943、944、945、946、952、962通過接觸孔電連接到多晶硅電極、多晶硅圖形或者p+區(qū)上，在槽區(qū)325上形成金屬電極951，在多晶硅圖形570上形成金屬電極961。
如上所述，按照本發(fā)明的互補(bǔ)雙極晶體管及其制造方法，提高了器件的特性并簡化了制造工藝。
權(quán)利要求
1.一種集成注入邏輯電路，其包括第一導(dǎo)電類型的半導(dǎo)體基體；在半導(dǎo)體基體中形成的第二導(dǎo)電類型的注入?yún)^(qū)；第二導(dǎo)電類型的輸入?yún)^(qū)，其形成在半導(dǎo)體基體中，與注入?yún)^(qū)分離；第一導(dǎo)電類型的多個集電區(qū)，其形成在半導(dǎo)體基體中，并且相互分離；其中每個集電區(qū)上下和左右對稱。
2.按照權(quán)利要求1所述的集成注入邏輯電路，其中，沿第一方向設(shè)置集電區(qū)，每個集電區(qū)的形狀是矩形，其包括第一方向的第一兩邊，垂直于第一兩邊的第二兩邊，其中第二兩邊大于第一兩邊的1到1.5倍。
3.一種集成注入邏輯電路，其包括第一導(dǎo)電類型的半導(dǎo)體層；第二導(dǎo)電類型的注入?yún)^(qū)，其形成在半導(dǎo)體層中，從半導(dǎo)體層的表面向下延伸；在第一半導(dǎo)體層中形成的第一導(dǎo)電類型的多個集電區(qū)，其與注入?yún)^(qū)相互分離，該集電區(qū)相互分離，從半導(dǎo)體層表面向下延伸；在第一半導(dǎo)體層中形成的第二導(dǎo)電類型的第一區(qū)，與注入?yún)^(qū)分離，第一區(qū)從半導(dǎo)體層表面向下延伸，并且圍繞集電區(qū)；以及多個第二導(dǎo)電類型的第二區(qū)，其形成在集電區(qū)下面的第二半導(dǎo)體層中，具有低于第一區(qū)的較低雜質(zhì)濃度。
4.按照權(quán)利要求3所述的集成注入邏輯電路，還包括第一導(dǎo)電類型的桶形區(qū)，其形成在半導(dǎo)體層中，具有低于第一區(qū)的較低雜質(zhì)濃度，其中在桶形區(qū)形成注入?yún)^(qū)。
5.按照權(quán)利要求4所述的集成注入邏輯電路，其中，在桶形區(qū)形成第一和第二區(qū)。
6.一種集成注入邏輯電路，其包括第一導(dǎo)電類型的半導(dǎo)體襯底；形成在襯底的第二導(dǎo)電類型的掩埋層；形成在掩埋層的第二導(dǎo)電類型的外延層，具有低于掩埋層的較低雜質(zhì)濃度；形成在外延層中的第二導(dǎo)電類型的桶形區(qū)，從外延層表面向下延伸，并且具有高于外延層的雜質(zhì)濃度；形成在桶形區(qū)的第一導(dǎo)電類型的注入?yún)^(qū)，從外延層的表面向下延伸；形成在桶形區(qū)的第一導(dǎo)電類型的輸入?yún)^(qū)，與注入?yún)^(qū)分開，從外延層的表面向下延伸；形成在輸入?yún)^(qū)的第二導(dǎo)電類型的集電區(qū)，并且與注入?yún)^(qū)相互分離。
7.一種集成注入邏輯電路，其包括第一導(dǎo)電類型的半導(dǎo)體襯底；形成在襯底的第二導(dǎo)電類型的掩埋層；形成在掩埋層的第二導(dǎo)電類型的外延層，具有低于掩埋層的較低雜質(zhì)濃度；形成在外延層中的第二導(dǎo)電類型的槽區(qū)，其由外延層的表面向下延伸，并且具有高于外延層的較高雜質(zhì)濃度；形成在外延層中的第一導(dǎo)電類型的注入?yún)^(qū)，與槽區(qū)分開，從外延層表面向下延伸；形成在外延層中的第二導(dǎo)電類型的集電區(qū)，與注入?yún)^(qū)和槽區(qū)相互分離，從外延層的表面向下延伸；形成在外延層中的第一導(dǎo)電類型的第一區(qū)，與注入?yún)^(qū)和槽區(qū)分開，從外延層的表面向下延伸，和集電區(qū)接觸；形成在外延層中集電區(qū)下面的第一導(dǎo)電類型的第二區(qū)，和集電區(qū)接觸，具有低于第一區(qū)的較低雜質(zhì)濃度；以及形成在外延層中的第一導(dǎo)電類型的第三區(qū)，和集電區(qū)相互接觸；其中第三區(qū)夾在集電區(qū)和槽區(qū)之間，具有高于第二區(qū)的較高雜質(zhì)濃度。
8.按照權(quán)利要求7所述的集成注入邏輯電路，還包括形成在外延層中的第二導(dǎo)電類型的桶形區(qū)，其中，桶形區(qū)具有低于外延層的較高雜質(zhì)濃度，并且輸入?yún)^(qū)形成于桶形區(qū)。
9.按照權(quán)利要求8所述的集成注入邏輯電路，其中，在桶形區(qū)形成第一、第二、第三區(qū)。
10.一種制造集成注入邏輯電路的方法，其包括下列步驟制備第一導(dǎo)電類型的半導(dǎo)體襯底；在掩埋層中形成第二導(dǎo)電類型的掩埋層；在襯底上生長第二導(dǎo)電類型的外延層；在外延層中形成第二導(dǎo)電類型的槽區(qū)和桶形區(qū)；以第一劑量把第一導(dǎo)電類型的雜質(zhì)注入到桶形區(qū)的第一部分；以第二劑量把第一導(dǎo)電類型的雜質(zhì)注入到桶形區(qū)的與第一部分隔開的第二部分和注入到第一部分的一部分中，第二劑量高于第一劑量；擴(kuò)散第一和第二雜質(zhì)，形成相互隔離的各第一區(qū)，圍繞第一區(qū)的第二區(qū)和與第一區(qū)和第二區(qū)相互分離的第三區(qū)，其中第一區(qū)有低于第二和第三區(qū)較低雜質(zhì)濃度。
全文摘要
有橫向npn雙極晶體管,垂直和橫向pnp雙極晶體管,集成注入邏輯,擴(kuò)散電容器、多晶硅電容器和多晶硅電阻器的互補(bǔ)雙極晶體管。橫向雙極晶體管有包括高濃度區(qū)和低濃度區(qū)的發(fā)射區(qū)和集電區(qū),發(fā)射區(qū)形成在n型桶形區(qū)中。集成注入邏輯電路中,集電區(qū)由高濃度p型區(qū)包圍,低濃度p型區(qū)形成在集電區(qū)下面。一個襯底中形成擴(kuò)散電容器和多晶硅電容器。擴(kuò)散區(qū)在形成多晶硅電阻器之前,除了把多晶硅電阻器中的雜質(zhì)擴(kuò)散進(jìn)外延層中形成的區(qū)域之外,還形成沿多晶硅電阻器的多晶硅電極。
文檔編號H01L27/082GK1381894SQ0210521
公開日2002年11月27日 申請日期2002年2月21日 優(yōu)先權(quán)日1996年10月11日
發(fā)明者金鐘钚, 權(quán)泰勛, 金喆重, 李碩均 申請人:三星電子株式會社