專利名稱：具有有源溝槽角落和厚底部氧化物的溝槽型mis器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及溝槽型金屬-絕緣體-半導(dǎo)體(MIS)器件，尤其涉及適用于高頻工作的溝槽型MOSFET。
背景技術(shù)：
一些金屬-絕緣體-半導(dǎo)體(MIS)器件包括位于溝槽中的柵極，該溝槽自半導(dǎo)體襯底(例如硅)的表面向下延伸。在這類器件中的電流流向主要是垂直的，結(jié)果單元可以更密集地堆積。在其它條件相同的情況下，這提高了電流輸運(yùn)能力，并降低了器件的導(dǎo)通電阻。包含在通常類型MIS器件中的器件包括金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、絕緣柵極雙極晶體管(IGBT)和MOS柵極可控硅。
溝槽型MOSFET例如可以制成具有高跨導(dǎo)(gm，max)和低的特定導(dǎo)通電阻(Ron)，這些對(duì)于最佳線性信號(hào)放大和轉(zhuǎn)換是重要的。然而，用于高頻工作的一個(gè)最重要的問題是減小了MOSFET內(nèi)部電容。內(nèi)部電容包括柵極對(duì)漏極電容(Cgd)、輸入電容(Ciss)和輸出電容(Coss)，柵極對(duì)漏極電容也被稱作反饋電容(Crss)。
圖1是傳統(tǒng)n型溝槽型MOSFET 10的剖視圖。在MOSFET 10中，通常生長(zhǎng)在N+襯底(未示出)上的n型外延(“N-epi”)層13是漏極。N-epi層13可以是輕度摻雜層，即N-層。P型體區(qū)12將N-epi層13與N+源極區(qū)11隔開。電流沿溝槽19的側(cè)壁垂直流過溝道(用虛線表示)。溝槽19的側(cè)壁和底部用薄的柵極絕緣體15(例如二氧化硅)襯里。溝槽19用諸如摻雜多晶硅的導(dǎo)電材料填充，其形成柵極14。其中包括有柵極14的溝槽19被絕緣層16覆蓋，該絕緣層可以是硼磷硅酸鹽玻璃(BPSG)。與源極區(qū)11和體區(qū)12的電接觸由通常為金屬或金屬合金的導(dǎo)體17形成。柵極14在第三維度上接觸圖1平面的外側(cè)。
MOSFET 10的顯著缺陷在于形成在柵極14和N-epi層13之間的大重疊區(qū)18，該重疊區(qū)使得薄柵極絕緣體15的一部分經(jīng)受漏極工作電壓。大的重疊限制了MOSFET 10的漏極電壓比，對(duì)薄柵極絕緣體15帶來了長(zhǎng)期可靠性問題，且大大增加了MOSFET 10的柵極對(duì)漏極電容Cgd。在溝槽結(jié)構(gòu)中，Cgd比傳統(tǒng)橫向器件中的大，限制了MOSFET 10的開關(guān)速度，并因而限制了其在高頻應(yīng)用中的使用。
解決此不足的一個(gè)可能的方法在以上參考的申請(qǐng)第09/591,179號(hào)中得以說明，并示于圖2中。圖2是溝槽型MOSFET 20的剖視圖，其具有溝槽19底部附近的未摻雜多晶硅塞22。MOSFET 20類似于圖1的MOSFET 10，除了多晶硅塞22外，該多晶硅塞通過氧化物層21與溝槽19的底部隔開，并通過氧化物層23與柵極14隔開。氧化物層21、多晶硅塞22和氧化物層23的夾層結(jié)構(gòu)用于增加?xùn)艠O14和N-epi層13之間的距離，從而降低Cgd。
然而，在一些情況下，優(yōu)選的是在溝槽19的底部具有比未摻雜多晶硅更加絕緣的材料，以便在高頻應(yīng)用中將Cgd減至最小。
解決此問題的一個(gè)可行方法在以上參考的申請(qǐng)第09/927,320號(hào)中得以說明，并示于圖3中。圖3是溝槽型MOSFET 30的剖視圖，該溝槽型MOSFET在溝槽19底部附近具有厚絕緣層31。MOSFET 30類似于圖1的MOSFET 10和圖2的MOSFET 20。但是，在MOSFET 30中，僅溝槽19的側(cè)壁襯以薄柵極絕緣體15(例如二氧化硅)。與圖1的MOSFET 10不同，厚絕緣層31(例如二氧化硅)襯在圖3的MOSFET 30的溝槽19的底部。厚絕緣層31將柵極14與N-epi層13隔開。這避免了如圖1所示的僅薄柵極絕緣體15分隔柵極14與N-epi層13(漏極)時(shí)發(fā)生的問題。厚絕緣層31提供了比以如圖2所示的多晶硅塞22可獲得的更有效的絕緣體。與圖2的MOSFET20相比，厚絕緣層31減小了MOSFET 30的柵極對(duì)漏極電容Cgd。
圖3的方案在體區(qū)12和厚絕緣層31之間具有薄的柵極氧化物區(qū)24。這是因?yàn)轶w區(qū)12的底部界面與厚絕緣層31的頂邊不是自對(duì)準(zhǔn)的。如果體區(qū)12延伸經(jīng)過厚絕緣層31的頂邊，則MOSFET 30會(huì)具有高的導(dǎo)通電阻Ron和高的閾值電壓。由于這樣的對(duì)準(zhǔn)在制造中難以控制，所以充足的工藝裕度會(huì)導(dǎo)致薄柵極氧化物區(qū)24中顯著的柵極對(duì)漏極重疊。薄的柵極區(qū)24還存在于圖2的MOSFET 20中，位于體區(qū)12和多晶硅塞22之間。于是，對(duì)于高頻應(yīng)用而言，Cgd依然會(huì)是問題。因此，需要具有小的柵極對(duì)漏極電容Cgd和更好的高頻性能的溝槽型MOSFET。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，一種金屬-絕緣體-半導(dǎo)體(MIS)器件包括半導(dǎo)體襯底，該襯底包括自該襯底表面延伸進(jìn)入襯底內(nèi)的溝槽。第一導(dǎo)電類型的源極區(qū)鄰近溝槽側(cè)壁和襯底表面。與第一導(dǎo)電類型相反的第二導(dǎo)電類型的體區(qū)鄰近源極區(qū)和側(cè)壁，且鄰近溝槽的底表面的第一部分。第一導(dǎo)電類型的漏極區(qū)鄰近體區(qū)，且鄰近溝槽的底表面的第二部分。溝槽至少沿毗鄰體區(qū)的側(cè)壁且至少沿毗鄰體區(qū)的底表面的第一部分襯以第一絕緣層。溝槽還沿溝槽底表面的第二部分襯以第二絕緣層。第二絕緣層與第一絕緣層連接，且第二絕緣層比第一絕緣層厚。
在用于這種MIS器件的制造工藝的一示例性實(shí)施例中，在襯底中形成包括側(cè)壁、角落表面和中心底表面的溝槽。厚絕緣層設(shè)置在中心底表面上。薄絕緣層形成在側(cè)壁上和角落表面上。柵極形成在厚絕緣層周圍和上方并鄰近溝槽中的薄絕緣層，使得沿角落表面的至少一部分形成有源角落區(qū)。
在一實(shí)施例中，利用沉積并被蝕刻以露出溝槽底表面中心部分的掩模層來沉積厚絕緣層。沉積并蝕刻厚絕緣層以在側(cè)壁上形成掩模層的暴露部分，留下在溝槽底表面中心部分上的厚絕緣層部分。掩模層被去除，露出溝槽的側(cè)壁和角落表面，同時(shí)留下在溝槽底表面中心部分上的厚絕緣層部分。
厚絕緣層將溝槽柵極與溝槽底部的漏極導(dǎo)電區(qū)隔開，同時(shí)有源角落區(qū)將薄柵極絕緣體區(qū)中的柵極對(duì)漏極重疊減至最小。這導(dǎo)致小的柵極對(duì)漏極電容，使得根據(jù)本發(fā)明的諸如溝槽型MOSFET的MIS器件適于高頻應(yīng)用。
在替換性實(shí)施例中，溝槽襯以氧化物層。該氧化物層包括第一部分、第二部分、以及在所述第一和第二部分之間的過渡區(qū)。第一部分鄰近器件的漏極區(qū)的至少一部分，且第二部分鄰近器件的體區(qū)的至少一部分。所述第一部分中的氧化物層的厚度大于第二部分中所述氧化物層的厚度。過渡區(qū)中氧化物層的厚度自第一部分向第二部分逐漸降低。體區(qū)和漏極區(qū)之間的PN結(jié)在溝槽處終結(jié)，鄰近所述氧化物層的所述過渡區(qū)。


通過參照以下說明和附圖，本發(fā)明將得以更好地理解。附圖中，相同或類似的部件通常以相同的附圖標(biāo)記標(biāo)示。
圖1是傳統(tǒng)溝槽型MOSFET的剖視圖；圖2是在溝槽底部具有多晶硅塞的溝槽型MOSFET的剖視圖；圖3是在溝槽底部具有厚絕緣層的溝槽型MOSFET的剖視圖；圖4是根據(jù)本發(fā)明的溝槽型MOSFET的一個(gè)實(shí)施例的剖視圖；圖5A-5P是剖視圖，示出了制造根據(jù)本發(fā)明的溝槽型MOSFET的工藝的一個(gè)實(shí)施例；圖6是根據(jù)本發(fā)明的溝槽型MOSFET的替換實(shí)施例的剖視圖；圖7是根據(jù)本發(fā)明的溝槽型MOSFET的替換實(shí)施例的剖視圖；圖8是再一替換實(shí)施例的制造過程中截取的剖視圖；圖9A-9C顯示了圖8實(shí)施例的三種變化；以及圖10是圖8的完整MIS器件的剖視圖。
具體實(shí)施例方式
圖4是根據(jù)本發(fā)明的溝槽型MOSFET 40的一個(gè)實(shí)施例的剖視圖。在MOSFET 40中，n型外延(“N-epi”)層13是漏極，此層可以是N-層，且通常生長(zhǎng)在N+襯底上(未示出)。P型體區(qū)12將N-epi層13與N+源極區(qū)11隔開。體區(qū)12沿溝槽19的側(cè)壁擴(kuò)散(diffuse)，經(jīng)過角落區(qū)25，并部分地沿溝槽19的底部擴(kuò)散。電流沿溝槽19的側(cè)壁和圍繞角落區(qū)25垂直流過溝道(用虛線表示)。
溝槽19的側(cè)壁和角落區(qū)25用薄柵極絕緣體15(例如二氧化硅)襯里。一氧化物塞33居中位于溝槽19的底部。溝槽19以諸如摻雜多晶硅的導(dǎo)電材料進(jìn)行填充，該導(dǎo)電材料形成柵極14。柵極14延伸進(jìn)入溝槽19的角落區(qū)25中，位于氧化物塞33和柵極絕緣體15之間。其中包括有柵極14和氧化物塞33的溝槽19被絕緣層16覆蓋，該絕緣層可以是硼磷硅酸鹽玻璃(BPSG)。與源極區(qū)11和體區(qū)12的電接觸由導(dǎo)體17形成，該導(dǎo)體通常是金屬或金屬合金。柵極14在圖4的平面之外的第三維度(dimension)上被接觸。
圖4的溝槽型MOSFET利用氧化物塞33將柵極14與N-epi層13隔開，從而減小柵極對(duì)漏極電容Cgd。使溝道圍繞角落區(qū)25延伸至溝槽底部，這排除了薄柵極氧化物區(qū)(即，見圖3中的薄柵極氧化物區(qū)24)中顯著的柵極與漏極重疊，因?yàn)轶w區(qū)12的擴(kuò)散可以通過角落區(qū)25得以良好地控制。由于橫向擴(kuò)散比縱向擴(kuò)散慢6至10倍，所以體區(qū)12與N-epi層13之間的pn結(jié)可以形成為與薄柵極絕緣體15和氧化物塞33之間的過渡一致。于是，氧化物塞33和有源角落區(qū)25將柵極對(duì)漏極電容Cgd減至最小，且對(duì)導(dǎo)通電阻Ron具有最小影響，形成適用于高頻應(yīng)用的溝槽型MOSFET 40。
圖5A-5P是剖視圖，示出制造根據(jù)本發(fā)明的諸如圖4的MOSFET 40的溝槽型MOSFET的工藝的一個(gè)實(shí)施例。如圖5A所示，該工藝首先是在重度摻雜N+襯底(未示出)上生長(zhǎng)輕度摻雜N-epi層413(通常約8微米厚)。墊氧化物(pad oxide)450(例如100～200埃)通過950℃下10分鐘的干氧化被熱生長(zhǎng)在N-epi層413上。如圖5B所示，氮化物層452(例如200～300埃)通過化學(xué)氣相沉積(CVD)沉積在墊氧化物450上。如圖5C所示，氮化物層452和墊氧化物450被構(gòu)圖以形成開口453，溝槽419將位于該開口處。通常利用例如反應(yīng)離子蝕刻(RIE)的干等離子體蝕刻法，通過開口453蝕刻溝槽419。溝槽419可以是約0.5～1.2微米寬和約1～2微米深。
第二墊氧化物454(例如100～200埃)熱生長(zhǎng)在溝槽419的側(cè)壁和底部上，如圖5D所示。厚氮化物層456(例如1000～2000埃)通過CVD保形地沉積在溝槽419的側(cè)壁和底部上以及氮化物層452的頂部上，如圖5E所示。利用諸如RIE的方向性干等離子體蝕刻、利用對(duì)墊氧化物450上的氮化物層456具有高選擇性的蝕刻劑來蝕刻氮化物層456。氮化物蝕刻后留下沿溝槽419側(cè)壁的氮化物層456隔離壁，同時(shí)露出溝槽419的中心底部的墊氧化物454，如圖5F所示。可能的是，氮化物層456可以被過蝕刻至一定程度，使得氮化物層452自墊氧化物450的頂部去除。
如圖5G所示，然后沉積厚絕緣層433(例如2～4微米)。根據(jù)諸如CVD的現(xiàn)有沉積技術(shù)，選擇沉積工藝為非保形的，填充溝槽419并溢出到N-epi層413的頂表面上。厚絕緣層433可以是例如低溫氧化物(LTO)、磷硅酸鹽玻璃(PSG)、BPSG或其它絕緣材料。
通常利用對(duì)氮化物層456上的絕緣層433具有高選擇性的蝕刻劑，通過進(jìn)行濕蝕刻來回蝕刻(etch back)絕緣層433。將絕緣層433回蝕刻至溝槽419內(nèi)直至僅約0.1～0.2微米保留在溝槽419中，如圖5H所示。
通常利用對(duì)絕緣層433上方的氮化物層456具有高選擇性的蝕刻劑，通過進(jìn)行濕蝕刻來去除氮化物層456。還通常通過濕蝕刻去除墊氧化物450。此濕蝕刻將去除絕緣層433的一小部分，該部分并不顯著，留下如圖5I所示的結(jié)構(gòu)。
在一些實(shí)施例中，可以通過1050℃下20分鐘的干氧化來熱生長(zhǎng)約500埃的犧牲柵極氧化物(未示出)，并通過濕蝕刻將其去除，以清潔溝槽419的側(cè)壁。此犧牲柵極氧化物的濕蝕刻維持短時(shí)間以將對(duì)絕緣層433的蝕刻減至最小。
如圖5J所示，然后在溝槽419的側(cè)壁和N-epi層413的頂表面上形成薄的柵極絕緣體415(例如約300～1000埃厚)。薄的柵極絕緣體415例如可以是二氧化硅層，該二氧化硅層利用1050℃下20分鐘的干氧化來熱生長(zhǎng)。
如圖5K所示，通過CVD(可以通過低壓CVD(LPCVD))沉積導(dǎo)電材料456，以填充溝槽419，并溢過薄柵極絕緣體415的最頂部表面。導(dǎo)電材料456可以是例如原位摻雜多晶硅，或者是后續(xù)得以注入并退火的未摻雜多晶硅層，或者是其它導(dǎo)電材料。導(dǎo)電材料456通常利用反應(yīng)離子蝕刻被蝕刻，直至材料456的頂表面大致與N-epi層413的頂部等高，從而形成柵極414，如圖5L所示。在n型MOSFET中，柵極414可以是例如摻雜濃度為1020cm-3的多晶硅層。在一些實(shí)施例中，導(dǎo)電材料456可以被蝕刻過溝槽419的頂部，從而使柵極414凹陷，以將柵極對(duì)源極重疊電容減至最小。
使用公知的注入和擴(kuò)散工藝，在N-epi層413中形成P型體區(qū)412，如圖5M所示。擴(kuò)散體區(qū)412，使得p型體區(qū)412和N-epi層413的剩余部分之間的PN結(jié)位于厚絕緣層433和薄柵極絕緣體415之間的界面附近。此界面出現(xiàn)在沿溝槽419底部的一位置處，在該處位置，體區(qū)412的擴(kuò)散受溝槽419下方的橫向擴(kuò)散的支配，而不是縱向擴(kuò)散深入到N-epi層413內(nèi)，使得更容易控制體區(qū)412的擴(kuò)散。
使用公知的注入和擴(kuò)散工藝，在N-epi層413中形成N+源極區(qū)411，如圖5N所示。
如圖5O所示，可以是硼磷硅酸鹽玻璃(BPSG)的絕緣層416通過CVD沉積在N-epi層413和柵極414的表面上。通常利用干蝕刻來蝕刻絕緣層416，以露出部分p型體區(qū)412和N+源極區(qū)411，如圖5P所示。與體區(qū)412和源極區(qū)411的電接觸利用導(dǎo)體417形成，該導(dǎo)體通常是沉積的(例如通過物理氣相沉積)金屬或金屬合金。與柵極414的電接觸在圖5P的平面外側(cè)的第三維度上形成。與漏極(未示出)的電接觸形成在其上生長(zhǎng)有N-epi層413的N+襯底(未示出)的相對(duì)表面上。
此方法于是允許包含居中位于溝槽419底部的厚絕緣層433，從而以最小的不期望影響或制造難度來降低Cgd。例如，通過沉積氧化物而不是熱生長(zhǎng)氧化物，避免了在溝槽419的凹陷底部中生長(zhǎng)厚氧化物導(dǎo)致的應(yīng)力影響。此外，通過保持角落區(qū)25為有源的(即為MOSFET溝道的一部分)，MOSFET30的薄柵極氧化物區(qū)24中柵極對(duì)漏極的重疊(見圖3)得以避免。這將Cgd減至最小。
圖6是根據(jù)本發(fā)明的另一實(shí)施例的溝槽型MOSFET 60的剖視圖。MOSFET 60具有許多與圖4的MOSFET 40相似的地方。具體地，溝槽19的側(cè)壁和角落區(qū)25襯以薄柵極絕緣體15，同時(shí)氧化物塞33居中位于溝槽19底部。但是，在圖6中，體區(qū)12與N-epi層13之間的PN結(jié)不是如圖4的MOSFET 40那樣位于氧化物塞33和薄柵極絕緣體15之間的界面附近。實(shí)際上，體區(qū)12和N-epi層13之間的PN結(jié)的位置可以改變。如以上參照?qǐng)D5M所述的那樣，體區(qū)412利用公知的注入和擴(kuò)散技術(shù)形成。圖6的MOSFET 60的結(jié)構(gòu)可以通過改變與體區(qū)12的擴(kuò)散相關(guān)的擴(kuò)散條件來制造，使得擴(kuò)散在體區(qū)12抵達(dá)氧化物塞33的界面之前停止。
圖6的MOSFET 60與圖1的MOSFET 10、圖2的MOSFET 20和圖3的MOSFET 30相比具有減小的柵極對(duì)漏極電容Cgd。圖1的MOSFET 10因貫穿重疊區(qū)18的薄柵極絕緣體15而具有大Cgd。圖2的MOSFET 20和圖3的MOSFET 30因貫穿薄柵極氧化物區(qū)24的薄柵極絕緣體15而具有大的Cgd，因?yàn)閰^(qū)域24會(huì)因垂直擴(kuò)散的快速性質(zhì)而較大。但是，因?yàn)楸艠O氧化物區(qū)24中體區(qū)12的擴(kuò)散在溝槽19下方被橫向擴(kuò)散而不是深入N-epi層13內(nèi)的垂直擴(kuò)散所支配，所以圖6的MOSFET 60中薄柵極氧化物區(qū)24的范圍可以減到最小。
圖7是根據(jù)本發(fā)明的另一實(shí)施例的溝槽型MOSFET 70的剖視圖。MOSFET 70具有許多與圖4的MOSFET 40相似的地方。具體地，溝槽19的側(cè)壁和角落區(qū)25襯以薄柵極絕緣體15，同時(shí)氧化物塞33居中位于溝槽19的底部。在圖4的MOSFET 40中，氧化物塞33會(huì)因溝槽19底部的累積層中的擴(kuò)散電阻(spreading resistance)的增大而增加MOSFET 40的導(dǎo)通電阻(Ron)。但是，圖7的MOSFET 70包括在溝槽19底部的高摻雜區(qū)73，以更有效地促進(jìn)擴(kuò)散電流(spread current)并將體區(qū)12的收縮(pinching)減至最小。高摻雜區(qū)73還有利于在圖5M所示的擴(kuò)散過程中p型體區(qū)412與N-epi層413之間的PN結(jié)與厚絕緣層433的邊緣自對(duì)準(zhǔn)。高摻雜區(qū)73形成在N-epi層13中?？梢栽谌鐖D5C所示那樣蝕刻溝槽19后，在如圖5D所示那樣形成墊氧化物454后，或在如圖5F所示那樣蝕刻氮化物層456后，通過注入諸如砷或磷的n型摻雜劑來形成高摻雜區(qū)73。于是，氧化物塞33將柵極對(duì)漏極電容Cgd減至最小，且高摻雜區(qū)73將導(dǎo)通電阻Ron減至最小，形成非常適用于高頻應(yīng)用的溝槽型MOSFET 70。
如上所述，將柵極氧化物層的厚和薄部分之間的過渡區(qū)設(shè)置在溝槽底部，這有利于將該過渡區(qū)與體區(qū)和N-epi區(qū)之間的結(jié)對(duì)準(zhǔn)，因?yàn)轶w區(qū)在橫向方向上比在垂直方向上擴(kuò)散更慢。在根據(jù)本發(fā)明的另一變化中，此對(duì)準(zhǔn)還通過在柵極氧化物層的厚和薄部分之間形成漸進(jìn)過渡區(qū)而得以改善。
該工藝可以與以上通過圖5F所示的步驟說明的相同，其中氮化物蝕刻留下沿溝槽419側(cè)壁的氮化物掩模層456隔離壁，同時(shí)露出溝槽419中心底部處的墊氧化物454。但是在下一步驟中，取代通過例如CVD沉積厚絕緣層，而是通過熱工藝生長(zhǎng)厚氧化物層。當(dāng)完成這個(gè)步驟時(shí)，熱氧化消耗了部分硅，從而底切掉(undercut)氮化物層的邊緣，導(dǎo)致氮化物層“抬離(liftoff)”溝槽表面。這形成一種結(jié)構(gòu)，該結(jié)構(gòu)與通常用于形成半導(dǎo)體器件的頂表面上的場(chǎng)氧化區(qū)的傳統(tǒng)LOCOS(localoxidation ofsilicon，硅的局部氧化)工藝中的“鳥嘴(bird’s beak)”相似。
圖8示出了熱氧化物層82已經(jīng)生長(zhǎng)在溝槽419底部上以后的結(jié)構(gòu)。該結(jié)構(gòu)在圖9A中詳細(xì)示出。熱氧化物層82的邊緣推進(jìn)到了氮化物層456的下方，結(jié)果成為了傾斜的或錐形的。
改變氮化物層的厚度允許將氧化物層的邊緣設(shè)置在不同位置。圖9A顯示了較厚的氮化物層456，結(jié)果，氧化物層82的邊緣位于溝槽419的底部上。圖9B顯示了較薄的氮化物層84，氧化物層82的邊緣基本上位于溝槽419的角落處。圖9C顯示了更薄的氮化物層86，氧化物層82的邊緣位于溝槽419的側(cè)壁上。
按照類似的方式，通過改變氮化物層的厚度，氧化物層的邊緣可以位于不同的中間點(diǎn)。氮化物層的厚度與溝槽419的寬度或深度無關(guān)。例如，如果氮化物層為1,500至2,000厚，則氧化物層82的邊緣將很可能位于溝槽419的底部上(圖9A)。如果氮化物層為500厚或更薄，則氧化物層82的邊緣通常將位于溝槽419的側(cè)壁上(圖9C)。
例如通過在從1,000℃至1,200℃的溫度下加熱硅結(jié)構(gòu)20分鐘至1小時(shí)，可以生長(zhǎng)氧化物層82。
在已經(jīng)生長(zhǎng)熱氧化物層之后，可以用氮化物蝕刻劑通過蝕刻去除氮化物層。為了確保去除所有的氮化物，可以例如在1,000℃進(jìn)行另一退火工藝5～10分鐘以氧化任何殘存的氮化物，且該退火工藝之后可以是氧化物蝕刻。該氧化物蝕刻去除任何氧化的氮化物，但不去除氧化物層82的大部分。
于是可以生長(zhǎng)柵極氧化物層，溝槽可以用諸如多晶硅的柵極材料填充，且可以進(jìn)行以上描述的和圖5I-5P示出的其它步驟。參見圖5M，P型摻雜劑的擴(kuò)散得以控制，使得P型體412和N-epi區(qū)域413間的PN結(jié)在“鳥嘴”區(qū)域中的某處與溝槽相交，在該區(qū)域中氧化物層的厚度逐漸減小。于是，PN結(jié)不需要位于特定點(diǎn)。
圖10示出了根據(jù)本發(fā)明的此實(shí)施例制造的MOSFET 100。MOSFET 100包括位于溝槽104中的柵極電極102，溝槽104襯以氧化物層。柵極電極102的上表面凹入溝槽104內(nèi)。氧化物層包括根據(jù)本發(fā)明形成的一厚部分106，其大體位于溝槽104的底部；以及在溝槽104側(cè)壁附近的較薄部分110。在厚部分106和薄部分110之間是過渡區(qū)108，在該處，氧化物層的厚度從厚部分106向薄部分110逐漸減小。MOSFET 100還包括與N-epi區(qū)116形成PN結(jié)114的P型體區(qū)112。PN結(jié)114在過渡區(qū)108中與溝槽104相交。如上所述，過渡區(qū)108的位置可以通過在MOSFET 100的制造過程中改變氮化物層的厚度來得以改變。
MOSFET 100還包括N+源極區(qū)118、與柵極電極102重疊的厚氧化物層120、以及金屬層122，該金屬層與P型體區(qū)112和N+源極區(qū)118形成電接觸。如虛線所示，MOSFET 100可以包含在溝槽104底部的高摻雜區(qū)73?？梢栽谌鐖D5C所示那樣形成溝槽后，在如圖5D所示那樣形成墊氧化物后、或在如圖5F所示那樣蝕刻氮化物層后，通過注入諸如砷或磷的n型摻雜劑來形成高摻雜區(qū)73。
制造根據(jù)此實(shí)施例的器件允許在定位P型體區(qū)和N-epi之間的PN結(jié)時(shí)具有更大的誤差裕度。例如，與圖4所示的MOSFET 40相比，體-漏極結(jié)不必準(zhǔn)確地位于氧化物塞33的陡峭邊緣處。此外，該MOSFET的擊穿特性得以提高，因?yàn)闇喜劢锹涮幍难趸锏暮穸瓤梢栽黾佣粫?huì)增加溝道區(qū)附近的柵極氧化物的厚度，并從而提高閾值電壓。
前述實(shí)施例是說明性的，并非對(duì)本發(fā)明的主要原理進(jìn)行限制。對(duì)本領(lǐng)域技術(shù)人員而言，許多其它的實(shí)施例是顯然的。例如，本發(fā)明的結(jié)構(gòu)和方法可以用于任意類型的金屬-絕緣體-半導(dǎo)體(MIS)器件，在該器件中需要在溝槽柵極和溝槽外部區(qū)域之間形成絕緣層，并同時(shí)將柵極對(duì)漏極重疊區(qū)域減至最小。此外，在合適的情形下，可以使用各種絕緣或?qū)щ姴牧?，且本發(fā)明還可應(yīng)用于p型MOSFET。本發(fā)明僅由所附權(quán)利要求限定。
權(quán)利要求
1.一種金屬-絕緣體-半導(dǎo)體器件，包括半導(dǎo)體襯底，該半導(dǎo)體襯底包括自所述襯底表面延伸進(jìn)入所述襯底內(nèi)的溝槽；與所述溝槽的側(cè)壁和所述表面相鄰的第一導(dǎo)電類型的源極區(qū)；與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的體區(qū)，該體區(qū)鄰近所述源極區(qū)和所述側(cè)壁，并鄰近所述溝槽的底表面的第一部分；以及所述第一導(dǎo)電類型的漏極區(qū)，其鄰近所述體區(qū)和所述溝槽的所述底表面的第二部分；其中，所述溝槽至少沿毗鄰所述體區(qū)的所述側(cè)壁、以及至少沿毗鄰所述體區(qū)的所述底表面的所述第一部分襯以第一絕緣層，并且其中所述溝槽至少沿所述溝槽的所述底表面的所述第二部分襯以第二絕緣層，所述第二絕緣層與所述第一絕緣層連接，且所述第二絕緣層比所述第一絕緣層厚。
2.如權(quán)利要求1的MIS器件，還包括在所述溝槽中與所述第一絕緣層和所述第二絕緣層連接的柵極區(qū)。
3.如權(quán)利要求2的MIS器件，其中所述柵極區(qū)包括多晶硅。
4.如權(quán)利要求1的MIS器件，還包括形成在所述漏極區(qū)中的、至少與所述溝槽的所述底表面的所述第二部分相鄰的、所述第一導(dǎo)電類型的高電導(dǎo)率區(qū)。
5.如權(quán)利要求1的MIS器件，其中所述第一絕緣層延伸至所述底表面的所述第一部分和所述底表面的所述第二部分之間的界面。
6.如權(quán)利要求5的MIS器件，其中所述體區(qū)延伸至所述底表面的所述第一部分和所述底表面的所述第二部分之間的界面。
7.如權(quán)利要求5的MIS器件，其中所述體區(qū)沿所述溝槽的所述底表面的所述第一部分延伸至第一距離。
8.如權(quán)利要求1的MIS器件，其中所述第一絕緣層包括氧化物。
9.如權(quán)利要求1的MIS器件，其中所述第二絕緣層包括氧化物。
10.如權(quán)利要求1的MIS器件，其中所述第二絕緣層包括多層絕緣層。
11.如權(quán)利要求1的MIS器件，其中所述MIS器件包括MOSFET。
12.一種溝槽柵極型MOSFET，包括半導(dǎo)體襯底，該半導(dǎo)體襯底包括自所述襯底表面延伸進(jìn)入所述襯底內(nèi)的溝槽；與所述溝槽的側(cè)壁和所述表面相鄰的第一導(dǎo)電類型的源極區(qū)；與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的體區(qū)，該體區(qū)鄰近所述源極區(qū)和所述側(cè)壁，并鄰近所述溝槽的底表面的周邊部分；所述第一導(dǎo)電類型的漏極區(qū)，其鄰近所述體區(qū)和所述溝槽的所述底表面的中心部分，其中，所述溝槽至少沿毗鄰所述體區(qū)的所述側(cè)壁、以及至少沿毗鄰所述體區(qū)的所述底表面的所述周邊部分襯以第一絕緣層，并且其中所述溝槽至少沿所述溝槽的所述底表面的所述中心部分襯以第二絕緣層，所述第二絕緣層與所述第一絕緣層連接，且所述第二絕緣層比所述第一絕緣層厚；以及在所述溝槽內(nèi)與所述第一絕緣層和所述第二絕緣層連接的柵極區(qū)。
13.如權(quán)利要求12的溝槽柵極型MOSFET，其中所述柵極區(qū)包括多晶硅。
14.如權(quán)利要求12的溝槽柵極型MOSFET，還包括形成在所述漏極區(qū)中的、至少與所述溝槽的所述底表面的所述中心部分相鄰的、所述第一導(dǎo)電類型的高電導(dǎo)率區(qū)。
15.如權(quán)利要求12的溝槽柵極型MOSFET，其中所述第一絕緣層延伸至所述底表面的所述周邊部分和所述底表面的所述中心部分之間的界面。
16.如權(quán)利要求15的溝槽柵極型MOSFET，其中所述體區(qū)延伸至所述底表面的所述周邊部分和所述底表面的所述中心部分之間的界面。
17.如權(quán)利要求15的溝槽柵極型MOSFET，其中所述體區(qū)沿所述溝槽的所述底表面的所述周邊部分延伸至第一距離。
18.如權(quán)利要求12的溝槽柵極型MOSFET，其中所述第一絕緣層包括氧化物。
19.如權(quán)利要求12的溝槽柵極型MOSFET，其中所述第二絕緣層包括氧化物。
20.如權(quán)利要求12的溝槽柵極型MOSFET，其中所述第二絕緣層包括多層絕緣層。
21.一種溝槽柵極型MOSFET，包括半導(dǎo)體襯底，該半導(dǎo)體襯底包括自所述襯底的第一表面延伸進(jìn)入所述襯底內(nèi)的溝槽，所述溝槽包括側(cè)壁、角落表面和中心底表面；與所述溝槽的所述側(cè)壁和所述第一表面相鄰的、第一導(dǎo)電類型的源極區(qū)；與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的體區(qū)，該體區(qū)鄰近所述源極區(qū)和所述側(cè)壁，并鄰近所述溝槽的所述角落表面；所述第一導(dǎo)電類型的漏極區(qū)，其鄰近所述體區(qū)和所述溝槽的所述中心底表面，其中，所述溝槽至少沿毗鄰所述體區(qū)的所述側(cè)壁、以及至少沿毗鄰所述體區(qū)的所述角落表面襯以第一絕緣層，并且其中所述溝槽至少沿所述溝槽的所述中心底表面襯以第二絕緣層，所述第二絕緣層與所述第一絕緣層連接，且所述第二絕緣層比所述第一絕緣層厚；以及在所述溝槽內(nèi)與所述第一絕緣層和所述第二絕緣層連接的柵極區(qū)，使得至少沿部分所述角落表面形成有源角落區(qū)。
22.如權(quán)利要求21的溝槽柵極型MOSFET，還包括形成在所述漏極區(qū)中的、至少與所述溝槽的所述中心底表面相鄰的、所述第一導(dǎo)電類型的高電導(dǎo)率區(qū)。
23.如權(quán)利要求21的溝槽柵極型MOSFET，其中所述第一絕緣層延伸至所述角落表面和所述中心底表面之間的界面。
24.如權(quán)利要求23的溝槽柵極型MOSFET，其中所述體區(qū)延伸至所述角落表面和所述中心底表面之間的界面。
25.如權(quán)利要求23的溝槽柵極型MOSFET，其中所述體區(qū)沿所述溝槽的所述角落表面延伸至第一距離。
26.一種制造MIS器件的方法，包括制備半導(dǎo)體襯底；在所述襯底中形成溝槽，所述溝槽包括側(cè)壁和底表面；在所述側(cè)壁和所述底表面上沉積掩模層；蝕刻所述掩模層，以露出所述溝槽的所述底表面的中心部分；在所述溝槽中沉積厚絕緣層；蝕刻所述厚絕緣層，以在所述側(cè)壁上形成所述掩模層的暴露部分，同時(shí)留下在所述溝槽的所述底表面的所述中心部分上的所述厚絕緣層部分；去除所述掩模層，以露出所述側(cè)壁和所述溝槽的所述底表面的周邊部分，同時(shí)留下在所述溝槽的所述底表面的所述中心部分上的所述厚絕緣層的所述部分；在所述側(cè)壁和所述底表面的所述周邊部分上形成薄絕緣層；以及在所述厚絕緣層的所述部分的周圍和上方形成柵極，所述柵極鄰近所述溝槽中的所述薄絕緣層。
27.如權(quán)利要求26的方法，其中所述形成薄絕緣層包括熱氧化所述側(cè)壁和所述底表面的所述周邊部分。
28.如權(quán)利要求27的方法，還包括在所述形成薄絕緣層之前在所述側(cè)壁和所述底表面的所述周邊部分上形成薄犧牲氧化物層；以及在所述形成薄絕緣層之前去除所述犧牲氧化物層。
29.如權(quán)利要求26的方法，其中所述形成柵極包括在所述溝槽內(nèi)沉積摻雜多晶硅；以及蝕刻所述摻雜多晶硅至約等于所述襯底的所述表面的高度。
30.如權(quán)利要求26的方法，還包括在所述沉積掩模層之前在所述側(cè)壁和所述底表面上生長(zhǎng)薄絕緣層。
31.如權(quán)利要求26的方法，還包括在所述襯底中形成體區(qū)，所述體區(qū)鄰近所述溝槽的所述側(cè)壁和所述溝槽的所述底表面的所述周邊部分；以及在所述體區(qū)內(nèi)形成源極區(qū)，所述源極區(qū)鄰近所述側(cè)壁和所述襯底的頂表面。
32.如權(quán)利要求26的方法，還包括在所述襯底中形成鄰近至少所述溝槽的所述底表面的所述中心部分的高電導(dǎo)率區(qū)。
33.一種制造MIS器件的方法，包括提供半導(dǎo)體襯底；在所述襯底中形成溝槽，所述溝槽包括側(cè)壁、角落表面和中心底表面；在所述中心底表面上沉積厚絕緣層；在所述側(cè)壁和所述角落表面上形成薄絕緣層；以及在所述厚絕緣層的周圍和上方形成柵極，所述柵極鄰近所述溝槽中的所述薄絕緣層，使得至少沿部分所述角落表面形成有源角落區(qū)域。
34.如權(quán)利要求33的方法，其中所述沉積厚絕緣層包括在所述側(cè)壁、所述角落表面和所述中心底表面上沉積掩模層；蝕刻所述掩模層，以露出所述溝槽的所述中心底表面；在所述溝槽中沉積厚絕緣層；蝕刻所述厚絕緣層，以在所述側(cè)壁上形成所述掩模層的暴露部分，同時(shí)留下在所述溝槽的所述中心底表面上的所述厚絕緣層部分；以及去除所述掩模層，以露出所述側(cè)壁和所述溝槽的所述角落表面，同時(shí)留下在所述溝槽的所述中心底表面上的所述厚絕緣層的所述部分。
35.如權(quán)利要求33的方法，還包括在所述襯底中形成體區(qū)，所述體區(qū)鄰近所述溝槽的所述側(cè)壁和所述角落表面；以及在所述體區(qū)內(nèi)形成源極區(qū)，所述源極區(qū)鄰近所述側(cè)壁和所述襯底的頂表面。
36.如權(quán)利要求33的方法，還包括在所述襯底中形成鄰近至少所述溝槽的所述中心底表面的高電導(dǎo)率區(qū)。
37.一種金屬-絕緣體-半導(dǎo)體(MIS)器件，包括半導(dǎo)體襯底，該襯底包括從所述襯底的表面延伸進(jìn)入所述襯底內(nèi)的溝槽；第一導(dǎo)電類型的漏極區(qū)；以及與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的體區(qū)，該體區(qū)至少鄰近所述溝槽的部分側(cè)壁；其中，所述溝槽襯以氧化物層，所述氧化物層包括第一部分、第二部分和所述第一和第二部分之間的過渡區(qū)，所述第一部分至少鄰近部分所述漏極區(qū)，所述第二部分至少鄰近部分所述體區(qū)，所述第一部分內(nèi)的所述氧化物層的厚度大于所述第二部分內(nèi)的所述氧化物層的厚度，所述過渡區(qū)內(nèi)的所述氧化物層的厚度自所述第一部分向所述第二部分逐漸減小，所述體區(qū)和所述漏極區(qū)之間的PN結(jié)終止在所述溝槽上并鄰近所述氧化物層的所述過渡區(qū)。
38.如權(quán)利要求37的MIS器件，其中所述過渡區(qū)位于所述溝槽的底表面附近。
39.如權(quán)利要求37的MIS器件，其中所述過渡區(qū)位于所述溝槽的側(cè)壁附近。
40.如權(quán)利要求37的MIS器件，其中所述過渡區(qū)位于所述溝槽的角落附近。
41.如權(quán)利要求37的MIS器件，還包括位于頂表面、所述溝槽和所述體區(qū)附近的源極區(qū)。
42.如權(quán)利要求37的MIS器件，其中所述體區(qū)是P型的，且所述漏極區(qū)是N型的。
43.如權(quán)利要求37的MIS器件，包括鄰近所述溝槽底部的、所述第一導(dǎo)電類型的高摻雜區(qū)，所述高摻雜區(qū)具有比所述漏極的摻雜濃度更高的摻雜濃度。
44.一種半導(dǎo)體器件，包括半導(dǎo)體襯底，該襯底包括自所述襯底表面延伸進(jìn)入所述襯底內(nèi)的溝槽；至少鄰近所述溝槽的部分底部的第一導(dǎo)電類型的第一區(qū)域；至少鄰近所述溝槽的部分側(cè)壁的、與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的第二區(qū)域；以及其中，所述溝槽襯以氧化物層，所述氧化物層包括第一部分、第二部分和所述第一和第二部分之間的過渡區(qū)，所述第一部分至少鄰近所述半導(dǎo)體器件的部分所述第一區(qū)域，所述第二部分至少鄰近所述半導(dǎo)體器件的部分所述第二區(qū)域，所述第一部分內(nèi)的所述氧化物層的厚度大于所述第二部分內(nèi)的所述氧化物層的厚度，所述過渡區(qū)內(nèi)的所述氧化物層的厚度自所述第一部分向所述第二部分逐漸減小，所述第一區(qū)域和所述第二區(qū)域之間的PN結(jié)終止在所述溝槽上并鄰近所述氧化物層的所述過渡區(qū)。
45.一種制造MIS器件的方法，包括提供半導(dǎo)體襯底；在所述襯底中形成溝槽；在所述溝槽中沉積氮化物層；蝕刻所述氮化物層，以在所述溝槽的底部形成暴露區(qū)；以及加熱該襯底，從而在所述暴露區(qū)中生長(zhǎng)氧化物層。
46.如權(quán)利要求45的方法，還包括去除所述氮化物層；至少在所述溝槽的部分側(cè)壁上形成較薄的柵極氧化物層；以及在所述溝槽中形成柵極。
47.如權(quán)利要求46的方法，其中形成柵極包括在所述溝槽中沉積摻雜多晶硅；以及蝕刻所述摻雜多晶硅至約等于所述襯底表面的高度。
48.如權(quán)利要求46的方法，其中去除所述氮化物層包括去除部分所述氮化物層；氧化所述氮化物層的剩余部分以形成氧化的氮化物；以及去除所述氧化的氮化物。
49.如權(quán)利要求45的方法，其中生長(zhǎng)氧化物層包括使部分所述氮化物層抬離所述溝槽的表面。
50.如權(quán)利要求45的方法，其中沉積氮化物層包括沉積500厚或更薄的氮化物層。
51.如權(quán)利要求45的方法，其中沉積氮化物層包括沉積1,500至2,000厚的氮化物層。
52.如權(quán)利要求45的方法，其中生長(zhǎng)氧化物層包括形成過渡區(qū)，在該過渡區(qū)中，所述氧化物層的厚度在離開所述暴露區(qū)的方向上逐漸減小。
53.如權(quán)利要求52的方法，其中襯底為第一導(dǎo)電類型的，該方法還包括將第二導(dǎo)電類型的摻雜劑擴(kuò)散至所述襯底內(nèi)，所述摻雜劑與所述襯底的剩余部分形成PN結(jié)。
54.如權(quán)利要求53的方法，其中擴(kuò)散所述第二導(dǎo)電類型的摻雜劑包括控制所述PN結(jié)的擴(kuò)散，使得所述PN結(jié)在所述過渡區(qū)內(nèi)與該溝槽相交。
55.如權(quán)利要求45的方法，包括經(jīng)由所述溝槽的底部注入摻雜劑，以在所述溝槽的所述底部附近形成重度摻雜區(qū)。
全文摘要
一種溝槽型MOSFET(40)，包括有源角落區(qū)域(25)和居中位于溝槽(19)底部的厚絕緣層(33)。薄的柵極絕緣層(15)襯在溝槽(19)的側(cè)壁和底表面周邊部分上。柵極(14)填充該溝槽，鄰近該薄絕緣層(15)。柵極(14)鄰近厚絕緣層(33)的側(cè)面和頂部。厚絕緣層(33)將柵極(14)與溝槽(19)底部的漏極導(dǎo)電區(qū)(13)隔開，形成減小的柵極對(duì)漏極電容，并使MOSFET(40)尤其適用于高頻應(yīng)用。
文檔編號(hào)H01L29/66GK1541417SQ02815674
公開日2004年10月27日 申請(qǐng)日期2002年8月5日 優(yōu)先權(quán)日2001年8月10日
發(fā)明者默罕穆德·N·達(dá)維什, 克里斯蒂娜·尤, 弗雷德里克·P·賈爾斯, 劉凱宏, 陳闊因, 凱爾·特里爾, 德瓦·N·帕塔納亞克, N 帕塔納亞克, 特里爾, 蒂娜 尤, 里克 P 賈爾斯, 默罕穆德 N 達(dá)維什 申請(qǐng)人:西利康尼克斯股份有限公司