專利名稱：具有伸入較深的以溝槽為基礎(chǔ)的源電極的以溝槽為基礎(chǔ)的交叉柵電極的垂直mosfet及其 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體開關(guān)器件，更具體地說，是關(guān)于高功率應(yīng)用的開關(guān)器件及其制造方法。
背景技術(shù)：
硅雙極晶體管已被選作高功率應(yīng)用的器件，如在汽車驅(qū)動(dòng)電路、電器控制、機(jī)器人和燈光整流器等應(yīng)用中。這是因?yàn)殡p極晶體管可做到能用于40-50A/cm2范圍的較大電流密度并支持500-1000V范圍的較高阻斷電壓。
雖然雙極晶體管能達(dá)到的額定功率很有吸引力，但將它們用于所有的高功率應(yīng)用還存在幾個(gè)基本缺陷。首先，雙極晶體管是電流控制器件，需要比較大的基極電流(典型為集電極電流的1/5至1/10)以維持晶體管的工作模式。對(duì)于還要求高速關(guān)斷的應(yīng)用，基極電流更要大些。由于要求比較大的基極電流，用于控制通斷的基極驅(qū)動(dòng)電路比較復(fù)雜和昂貴。若大電流和高電壓同時(shí)加在一個(gè)器件上(一般在感應(yīng)式功率電路中有此要求)，雙極晶體管還容易由于過早損壞。此外，比較難讓雙極晶體管并聯(lián)運(yùn)行，因?yàn)殡娏鬓D(zhuǎn)向單個(gè)晶體管通常發(fā)生在高溫下，故發(fā)射極必需有鎮(zhèn)流措施。
硅功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)是為解決這個(gè)基極驅(qū)動(dòng)問題而開發(fā)的。在功率MOSFET中，柵電極加上適當(dāng)?shù)臇牌珘壕涂商峁┩〝嗫刂?。例如，在N型增強(qiáng)模式MOSFET中，當(dāng)加上正柵偏壓時(shí)，在P型基極區(qū)(也叫“溝道區(qū)”)形成一個(gè)導(dǎo)電性N型轉(zhuǎn)換層溝道，從而使其接通。此轉(zhuǎn)換層溝道電連接N型源極和漏極區(qū)，使多數(shù)載流子在其間導(dǎo)通。
功率MOSFET的柵電極通過一個(gè)中間絕緣層(典型為二氧化硅)與基極區(qū)分開。由于柵電極與基極區(qū)隔離開，如果需要柵極電流也只需一小的值就能將MOSFET維持在導(dǎo)通狀態(tài)或?qū)OSFET從接通狀態(tài)轉(zhuǎn)變?yōu)殛P(guān)斷狀態(tài)或者相反。在轉(zhuǎn)換過程中柵極電流保持很小，因?yàn)闁藕蚆OSFET的基極區(qū)構(gòu)成一個(gè)電容器。因此在轉(zhuǎn)換過程中只需要充放電(“位移”)電流。由于與絕緣柵電極相關(guān)的輸入阻抗很高，加在柵極上的電流極小，同時(shí)柵極驅(qū)動(dòng)電路很容易實(shí)現(xiàn)。此外，因?yàn)樵贛OSFET中的電流導(dǎo)通只通過多數(shù)載流子輸運(yùn)而發(fā)生，故不存在與過剩多數(shù)載流子的復(fù)合和貯存有關(guān)的延遲。因而，功率MOSFET的開關(guān)速度可做到比雙極晶體管快幾個(gè)數(shù)量級(jí)。與雙極晶體管不同，功率MOSFET可設(shè)計(jì)成在較長(zhǎng)時(shí)間內(nèi)承受高的電流密度和加上高電壓，而不會(huì)發(fā)生被稱為“二次擊穿”的破壞性失效機(jī)制。還可以容易地把功率MOSFET并聯(lián)起來，因?yàn)樵诠β蔒OSFET上的正向電壓降隨著溫度的增加而增加，從而有助于將各并聯(lián)器件內(nèi)的電流分布均勻化。
考慮到這些所希望的特性，已設(shè)計(jì)出許多功率MOSFET的變型。兩種普通的類型為雙擴(kuò)散MOSFET器件(DMOSFET)和UMOSFET器件。B.J.Baliga的教科書“功率半導(dǎo)體器件”(ISBN0-534-94098-6，PWS出版公司，1995)對(duì)這些和其它的功率MOSFET作了描述，其內(nèi)容被引用到這里作參考。此教科書的第七章在335-425頁(yè)描述了功率MOSFET。硅功率MOSFET的例子(包括具有延伸至N+漏極區(qū)的溝道柵電極的累計(jì)，轉(zhuǎn)換和延伸溝道FET)在T.Syau，P.Venkatraman和B.J.Baliga的文章中已有描述“Comparison of Ultralow Specific On-ResistanceUMOSFET StructureThe ACCUFET，EXTFET，INVFET，and conventionalUMOSFETs“，IEEE Transactions on Electron Devices，Vol.41，No.5，May(1994)。如Syau等人所述，實(shí)驗(yàn)已證明比電阻在100-250μΩcm2范圍內(nèi)的器件能支持最大25V的電壓。不過這些器件的性能受到下面事實(shí)的限制正向阻斷電壓必須由在溝道底部的柵極氧化物來承受。


圖1取自上述Syau等人文章中的圖1(d)，表示一個(gè)普通UMOSFET結(jié)構(gòu)。在阻斷工作模式中，這個(gè)UMOSFET承受N型漂移層上大部分正向阻斷電壓，此漂移層必須是摻雜水平較低的以獲得最大的阻斷電壓能力。但低摻雜水平一般會(huì)增大接通狀態(tài)的串聯(lián)電阻?；谶@些高阻斷電壓和低接通態(tài)電阻的競(jìng)爭(zhēng)性設(shè)計(jì)要求，已推導(dǎo)出一種功率器件的基本優(yōu)化數(shù)字，它把比電阻(Ron，sp)與最大阻斷電壓(BV)聯(lián)系起來。如上述Baliga的教科書373頁(yè)所述，N型硅漂移區(qū)的理想比電阻由下式給定Ron.sp＝5.93×10-9(BV)2.5…………………(1)因此，一個(gè)具有60V最大阻斷電壓的器件，其理想比電阻為170μΩcm2。然而，由于基極區(qū)(如N溝槽型MOSFET中的P型基極區(qū))對(duì)電阻的額外貢獻(xiàn)，已發(fā)表的UMOSFET的比電阻一般要高得多。例如，H.Chang在一篇文章中已發(fā)布了一種具有730μΩcm2比電阻的UMOSFET，該文的題目是“Numerical and Experimental Comparison of60V Vertical Double-Diffused MOSFETs and MOSFETs with ATrench-Gate Structure”，發(fā)表于Solid-State Electronics，Vol.32，No.3，pp.247-251(1989)。但是在這個(gè)器件中，要求在漂移區(qū)用比理想值低的均勻摻雜濃度，以補(bǔ)償在阻斷高的正向電壓時(shí)溝槽底角落附近高度集中的場(chǎng)線。美國(guó)專利5.637.989，5.742.076和5.912.497也發(fā)布了具有垂直電流攜帶能力的普通功率半導(dǎo)體器件，這幾個(gè)專利都被引用到這里作為參考。
其中頒發(fā)給Baliga的美國(guó)專利5.637.989發(fā)布了一種優(yōu)選的硅場(chǎng)效應(yīng)晶體管，一般把它稱為分級(jí)式摻雜(GD)UMOSFET。如圖2所示(該圖是從.898號(hào)專利的圖3復(fù)制的)，一個(gè)集成式功率半導(dǎo)體器件場(chǎng)效應(yīng)晶體管(FET)的單元100可能有1μm的寬度“WC”，并包含第一導(dǎo)電型(如N+)襯底的一個(gè)高度摻雜漏極層114，第一導(dǎo)電型的一個(gè)漂移層112(其中有線性分級(jí)式摻雜濃度)，一個(gè)第二導(dǎo)電型(如P-型)的比較薄的基極層116，和一個(gè)第一導(dǎo)電型(如N+)高度摻雜源極層118。此漂移層112可通過在N型漏極層114(厚度為100μm，摻雜濃度大于1×1018cm-3(如1×1019cm-3))上外延生長(zhǎng)一個(gè)N型原地?fù)诫s單晶硅層(厚度為4μm)而形成。漂移區(qū)112也具有一個(gè)線性分級(jí)式摻雜濃度，在帶漏極層114的N+/N結(jié)處的最大濃度為3×1017cm-3，且在離N+/N結(jié)3μm(即在1μm的深度處)開始的最大濃度為1×1016cm-3，并延續(xù)至上表面保持均勻水平，基極層116可將一種P型摻雜物(如硼)注入漂移層112而形成，注入能量100keV，劑量為1×1014cm-2。然后P型摻雜物可能擴(kuò)散0.5μm的深度進(jìn)入漂移層112。也可以用50keV能量和1×1015cm-2劑量將砷等N型摻雜物注入。然后N型和P型摻雜物同時(shí)分別擴(kuò)散0.5μm和1.0μm的深度，以形成一個(gè)包含漏極層、漂移層、基極層和源極層的復(fù)合半導(dǎo)體襯底。
然后在襯底內(nèi)形成一個(gè)條形溝槽，它具有一對(duì)沿第三方向(未示)伸展的相對(duì)壁120a和一個(gè)底部120b。對(duì)于一個(gè)寬度為1μm的單元100，最好做成在加工末了具有寬度“Wt”為0.5μm。接著在溝槽內(nèi)形成一個(gè)絕緣柵電極，它包含一個(gè)柵絕緣區(qū)124和一個(gè)導(dǎo)電柵極126(例如，多晶硅)。伸到溝槽底120b和漂移層112附近的那部分柵極絕緣區(qū)可能有2000左右的厚度“T1”，以防止在溝槽底部出現(xiàn)高電場(chǎng)，并沿溝槽側(cè)壁120a提供基本均勻的電位梯度。伸到基極層116和源極層118對(duì)面的那部分柵極絕緣區(qū)124可能有500左右的厚度“T2”，以維持器件的閾值電壓在2-3V左右。對(duì)一個(gè)柵偏壓15V的單元100的模擬計(jì)算證實(shí)，可以實(shí)現(xiàn)一種垂直硅場(chǎng)效應(yīng)晶體管，其最大阻斷電壓能力為60V，比電阻(Rsp.on)為40μΩcm2，后者是一個(gè)60V功率MOSFET的理想比電阻(170μΩcm2)的1/4。盡管這些特性極其優(yōu)秀，圖2的晶體管在柵極-漏極總電容(CGD)過大時(shí)的高頻優(yōu)質(zhì)數(shù)字(HFOM)卻比較低。MOSFET的邊緣終止得不適當(dāng)也可能達(dá)不到最大的阻斷電壓。
1988年12月12日Sony公司發(fā)布的日本專利JP63-296282中也披露了另一些以前的MOSFET。其中特別介紹了一種MOSFET，它在溝槽中建立了第一和第二柵電極，并在其間有一個(gè)柵極絕緣膜。頒發(fā)給Baba等人的美國(guó)專利5578508介紹了一種垂直功率MOSFET，它利用一個(gè)埋在溝槽內(nèi)的多晶硅層作為離子注入掩模層，以防止溝道離子注入時(shí)離子被注入溝槽中。頒發(fā)給Tsang等人的美國(guó)專利介紹了一種具有凹陷柵電極的垂直MOSFET。頒發(fā)給Temple的美國(guó)專利4,941,026介紹了一種垂直溝道半導(dǎo)體器件，它包含一個(gè)絕緣柵電極，處在電壓承受區(qū)的主要部分附近。加上適當(dāng)?shù)钠珘簳r(shí)，控制電極即與電壓承受區(qū)內(nèi)的電荷發(fā)出的電場(chǎng)相耦合，將與這些電荷相關(guān)的電場(chǎng)拉向柵電極并橫切流過該器件電流的方向。
頒發(fā)給Baliga的美國(guó)專利5,998,833和6,388,286介紹了另一些垂直MOSFET，帶有以溝槽為基礎(chǔ)的柵極和源電極。例如，圖3(取自美國(guó)專利5,998,833的圖3)表示集成式功率半導(dǎo)體器件的一個(gè)單元200。此器件包含一個(gè)高度摻雜的第一導(dǎo)電型(如N+)漏極層114，一個(gè)具有線性分級(jí)式摻雜濃度的第一導(dǎo)電型漂移層112，一個(gè)比較薄的第二導(dǎo)電型(如P型)基極層116，和一個(gè)高度摻雜的第一導(dǎo)電型(如N+)源極層118。在第一和第二面還提供一個(gè)源電極128b和一個(gè)漏電極130。漂移層112中的摻雜濃度可以是線性分級(jí)式。在襯底內(nèi)提供一個(gè)條形溝槽，它有一對(duì)相對(duì)的側(cè)壁120a和一個(gè)底部120b。在溝槽內(nèi)還形成一個(gè)柵極/源極絕緣區(qū)125，一個(gè)柵電極127(如多晶硅)，和一個(gè)以溝槽為基礎(chǔ)的源電極128a(如多晶硅)。
雖然已有這些研發(fā)功率半導(dǎo)體器件的嘗試，使它們能在高速下開關(guān)，并具有很高的最大阻斷電壓能力和低比電阻，但仍有需要開發(fā)具有改進(jìn)電特性的功率器件。
發(fā)明概要按本發(fā)明一些實(shí)施例的垂直MOSFET包含一個(gè)半導(dǎo)體襯底，它具有一個(gè)第一導(dǎo)電型漂移區(qū)，及第一和第二溝槽，這些溝槽沿縱向沿第一方向伸至襯底內(nèi)。在第一和第二溝槽之間有一個(gè)半導(dǎo)體臺(tái)面，漂移區(qū)就伸至臺(tái)面內(nèi)。第一和第二埋入式絕緣源極分別伸至第一和第二溝槽的底部附近。還提供了第一和第二個(gè)空間隔開的絕緣柵電極。這些柵電極不沿縱向方向伸至各自的溝槽中，而是沿縱向方向按照一個(gè)第二方向延伸并與臺(tái)面重疊。每個(gè)柵電極還伸至第一埋入式絕緣源極的一個(gè)相應(yīng)的淺溝槽內(nèi)和第二埋入式絕緣源極的一個(gè)相應(yīng)的淺溝槽內(nèi)。第一和第二方向可能是相互垂直的。
形成這些優(yōu)選垂直MOSFET的方法可能包括在半導(dǎo)體襯底內(nèi)形成一個(gè)第二導(dǎo)電型基極區(qū)，此襯底內(nèi)有一個(gè)第一導(dǎo)電型漂移區(qū)，后者與基極區(qū)構(gòu)成一個(gè)P-N結(jié)。在基極區(qū)內(nèi)也形成一個(gè)第一導(dǎo)電型源極區(qū)。還有一個(gè)步驟是在半導(dǎo)體襯底內(nèi)作出一個(gè)深溝槽，它有一個(gè)第一側(cè)壁伸至基極區(qū)附近。然后將沿深溝槽以第一電絕緣層行程分界。接著用一個(gè)以溝槽為基礎(chǔ)的源極填充有分界的深溝槽。再對(duì)以溝槽為基礎(chǔ)的源極進(jìn)行選擇性蝕刻，以在其中形成一些淺溝槽，它們沿著以溝槽為基礎(chǔ)的源極長(zhǎng)度在空間上是隔開的。在這些淺溝槽的每一個(gè)中，讓伸至深溝槽第一側(cè)壁上的第一絕緣層的相關(guān)第一部分暴露。然后進(jìn)行另一次蝕刻，除掉已暴露的第一電絕緣層的第一部分，并沿以溝槽為基礎(chǔ)的源極的長(zhǎng)度方向在多個(gè)位置讓基極區(qū)暴露。然后在已暴露的淺溝槽內(nèi)的那部分基極區(qū)上進(jìn)行熱氧化處理。此熱氧化步驟導(dǎo)致在已暴露的基極區(qū)部分上形成柵極氧化層。然后在襯底表面上形成一些絕緣的柵電極。每個(gè)絕緣柵電極伸過臺(tái)面進(jìn)入每個(gè)以溝槽為基礎(chǔ)的源電極內(nèi)的相應(yīng)淺溝槽內(nèi)。還提供了一個(gè)表面源電極，它把以溝槽為基礎(chǔ)的源極、源極區(qū)和基極區(qū)電氣上連在一起。
附圖簡(jiǎn)介圖1是一個(gè)現(xiàn)有技術(shù)的功率器件的剖視圖。
圖2是另一個(gè)現(xiàn)有技術(shù)的功率半導(dǎo)體器件和其中的摻雜截面剖視圖。
圖3是按現(xiàn)有技術(shù)的一個(gè)集成式功率半導(dǎo)體器件及其中的摻雜截面的剖視圖。
圖4是按本發(fā)明一個(gè)實(shí)施例的垂直MOSFET的透視圖。
圖5A-5H是各種中間結(jié)構(gòu)的透視圖，它說明按本發(fā)明其它一些實(shí)施例的形成垂直MOSFET的方法。
優(yōu)選實(shí)施例的描述現(xiàn)在將參照各附圖(其中顯示本發(fā)明的一些優(yōu)選實(shí)施例)對(duì)本發(fā)明作較詳細(xì)的描述。但是，本發(fā)明可以用不同的形式實(shí)現(xiàn)，故不應(yīng)認(rèn)為只限于這里所列舉的那些實(shí)施例。相反，所提供的實(shí)施例是為了使本發(fā)明更詳盡和完整，并把本發(fā)明的范圍全部傳達(dá)給本領(lǐng)域技術(shù)人員。為清楚起見各圖中各層和區(qū)域的厚度都被放大了。還應(yīng)指出，當(dāng)說到一層是在另一層或襯底之上時(shí)，該層可以是直接處在另一層或襯底上面，或者也可以存在一個(gè)中間層。另外，“第一導(dǎo)電型”和“第二導(dǎo)電型”兩個(gè)術(shù)語(yǔ)表示相反的導(dǎo)電類型，如N或P型，但這里所描述和展示的每一個(gè)實(shí)施例也包括它的輔助實(shí)施例。各圖中相似的數(shù)字表示類似的元件。
現(xiàn)在來看圖4和5A-5H，按本發(fā)明另一個(gè)實(shí)施例的一個(gè)優(yōu)選垂直MOSFET包括一個(gè)半導(dǎo)體襯底，其中具有一些半導(dǎo)體臺(tái)面504a，它們被一些沿縱向沿第一方向平行伸過襯底的深條形溝槽所隔開。在那些條形溝槽內(nèi)提供了一些埋入式絕緣源電極516。還提供了一些絕緣的柵電極520。柵電極520平行伸過那些半導(dǎo)體臺(tái)面504a并進(jìn)入處于那些埋入式絕緣源電極516內(nèi)的淺溝槽中。還提供了一些表面源電極524。此表面源電極524伸到半導(dǎo)體臺(tái)面504a上并與埋入式絕緣源電極516電氣上相連。絕緣柵電極520最好是條形電極，它們沿縱向沿與第一方向正交的第二方向伸過臺(tái)面504a。
形成圖4的垂直MOSFET500的優(yōu)選方法示于圖5A-5H。特別在圖5A-5H中的每一個(gè)圖給出了按本發(fā)明各實(shí)施例的一個(gè)垂直MOSFET的半個(gè)單元在各中間加工階段的右側(cè)透視圖和左側(cè)透視圖。如圖5A所示，所提供的半導(dǎo)體襯底502中有一個(gè)第一導(dǎo)電型(圖中所示為N型)漂移區(qū)504。此漂移區(qū)504內(nèi)可能有均勻的或不均勻的摻雜濃度分布。也可以采用其它的摻雜濃度分布。半導(dǎo)體襯底502可以有上、下相對(duì)的表面，且在襯底502下表面附近可提供一個(gè)高度摻雜的漏極區(qū)506(圖示為N+)。本專業(yè)技術(shù)人員知道，半導(dǎo)體襯底502可通過在高度摻雜的半導(dǎo)體晶片(用作漏極區(qū)506)的上表面上外延生長(zhǎng)一個(gè)原地?fù)诫s漂移區(qū)504而形成。
現(xiàn)在來看圖5B，在襯底502的上表面上可形成一個(gè)第一掩模(未示)。此第一掩模最好作成圖形使其中有一個(gè)第一開口，由它限定襯底502的工作區(qū)。然后將第二導(dǎo)電型基極區(qū)摻雜物通過第一開口注入襯底502內(nèi)。在基極區(qū)摻雜物被注入后，可進(jìn)行較短時(shí)間的退火處理，以將已注入基極區(qū)的摻雜物部分推入。換一種方式，可以對(duì)第一掩模作圖形以限定襯底502的非工作部分，然后進(jìn)行襯底502非工作部分的熱氧化處理，在它上面限定一個(gè)場(chǎng)氧化物隔離區(qū)。接著將第一掩模移開使襯底502的工作部分暴露。然后利用場(chǎng)氧化物隔離區(qū)作為基極區(qū)注入掩模。
然后可將一個(gè)第二掩模(未示)淀積在襯底502的工作部分上。在第二掩模內(nèi)做一些開口，每個(gè)開口使襯底502工作部分上的一個(gè)相關(guān)區(qū)外露，通過此區(qū)把第一導(dǎo)電型源極區(qū)摻雜物注入。這些開口可以是一些矩形開口，每個(gè)開口的寬度是沿著第一方向伸過襯底502，長(zhǎng)度是沿著與第一方向正交的第二方向伸過襯底502。在圖5A-5H中，第一方向可以是自前至后橫跨所示半個(gè)單元，第二方向可以是自左至右。
然后進(jìn)行另一次退火處理，以同時(shí)把注入的源極區(qū)摻雜物和基極區(qū)摻雜物推進(jìn)到它們?cè)谝r底502內(nèi)的幾乎整個(gè)也是最后的深度。在這次退火處理完成以后，一些條形源極區(qū)510可沿縱向按第二方向平行伸過一個(gè)單基極區(qū)508。為了抑制所得垂直MOSFET中的寄生雙極晶體管效應(yīng)，每個(gè)源極區(qū)條510在第一方向的寬度應(yīng)小于10μm左右。為使溝道的寬度盡可能大，相鄰源極區(qū)510間在第一方向的間隔“Wbc”可設(shè)置為大約1μm以下。
現(xiàn)在參看圖5c，在襯底502的工作部分上形成一個(gè)第三掩模(未示)，此第三掩模的圖形是帶分隔的矩形開口，其長(zhǎng)度沿第一方向伸展。然后利用第三掩模進(jìn)行選擇性蝕刻處理，以在襯底502內(nèi)造成一些深條形溝槽513，每對(duì)相鄰的深溝槽之間限定一個(gè)漂移區(qū)臺(tái)面504a，漂移區(qū)504就伸到此臺(tái)面之內(nèi)。如圖所示，深條形溝槽513和漂移區(qū)臺(tái)面504a沿縱向沿第一方向伸過襯底502。然后在襯底502上共形淀積一個(gè)覆蓋電絕緣層514。如圖所示，該覆蓋電絕緣層514伸到每個(gè)溝槽513中并沿每個(gè)溝槽的側(cè)壁513a和底部513b形成分界。這個(gè)電絕緣層514可包括二氧化硅或其它更好的介質(zhì)絕緣材料構(gòu)成。接著將一個(gè)覆蓋導(dǎo)電層(如N+多晶硅)共形淀積在襯底502上及溝槽513內(nèi)。然后將此導(dǎo)電層平面化(例如，往回蝕刻)以造成一些以溝槽為基礎(chǔ)的源電極516，它們的長(zhǎng)度是沿著溝槽513的第一方向伸展。這些以溝槽為基礎(chǔ)的源電極516通過沿溝槽513形成分界的電絕緣層514與襯底502電絕緣，并因此而構(gòu)成埋入式絕緣源電極。
現(xiàn)在參看圖5D，這時(shí)可以把第四掩模(未示)淀積和作圖，以沿每個(gè)溝槽513的長(zhǎng)度提供一些相隔一定位置的開口。然后進(jìn)行另一次選擇性蝕刻處理，利用第四掩模作為蝕刻掩模在每個(gè)埋入式絕緣源電極516內(nèi)造成一些淺溝槽515。如圖所示，作這些淺溝槽515時(shí)使電絕緣層514的上部(它們沿溝槽513的側(cè)壁513a形成分界)暴露。接下去進(jìn)行另一次選擇性蝕刻處理，以除掉已暴露的電絕緣層514的上部。這個(gè)選擇性蝕刻處理(它利用以溝槽為基礎(chǔ)的源電極516作為蝕刻掩模)使得部分源極區(qū)510和基極區(qū)508(它們延伸至已暴露的上側(cè)壁513a附近)暴露。如圖5E所示，這時(shí)可進(jìn)行一次熱氧化處理，使已暴露的基極和源極區(qū)(在已暴露的側(cè)壁513a上)上形成一個(gè)柵極氧化物層518a，并沿每個(gè)埋入式絕緣源電極516的淺溝槽515的底部和側(cè)壁形成一個(gè)柵極-源極絕緣層518b。與襯底(典型為單晶硅)和以溝槽為基礎(chǔ)的源電極516(典型為多晶硅)相關(guān)的不同材料特性可能使得柵極-源極絕緣層518b比柵極氧化物層518a要厚得多。雖然不一定需要，但還是可以這樣來選擇以溝槽為基礎(chǔ)的源電極516的材料特性，使得以溝槽為基礎(chǔ)的源電極516以比襯底較高的速度熱氧化。例如，一個(gè)產(chǎn)生約40nm(400)厚度柵極-源極氧化層518a的熱氧化處理也可以獲得厚度約500nm(400)的柵極-源極氧化層518b。
現(xiàn)在參看圖5F，這時(shí)將一個(gè)覆蓋柵極導(dǎo)電層(如多酸)淀積并作成一些平行條狀柵電極520，后者沿縱向沿第二方向(圖示為垂直第一方向)伸過漂移區(qū)臺(tái)面504a和深溝槽513。此作圖步驟可利用第五掩模(未示)來進(jìn)行。每個(gè)條形柵電極520沿第二方向伸過一些漂移區(qū)臺(tái)面504a并伸進(jìn)每個(gè)埋入式絕緣源電極516內(nèi)的相應(yīng)淺溝槽515內(nèi)。柵電極520也可以按之字形或其它圖形作圖，且在柵電極520長(zhǎng)度方向和以溝槽為基礎(chǔ)的源電極516的長(zhǎng)度方向之間的銳角可能在45°-90°左右的范圍。
然后可把一個(gè)覆蓋電絕緣鈍化層522淀積在襯底502上，如圖5G所示。接著利用第六掩模(未示)在選擇性蝕刻處理過程中使源極區(qū)510、基極區(qū)508和伸展在相鄰絕緣柵電極520之間的以溝槽為基礎(chǔ)的源電極516的相應(yīng)部分暴露?，F(xiàn)在參看圖5H，這里將一個(gè)金屬化覆蓋層共形淀積在襯底上及源極區(qū)508、基極區(qū)510和埋入式絕緣源電極516的已暴露部分上。然后利用第七掩模(未示)對(duì)此金屬覆蓋層作圖以形成一個(gè)表面源電極524，它與每個(gè)源極區(qū)508歐姆接觸，還與基極區(qū)510和埋入式絕緣源電極516沿著第一方向在多個(gè)位置歐姆接觸。在每個(gè)埋入式絕緣源電極和表面源電極504之間的這些多個(gè)觸點(diǎn)使有效源電極電阻降低并使開關(guān)速度得到改善，因?yàn)榇穗娮枋窃谂c跨接在每個(gè)柵電極520和相應(yīng)埋入式絕緣源電極516之間的MOS電容器有關(guān)的位移電流路徑上。
對(duì)圖5H的垂直MOSFET進(jìn)行了二維數(shù)字模擬。對(duì)每個(gè)單元，深溝槽513的深度和寬度分別為5μm和1.8μm，且沿深溝槽513的側(cè)壁513a和底部513b形成分界的電絕緣層514的厚度為350nm(3500)。漂移區(qū)504的厚度為6μm。在每個(gè)埋入式絕緣源電極516內(nèi)的淺溝槽515的深度為0.5μm，柵極氧化物518a的厚度為40nm(400)。漂移區(qū)504內(nèi)的線性分級(jí)式摻雜截面的斜率為1.5×1020cm-4，漂移區(qū)臺(tái)面504a的寬度為1μm。因而，與每個(gè)單元相關(guān)的晶格節(jié)距為2.8μm。源電極516和柵電極520分別為多晶硅和多酸。根據(jù)這些特性，模擬出的擊穿電壓為85V，通路比電阻(Rsp)低至0.25mΩcm2。比柵極電荷Qt(當(dāng)Vg＝10V時(shí))為4.93×10-7C/cm2，比米勒柵極電荷為8.6×10-8C/cm2。與這些結(jié)果相應(yīng)的優(yōu)質(zhì)數(shù)字(FOM)為8.3×109(即RspXQt-1＝8.3×109)。與此相反，對(duì)圖1的MOSFET采用同樣的參數(shù)(但是沒有埋入式絕緣源電極)模擬得到85V的擊穿電壓和高得多的通路比電阻(Rsp)1.2mΩcm2。相應(yīng)的比柵極電荷Qt(當(dāng)Vg＝10V)為3.0×10-7C/cm2，比米勒柵極電荷為1.0×10-8C/cm2。與這些結(jié)果相應(yīng)的優(yōu)化數(shù)字(FOM)為2.8×109，即為圖5H器件的FOM的1/3左右。
以附圖和說明介紹了本發(fā)明的典型優(yōu)選實(shí)施例，雖然是針對(duì)特定的條件，但它們僅僅是用作一般的描述性質(zhì)而并不表明只限于此，本發(fā)明的范圍將由下面的權(quán)利要求書限定。
權(quán)利要求
1.一種垂直MOSFET，包括半導(dǎo)體襯底，其中有一些半導(dǎo)體臺(tái)面由一些深條形溝槽隔開，這些溝槽沿縱向按第一方向平行伸過該襯底；一些處在條形溝槽內(nèi)的埋入式絕緣源電極；及一些絕緣柵電極，平行伸過那些半導(dǎo)體臺(tái)面以及形成在所述埋入式絕緣源電極內(nèi)的淺溝槽。
2.如權(quán)利要求1的垂直MOSFET，其中每個(gè)半導(dǎo)體臺(tái)面包含至少一個(gè)基極區(qū)，它支持沿著相應(yīng)一對(duì)深條形溝槽相對(duì)側(cè)壁的垂直轉(zhuǎn)換層溝道。
3.如權(quán)利要求2的垂直MOSFET，還包含在該半導(dǎo)體襯底上延伸的表面源電極，它與上述埋入式絕緣源電極電氣相連且與每個(gè)半導(dǎo)體臺(tái)面的至少一個(gè)基極區(qū)歐姆接觸。
4.如權(quán)利要求3的垂直MOSFET，其中表面源電極和基極區(qū)的歐姆接觸形成于那些半導(dǎo)體臺(tái)面的上表面上。
5.如權(quán)利要求1的垂直MOSFET，其中的絕緣柵電極為條形電極，它們沿縱向沿著與第一方向正交的第二方向伸過半導(dǎo)體襯底。
6.一種垂直MOSFET，包括半導(dǎo)體襯底，其中有第一導(dǎo)電型漂移區(qū)；第一和第二溝槽，它們沿縱向沿第一方向在襯底內(nèi)延伸，并在其間形成一個(gè)半導(dǎo)體臺(tái)面，漂移區(qū)就伸入該臺(tái)面內(nèi)；第一和第二埋入式絕緣源電極，它們沿縱向沿著第一方向分別伸向該第一和第二溝槽的相鄰底部；及第一和第二空間相隔的柵電極，其中每一個(gè)沿縱向沿第二方向伸過臺(tái)面并伸到第一和第二溝槽的上面部分內(nèi)。
7.如權(quán)利要求6的垂直MOSFET，其中第一和第二柵電極在第一溝槽的上面部分是彼此并排的；且其中每一埋入式絕緣源電極從第一溝槽底部附近向上伸入第一和第二柵電極之間的空間。
8.如權(quán)利要求7的垂直MOSFET，其中第一導(dǎo)電型的第一源極區(qū)和第二導(dǎo)電型的第二基極區(qū)從第一溝槽的一個(gè)側(cè)壁至第二溝槽的一個(gè)相對(duì)側(cè)壁橫向伸過臺(tái)面的一個(gè)寬度。
9.如權(quán)利要求8的垂直MOSFET，還包括一表面源電極，它與處于第一和第二柵電極之間的空間內(nèi)第一和第二埋入式絕緣源電極歐姆接觸。
10.如權(quán)利要求9的垂直MOSFET，其中第一源極區(qū)和第一基極區(qū)伸到處于第一和第二柵電極之間空間內(nèi)的一臺(tái)面表面；且其中表面源電極在臺(tái)面表面處與第一源極區(qū)和第一基極區(qū)歐姆接觸。
11.如權(quán)利要求6的垂直MOSFET，其中第一和第二方向彼此正交。
12.一種垂直MOSFET，包括半導(dǎo)體襯底，它具有第一導(dǎo)電型的漂移區(qū)；第一和第二溝槽，它們沿縱向沿第一方向在襯底內(nèi)延伸，并在其間形成一第一臺(tái)面，該漂移區(qū)延伸到該臺(tái)面中；第三溝槽，它沿縱向沿第一方向伸入襯底內(nèi)，并形成第二和第三溝槽之間延伸的第二半導(dǎo)體臺(tái)面；第一、第二和第三絕緣區(qū)，它們分別沿第一、第二和第三溝槽的底部和側(cè)壁形成分界；第一、第二和第三埋入式絕緣源電極，它們分別沿縱向在第一、第二和第三溝槽內(nèi)延伸；及第一絕緣柵電極，它沿縱向沿著與第一方向正交的第二方向伸過第一和第二臺(tái)面并延伸進(jìn)入第二溝槽。
13.如權(quán)利要求12的垂直MOSFET，還包括第二絕緣柵電極，它與第一絕緣柵電極隔開并沿縱向沿第二方向伸過第一和第二臺(tái)面并伸入第二溝槽。
14.如權(quán)利要求13的垂直MOSFET，還包括第一導(dǎo)電型的第一和第二空間隔開的源極區(qū)，它們延伸入第二臺(tái)面內(nèi)并分別與第一和第二絕緣柵電極相對(duì)。
15.如權(quán)利要求14的垂直MOSFET，還包括表面源電極，它與處于第一和第二絕緣柵電極之間的空間內(nèi)的第一和第二源極區(qū)歐姆接觸。
16.如權(quán)利要求15的垂直MOSFET，還包括第二導(dǎo)電型的基極區(qū)，它沿縱向沿第一方向伸到第二臺(tái)面內(nèi)，并與處于第一和第二絕緣柵電極之間的空間內(nèi)的表面源電極歐姆接觸。
17.如權(quán)利要求16的垂直MOSFET，其中第一和第二源極區(qū)伸入基極區(qū)并與之形成相應(yīng)的P-N結(jié)，結(jié)的長(zhǎng)度小于10μm。
18.如權(quán)利要求17的垂直MOSFET，其中第一和第二源極區(qū)的相對(duì)兩端彼此相隔約2μm以下的距離。
19.一種垂直MOSFET，包括半導(dǎo)體襯底，其內(nèi)有一些半導(dǎo)體臺(tái)面，這些臺(tái)面被一些沿縱向沿第一方向平行伸過該半導(dǎo)體襯底的深條形溝槽隔開，每個(gè)半導(dǎo)體臺(tái)面中至少有一個(gè)基極區(qū)和至少一個(gè)源極區(qū)；一些伸入那些深條形溝槽內(nèi)的埋入式絕緣源電極，其中第一埋入式絕緣源電極有一些淺溝槽，淺溝槽安排在沿第一深條形溝槽長(zhǎng)度上的一些相隔位置上；及一些絕緣柵電極，它們沿著與第一方向成一個(gè)非零角度的第二方向平行伸過那些半導(dǎo)體臺(tái)面，其中每一個(gè)所述絕緣柵電極伸到槽位于第一埋入式絕緣源電極內(nèi)的相應(yīng)淺溝足夠深，使得當(dāng)垂直MOSFET加上偏壓工作在正向接通模式時(shí)，在第一深條形溝槽附近延伸的第一半導(dǎo)體臺(tái)面內(nèi)的相應(yīng)基極區(qū)中建立至少一個(gè)相應(yīng)的垂直轉(zhuǎn)換層溝道。
20.如權(quán)利要求19的垂直MOSFET，其中所述絕緣柵電極為之字形。
21.如權(quán)利要求19的垂直MOSFET，其中非零角度約為90°。
22.如權(quán)利要求19的垂直MOSFET，還包括一個(gè)表面源電極，它與那些埋入式絕緣源電極電氣相連，并與第一半導(dǎo)體臺(tái)面內(nèi)的基極區(qū)歐姆接觸。
23.一種垂直MOSFET，包括半導(dǎo)體襯底，其中有一些半導(dǎo)體臺(tái)面，它們被一些沿縱向沿第一方向平行伸過該半導(dǎo)體襯底的深條形溝槽隔開，每個(gè)半導(dǎo)體臺(tái)面包括一漂移區(qū)，一在漂移區(qū)上的過渡區(qū)，一在過渡區(qū)上的基極區(qū)，和一在基極區(qū)上的源極區(qū)；一些伸入那些深條形溝槽內(nèi)的埋入式絕緣源電極，其中所述第一埋入式絕緣源電極有一些淺溝槽，所述淺溝槽安排在沿第一深條形溝槽長(zhǎng)度上的一些相隔位置上；及一些絕緣柵電極，它們沿著與第一方向成一個(gè)非零角度的第二方向平行伸過那些半導(dǎo)體臺(tái)面，其中每一個(gè)絕緣柵電極伸到位于第一埋入式絕緣源電極內(nèi)的相應(yīng)淺溝槽足夠深，使得當(dāng)垂直MOSFET加上偏壓工作在正向接通模式時(shí)，在第一深條形溝槽附近延伸的第一半導(dǎo)體臺(tái)面內(nèi)的相應(yīng)基極區(qū)中至少建立一相應(yīng)的垂直轉(zhuǎn)換層溝道。
24.一種形成垂直MOSFET的方法，包括以下各步驟在半導(dǎo)體襯底內(nèi)形成一第二導(dǎo)電型基極區(qū)，此襯底中有一第一導(dǎo)電型漂移區(qū)，它與基極區(qū)構(gòu)成P-N結(jié)；在基極區(qū)形成一第一導(dǎo)電型源極區(qū)；在半導(dǎo)體襯底內(nèi)形成一深溝槽，它有一在基極區(qū)附近延伸的第一側(cè)壁；用電絕緣層沿深溝槽形成分界；用一以溝槽為基礎(chǔ)的源電極重新填充此有分界的深溝槽；選擇性蝕刻以溝槽為基礎(chǔ)的源電極以在其中形成一淺溝槽，并將在深溝槽第一側(cè)壁上延伸的第一電絕緣層的第一部分暴露；選擇性蝕刻該第一電絕緣層第一部分，以使深溝槽第一側(cè)壁的上部暴露并讓基極區(qū)顯露出來；用柵絕緣層沿淺溝槽形成分界，此柵絕緣層在深溝槽第一側(cè)壁已暴露的上部上延伸，和淺溝槽的底部和側(cè)壁；形成柵電極，該柵電極在半導(dǎo)體襯底的表面上延伸并伸入有分界的淺溝槽內(nèi)；及形成表面源電極，它與以溝槽為基礎(chǔ)的源電極、源極區(qū)和基極區(qū)電氣上連在一起。
25.如權(quán)利要求24的方法，其中形成表面源電極的步驟之前進(jìn)行以下步驟在半導(dǎo)體襯底上形成一個(gè)覆蓋鈍化層；對(duì)此覆蓋鈍化層作圖以在其中形成接觸孔，使以溝槽為基礎(chǔ)的源電極、源極區(qū)和基極區(qū)暴露。
26.如權(quán)利要求24的方法，其中以溝槽為基礎(chǔ)的源電極由多晶硅形成；且其中沿淺溝槽形成分界的步驟包括以第一速度熱氧化第一側(cè)壁的已暴露上部，以高于第一速度的第二速度熱氧化淺溝槽的底部和側(cè)壁。
27.如權(quán)利要求26的方法，其中熱氧化步驟包括熱氧化以溝槽為基礎(chǔ)的源電極的上表面，以在其上形成一表面氧化層；且其中形成表面源電極的步驟之前進(jìn)行以下步驟選擇性蝕刻在柵電極附近延伸的表面氧化層的一部分，以使以溝槽為基礎(chǔ)的源電極上表面的一部分暴露。
28.如權(quán)利要求24的方法，其中沿淺溝槽形成分界的步驟包括以第一速度熱氧化第一側(cè)壁的已暴露部分，并以至少大致等于第一速度的第二速度熱氧化淺溝槽的底部和側(cè)壁。
29.一種形成垂直MOSFET的方法，包括以下步驟形成半導(dǎo)體襯底，其中有一漂移區(qū)、在漂移區(qū)上的一過渡區(qū)、在過渡區(qū)上的一基極區(qū)和在基極區(qū)上的一個(gè)源極區(qū)；在半導(dǎo)體襯底內(nèi)形成一深溝槽，深溝槽有一第一側(cè)壁在基極區(qū)、過渡區(qū)和漂移區(qū)附近延伸；在深溝槽內(nèi)形成一以溝槽為基礎(chǔ)的源電極；在該以溝槽為基礎(chǔ)的源電極內(nèi)形成一個(gè)淺溝槽，使沿第一側(cè)壁伸展的基極區(qū)和源極區(qū)暴露；在已暴露的基極區(qū)形成一柵極氧化物絕緣層；形成一柵電極，它在半導(dǎo)體襯底的上表面上延伸并延伸入淺溝槽內(nèi)；并形成一表面源電極，它與以溝槽為基礎(chǔ)的源電極、源極區(qū)和基極區(qū)電氣連接在一起。
30.如權(quán)利要求28的方法，其中形成表面源電極的步驟之前進(jìn)行以下步驟在半導(dǎo)體襯底上形成一覆蓋鈍化層；及對(duì)此覆蓋鈍化層作圖從而使其中形成一些接觸孔，以使以溝槽為基礎(chǔ)的源電極、源極區(qū)和基極區(qū)暴露。
31.如權(quán)利要求29的方法，其中形成柵電極的步驟包括形成多個(gè)條形柵電極，柵電極沿與深溝槽長(zhǎng)度方向垂直的方向伸過以溝槽為基礎(chǔ)的源電極；且其中表面源電極在跨于多個(gè)條形柵電極之間的一些位置與以溝槽為基礎(chǔ)的源電極、源極區(qū)和基極區(qū)電氣相連。
32.如權(quán)利要求29的方法，其中以溝槽為基礎(chǔ)的源電極通過第一電絕緣層與第一側(cè)壁分開；且其中形成淺溝槽的步驟包括利用以溝槽為基礎(chǔ)的源電極作為蝕刻掩模，選擇性蝕刻已被淺溝槽暴露的第一電絕緣層的一部分。
全文摘要
垂直MOSFET包括一個(gè)半導(dǎo)體襯底，其中有一些半導(dǎo)體臺(tái)面，它們被許多深條形溝槽分開。這些條形溝槽沿縱向沿第一方向平行伸過襯底。在這些深條形溝槽內(nèi)形成一些埋入式絕緣源電極。還提供一些絕緣柵電極，它們平行伸過那些半導(dǎo)體臺(tái)面并伸入在這些埋入式絕緣源電極內(nèi)的淺溝槽中。在襯底上做了一個(gè)表面源電極。此表面源電極在沿每個(gè)埋入式絕緣源電極長(zhǎng)度上的多個(gè)位置處與每個(gè)埋入式絕緣源電極電氣連接，這些多處連接降低了有效的源電極電阻并增大了器件的開關(guān)速度。
文檔編號(hào)H01L29/772GK1695251SQ02827542
公開日2005年11月9日 申請(qǐng)日期2002年11月19日 優(yōu)先權(quán)日2001年11月26日
發(fā)明者B·J·巴利加 申請(qǐng)人:硅半導(dǎo)體公司