專(zhuān)利名稱(chēng)：間隙結(jié)構(gòu)制造方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于一種間隙結(jié)構(gòu)之制造方法，特別是關(guān)于一種用以制造次百納米范圍之場(chǎng)效晶體管間隙結(jié)構(gòu)之方法。
背景技術(shù)：
習(xí)知該項(xiàng)技藝者都知道在制造場(chǎng)效晶體管時(shí)，例如用于MOS晶體管以及非易失性記憶晶體管，間隙結(jié)構(gòu)或側(cè)壁隔離體都是用來(lái)與柵極堆棧間呈有效隔離，以及用于源極/漏極區(qū)域之自排列形成(self-aligning formation)。
圖1A與1B系為簡(jiǎn)化之截面圖，用以說(shuō)明根據(jù)習(xí)知技藝之間隙結(jié)構(gòu)制造方法的詳細(xì)制造步驟。根據(jù)圖1A，在此過(guò)程中，首先于一支撐基板100上形成一具有一柵極絕緣層200與在柵極絕緣層200上的一控制或柵極層300之柵極堆棧G，該支撐基板100通常包含了一半導(dǎo)體材料；接著，沉積一絕緣層400在該支撐基板100以及該柵極堆棧G的表面上，該絕緣層400在本質(zhì)上具有一固定一致之厚度。
根據(jù)圖1B，接下來(lái)的步驟是執(zhí)行一等向性蝕刻處理，例如反應(yīng)離子蝕刻(Reactive Ion Etching，RIE)，其產(chǎn)生了最后的間隙結(jié)構(gòu)S400，提供了柵極堆棧G之有效絕緣或有效保護(hù)，并進(jìn)一步使該支撐基板100中的源極/漏極區(qū)域S與D得以藉由例如離子注入而自排列形成(圖中未示)。
然而，關(guān)于此類(lèi)型之用以制造間隙結(jié)構(gòu)的傳統(tǒng)方式所具有的缺點(diǎn)在于難以適當(dāng)控制間隙結(jié)構(gòu)S400的尺寸；更具體而言，柵極堆棧G個(gè)別的一致沉積造成了不同間隙結(jié)構(gòu)S400厚度上的明顯擾動(dòng)，且使用反應(yīng)離子蝕刻(RIE)時(shí)亦必須承擔(dān)破壞柵極絕緣層或柵極氧化物之風(fēng)險(xiǎn)；此外，在某些情形中，蝕刻速率的擾動(dòng)亦必須加以考量，其系與晶圓的特定位置以及柵極的空間密度有關(guān)，這將依序產(chǎn)生具有不同厚度的間隙結(jié)構(gòu)。
特別是關(guān)于在次百納米(sub-100 nanometre)范圍中的場(chǎng)效晶體管之制造，在不久的將來(lái)其將成為一新標(biāo)準(zhǔn)；然而，所使用之間隙結(jié)構(gòu)的此類(lèi)型擾動(dòng)是不被允許的，這是因?yàn)猷徑鼥艠O堆棧G之間的最小距離亦將會(huì)降低，導(dǎo)致在沉積絕緣層以及蝕刻清除支撐基板時(shí)將產(chǎn)生需要加以考量的種種問(wèn)題。由于這些間隙結(jié)構(gòu)將因此而在注入源極/漏極區(qū)域尺寸時(shí)作為自排列掩模(aligning masks)，因此用于制造間隙結(jié)構(gòu)之此類(lèi)傳統(tǒng)制造方法便無(wú)法用來(lái)制造特別是具有特征尺寸為30納米之結(jié)構(gòu)。基于此一原因，在蝕刻?hào)艠O堆棧與實(shí)際的間隙體時(shí)，必須特別注意光顯影(lithography)上的困難度。
因此，基于以上目的，本發(fā)明提供了一種用以制造間隙結(jié)構(gòu)的方法，其具有較佳的準(zhǔn)確性。
根據(jù)本發(fā)明，此一目的可藉由權(quán)利要求1所描述的方法而達(dá)成。

發(fā)明內(nèi)容
首先，即使是在次百納米的范圍中，本發(fā)明仍能夠以一個(gè)容易控制并具有高度準(zhǔn)確性的方法來(lái)形成間隙結(jié)構(gòu)，特別是在一半導(dǎo)體基板上形成一柵極絕緣層、一柵極層與一覆蓋沉積抑制層；該柵極絕緣層具有一柵極沉積抑制層，藉由依次地圖形化該柵極層與該覆蓋沉積抑制層，以形成柵極堆棧；最后選擇性地沉積一關(guān)于沉積抑制層之絕緣層于該柵極絕緣層內(nèi)以及該柵極層上。習(xí)慣上所使用之反應(yīng)離子蝕刻系于本發(fā)明中被省略，這進(jìn)一步表示敏感的柵極絕緣層不會(huì)遭受到被破壞的風(fēng)險(xiǎn)。
在進(jìn)一步的步驟中，最好是實(shí)施一注入步驟，來(lái)稍微在該半導(dǎo)體基板中摻雜入一摻雜區(qū)域，以利用該等間隙結(jié)構(gòu)而于一自排列方式中很準(zhǔn)確地設(shè)定一信道長(zhǎng)度。
在進(jìn)一步的步驟中，最好是選擇性地關(guān)于該等沉積抑制層而產(chǎn)生一個(gè)進(jìn)一步的絕緣層，以形成一加寬的間隙結(jié)構(gòu)，并實(shí)施一進(jìn)一步之注入，以于該半導(dǎo)體基板中形成源極/漏極區(qū)域，產(chǎn)生具有較佳絕緣性質(zhì)的一間隙結(jié)構(gòu)；該間隙結(jié)構(gòu)適于在一自排列方式中形成個(gè)別場(chǎng)校晶體管的連接區(qū)域。
該等沉積抑制層最好是包含一氮化物層，及/或具有高氮含量之一氮氧化物層，其中臭氧增強(qiáng)(ozone-enhanced)之TEOS沉積系于選擇性形成該絕緣層時(shí)發(fā)生。在此一情形中，并非只獲得特定的高品質(zhì)柵極介電質(zhì)，亦可于使用標(biāo)準(zhǔn)材料之沉積過(guò)程中達(dá)成特別高的選擇性。
在選擇性沉積中，形成在該等沉積抑制層上的薄殘余層能夠選擇性地藉由濕式蝕刻而移除，而源極/漏極區(qū)域所需之接觸開(kāi)口與柵極層則可以一個(gè)特別簡(jiǎn)單的方式形成。
為進(jìn)一步增進(jìn)間隙結(jié)構(gòu)的電性性質(zhì)，選擇性沉積之該等絕緣層能夠被熱退火(annealed)處理，并藉而變得致密(densified)。
在進(jìn)一步的步驟中，最好是移除該等沉積抑制層，以移去在半導(dǎo)體基板中的該柵極層與該源極/漏極區(qū)域上的覆蓋物，而為一能夠被硅化而沉積在整體表面上的材料，以及使得未被覆蓋的半導(dǎo)體基板與柵極層上之一表面層能夠藉由可被硅化之該材料而轉(zhuǎn)化形成高傳導(dǎo)性之連接區(qū)域。
進(jìn)一步的權(quán)利要求附屬項(xiàng)進(jìn)而載明了本發(fā)明中的優(yōu)越配置之特征。


本發(fā)明系以下述實(shí)施例為基礎(chǔ)，并配合下列圖式而加以詳細(xì)說(shuō)明，其中圖1A與1B顯示了簡(jiǎn)化之截面圖，以說(shuō)明在習(xí)知技藝中間隙結(jié)構(gòu)制造方法的重要制造步驟；以及圖2A至圖2F顯示了簡(jiǎn)化之截面圖，以說(shuō)明在本發(fā)明中間隙結(jié)構(gòu)制造方法的重要制造步驟，其系參考CMOS晶體管的標(biāo)準(zhǔn)制造程序?yàn)閰⒖颊f(shuō)明。
具體實(shí)施例方式
因此，首先可利用例如淺溝渠隔離技術(shù)(Shallow TrenchIsolation，STI)之方式，而于一支撐基板1中形成主動(dòng)區(qū)域(圖中未示)，該支撐基板1最好是包含一硅半導(dǎo)體基板。接著，利用一沉積制程而形成一氮化物層(例如Si3N4)，及/或一含有高氮含量之氮氧化物層(SiON)于該支撐基板1上，以產(chǎn)生一具有至少一柵極沉積抑制層2A之柵極絕緣層2；根據(jù)圖2A，該柵極絕緣層2亦可包含一多重膜層，其包含了如上所述之柵極沉積抑制層2A(氮化物層及/或含高氮含量之氮氧化物層)以及一氧化物層2B(例如SiO2)，在此一方式中，能夠產(chǎn)生改善之電荷保持性質(zhì)，特別是在非易失性半導(dǎo)體存儲(chǔ)元件的區(qū)域中。
如圖2A所示，接著形成一控制或柵極層3，這最好是包含了厚度約為100至150納米之半導(dǎo)體材料(多晶硅或多晶SiGe)的沉積。
此外，亦利用與該柵極沉積抑制層2A(包含氮化物層及/或含高氮含量之氮氧化物層)的沉積方式相同的方式來(lái)形成一覆蓋沉積抑制層4于該柵極層3的表面上。
利用一低壓化學(xué)氣相沉積(Low Pressure Chemical VaporDeposition，LPCVD)制程而沉積在該柵極層3表面上的氮化硅層4最好是具有約為5至10納米之厚度；舉例而言，為了圖形化包含有膜層3與4之該膜層序列，可于該覆蓋沉積抑制層4的表面上，形成一硬掩模層5，例如沉積一厚度約為50納米的TEOS層來(lái)作為一氧化物硬掩模。
實(shí)際的圖形化系利用例如傳統(tǒng)之光顯影制程而實(shí)施，在此不再加以贅述，其包含了使用一阻質(zhì)材料、曝光與圖形化此一材料，并接著先利用圖形化之阻質(zhì)來(lái)將該硬掩模5圖形化；接著，移除該阻質(zhì)或是將其分為細(xì)段，而該等膜層3與4之實(shí)際圖形化系利用已圖形化之硬掩模5而實(shí)施，以形成柵極堆棧G；該柵極沉積抑制層2A亦作為一蝕刻終止層。在此一情形中，通常會(huì)使用一非等向性蝕刻制程，其中硬掩模5最后系被移除，而產(chǎn)生如圖2B所描述之截面圖。
接著，根據(jù)圖2C，關(guān)于該柵極堆棧G與該覆蓋沉積抑制層4之間的該柵極沉積抑制層2A而選擇性地沉積一絕緣層6于該柵極堆棧G上，特別是在使用氮化物及/或氮氧化物層的情形中，一氧化物沉積可產(chǎn)生的選擇性范圍約為5至10種，因此而再該等沉積抑制層2A與4之水平表面上觀察到輕微的氧化物成長(zhǎng)時(shí)，便于該柵極堆棧G的側(cè)壁處建立了高氧化物之成長(zhǎng)。利用此類(lèi)型之選擇性氧化物沉積方式，能夠使間隙結(jié)構(gòu)具有例如約12至15納米的厚度，以于一簡(jiǎn)單的控制方法中產(chǎn)生高度準(zhǔn)確性，使得即使是具有次百納米范圍的場(chǎng)效晶體管，都能夠在一個(gè)簡(jiǎn)單又精確的方式中產(chǎn)生。然而，特別是在此一制作方法中并不需要使用任何額外的非等向性蝕刻制程(例如反應(yīng)離子蝕刻RIE)，因此能夠避免敏感的柵極絕緣層在蝕刻過(guò)程中被破壞。
接著，根據(jù)圖2C，在一個(gè)可選擇的注入步驟中，可于一自排列方式中，利用半導(dǎo)體基板1中選擇性沉積之絕緣層6而形成一輕微摻雜之連接摻雜區(qū)域LDD，使得有效信道長(zhǎng)度能夠被高度準(zhǔn)確地設(shè)定，特別是在特征尺寸小于100納米的情形中。
可使用一臭氧增強(qiáng)之TEOS沉積制程來(lái)形成絕緣層6的選擇性沉積，其可于一傳統(tǒng)的化學(xué)氣相沉積設(shè)備中實(shí)施，亦可利用一臭氧活化之TEOS(Tetraethyl Orthosilicate)而執(zhí)行。在此情形中，絕緣層6或是TEOS之成長(zhǎng)皆與未被覆蓋的硅表面高度相關(guān)；因此在該等沉積抑制層2A與4處，所發(fā)生的TEOS成長(zhǎng)顯然較少，其中氮化物層在該等沉積抑制層2A與4上的沉積數(shù)量大概是在純硅上的五分之一。
其產(chǎn)生的較佳結(jié)果為，TEOS與臭氧之間的氣體流量比例在氣相沉積初期相當(dāng)高，而接著將會(huì)有所變化，直到平衡狀態(tài)產(chǎn)生，TEOS與臭氧之間的氣體流量比例亦將降低，藉此方式可以形成具有高度均勻性而無(wú)計(jì)量上之偏差的一硅氧化物層。
舉例而言，當(dāng)一開(kāi)始TEOS與含有臭氧之氣體間的氣體流量比例為10的時(shí)候，在經(jīng)過(guò)了約一分鐘后，達(dá)到穩(wěn)定狀態(tài)時(shí)，此一比例便降至0.4左右；為了能夠決定正確的參數(shù)，系參考文獻(xiàn)“N.ELBEL，Z.GABRICet al.A new STI process spaced on selective oxide deposition，reported at the 1998 symposium on VLSI technology，Honolulu，Hawaii”而決定，該文獻(xiàn)中對(duì)于此類(lèi)型之SELOX沉積制程具有詳細(xì)說(shuō)明。
本發(fā)明之方法的優(yōu)勢(shì)亦在于減少了沉積抑制層2A與4之厚度，因此而更容易在后續(xù)的步驟中移除該等膜層。由于此類(lèi)型之方法同樣于攝氏350度至600度之間實(shí)施，因此能夠?qū)雽?dǎo)體電路上所產(chǎn)生的熱負(fù)載保持于低等級(jí)，特別是在較低溫度范圍中。
根據(jù)圖2C，可選擇實(shí)施一習(xí)知之致密化退火或是一額外的氧化步驟，以使選擇性沉積之絕緣層6更為致密；且在此方式中，絕緣層6的電性性質(zhì)，特別是絕緣性質(zhì)，都能夠進(jìn)一步被改善。
因此，當(dāng)基板1與柵極層3的結(jié)晶方向彼此高度相關(guān)時(shí)，即使是具有次百納米范圍之間隙結(jié)構(gòu)，亦能夠被高度準(zhǔn)確的調(diào)整設(shè)定，其沿著側(cè)壁方向之厚度變化范圍僅為5％～7％。
除了圖2C所描述的已符合所需之間隙結(jié)構(gòu)外，此結(jié)構(gòu)亦可被修飾或推廣；舉例而言，藉由傳統(tǒng)的濕式蝕刻方式，能夠?qū)⑦x擇性沉積之絕緣層進(jìn)行部分蝕刻，使得形成在沉積抑制層2A與4上的非常薄之殘余層能夠完全被移除，亦移除了該柵極沉積抑制層2A與覆蓋沉積抑制層4上之覆蓋物。
根據(jù)圖2D，另外可再次關(guān)于該等沉積抑制層2A與4而選擇性沉積一或進(jìn)一步之絕緣層7與一較厚的氧化物層(最好是一厚度約為30至50納米的氧化物層)于該柵極堆棧G之側(cè)壁處；圖2D所再次描述的選擇性沉積制程本質(zhì)上系對(duì)應(yīng)于圖2C所示之選擇性蝕刻制程，因此關(guān)于此一制程之說(shuō)明便不再加以贅述。
根據(jù)圖2D，在接下來(lái)的步驟中，可隨意移除該柵極沉積抑制層2A與該覆蓋沉積抑制層4上之該等殘余層，并可再一次實(shí)施一進(jìn)一步之注入I2，以于該半導(dǎo)體基板中形成實(shí)際的源極/漏極區(qū)域S/D，使得該等源極/漏極區(qū)域的電阻值降低，并改善了包含有絕緣層6與7之間隙結(jié)構(gòu)的電性性質(zhì)；同樣的，再次實(shí)施一熱退火處理，以增進(jìn)該間隙結(jié)構(gòu)的電性性能，使得沉積之氧化物能夠致密化，且在注入時(shí)產(chǎn)生于該基板1中的破壞能夠被退火而去除。
根據(jù)圖2E，舉例而言，接下來(lái)的步驟為實(shí)施一濕式蝕刻，使得該沉積抑制層2A與4能夠被移除，且去除該半導(dǎo)體基板1與該柵極層3上之覆蓋物；若使用氮化物層及/或氮氧化物層作為沉積抑制層2A與4時(shí)，最好是實(shí)施一氮化物濕式蝕刻制程。
根據(jù)圖2F，為了更進(jìn)一步增進(jìn)該柵極層3與該源極/漏極區(qū)域S/D的電傳導(dǎo)性，及/或?yàn)榱水a(chǎn)生高傳導(dǎo)性連接區(qū)域，首先可隨意沉積一能夠被硅化之材料、或是一能被硅化之金屬層(例如鈷、鎳或鉑)于整體表面上；接著，該半導(dǎo)體基板1的結(jié)晶表面層或是該柵極層3的多晶表面系藉由能夠被硅化之該等材料而被轉(zhuǎn)化，以形成高傳導(dǎo)性連接區(qū)域8，在這些表面上未形成硅化物之該等材料并不與半導(dǎo)體材料(硅)接觸，而是已沉積之材料(金屬)系基于沉積層的選擇性回蝕(back-etching)之理由，而能夠藉由較佳的濕式化學(xué)蝕刻方式殘余在適當(dāng)?shù)牡胤?；因此而能夠只使用一單一蝕刻腔室，來(lái)產(chǎn)生重復(fù)的圖形化步驟，以形成該等間隙結(jié)構(gòu)與該等連接區(qū)域，這表示能夠進(jìn)一步降低制造上的成本。
若使用鈷、鎳或是鉑，所產(chǎn)生之高傳導(dǎo)性的連接區(qū)域8則為硅化鈷層、硅化鎳層或是硅化鉑層，其系藉由本發(fā)明新穎方式所形成之間隙結(jié)構(gòu)而于一自排列方式中形成。
晶體管結(jié)構(gòu)則以一般的方式完成，因此其所需要的步驟便不在此加以贅述。
以上所敘述之本發(fā)明系以CMOS晶體管為基礎(chǔ)加以說(shuō)明，但并不能將本發(fā)明限制于此一特殊應(yīng)用中，同樣的方式亦可用以完成具有間隙結(jié)構(gòu)之場(chǎng)效晶體管的其它半導(dǎo)體組件，例如非易失性半導(dǎo)體存儲(chǔ)元件。
此外，本發(fā)明亦不受限于僅使用上述之氮化物及/或氮氧化物來(lái)作為結(jié)合于SELOX制程中之沉積抑制層，而同樣的方式亦可以用來(lái)完成其它可取代之沉積抑制層以及與其相關(guān)的選擇性沉積制程。
組件代表符號(hào)說(shuō)明1，100半導(dǎo)體基板2，200柵極絕緣層3，300柵極層2A柵極沉積抑制層2B氧化物層4 覆蓋沉積抑制層400 絕緣層S400 傳統(tǒng)間隙結(jié)構(gòu)5 硬掩模層6，7 選擇性沉積之絕緣層S6，S7間隙結(jié)構(gòu)8 連接區(qū)域I1，I2離子注入G 柵極堆棧S 源極區(qū)域D 漏極區(qū)域LDD 連接摻雜區(qū)域
權(quán)利要求
1.一種用以制造一間隙結(jié)構(gòu)的方法，其包含步驟為a)形成一具有一柵極沉積抑制層(2A)的柵極絕緣層(2)、一柵極層(3)與一覆蓋沉積抑制層(4)于一半導(dǎo)體基板(1)上；b)圖形化該柵極層(3)與該覆蓋沉積抑制層(4)，以形成柵極堆棧(G)；以及c)選擇性地沉積一關(guān)于該等沉積抑制層(2A，4)的絕緣層(6)，以形成該間隙結(jié)構(gòu)。
2.如權(quán)利要求1之方法，其特征在于該方法更具有下列步驟d)實(shí)施一注入(I1)，以于該半導(dǎo)體基板(1)中形成連接摻雜區(qū)域(LDD)。
3.如權(quán)利要求1或2中任一項(xiàng)之方法，其特征在于該方法更具有下列步驟e)選擇性地沉積一另一關(guān)于該等沉積抑制層(2A，4)的絕緣層(7)，以形成一增寬的間隙結(jié)構(gòu)。
4.如權(quán)利要求3之方法，其特征在于該方法更具有下列步驟f)實(shí)施另一注入(I2)，以于該半導(dǎo)體基板(1)中形成源極/漏極區(qū)域(S/D)。
5.如權(quán)利要求1至4中任一項(xiàng)之方法，其特征在于該等沉積抑制層(2A，4)包含氮化物層及/或含有高氮含量之氮氧化物層，且于步驟c)及/或步驟e)中實(shí)施一臭氧增強(qiáng)TEOS沉積。
6.如權(quán)利要求1至5中任一項(xiàng)之方法，其特征在于在該柵極堆棧G之側(cè)壁處所選擇性沉積的該等絕緣層(6，7)具有間隙層(S6，S7)，且于該等沉積抑制層(2A，4)處具有薄殘余層，該等薄殘余層乃于另一步驟中以濕式蝕刻來(lái)移除。
7.如權(quán)利要求1至6中任一項(xiàng)之方法，其特征在于該方法更具有致密化該選擇性沉積之絕緣層(6，7)的步驟c1)及/或步驟e1)。
8.如權(quán)利要求1至7中任一項(xiàng)之方法，其特征在于該方法更具有下列步驟g)移除該等沉積抑制層(2A，4)，以顯露該柵極層3與該半導(dǎo)體基板(1)；h)沉積一可被硅化的材料；以及i)利用該可被硅化的材料轉(zhuǎn)化未被覆蓋的該半導(dǎo)體基板(1)的一表面與該柵極層(3)，以形成該源極/漏極區(qū)域(S/D)與該柵極層(3)的高傳導(dǎo)性連接區(qū)域(8)。
9.如權(quán)利要求1至8中任一項(xiàng)之方法，其特征在于該柵極層(3)包含了多晶硅，而該半導(dǎo)體基板(1)包含了結(jié)晶硅。
10.如權(quán)利要求1至9中任一項(xiàng)之方法，其特征在于該方法被用以制造次百納米范圍中的場(chǎng)效晶體管。
全文摘要
本發(fā)明涉及一種用以制造間隙結(jié)構(gòu)的方法，其包含步驟形成一具有一柵極沉積抑制層(2A)的柵極絕緣層(2)、一柵極層(3)與一覆蓋沉積抑制層(4)于一半導(dǎo)體基板(1)上，并圖形化該柵極層(3)與該覆蓋沉積抑制層(4)，以形成柵極堆棧(G)；利用該等沉積抑制層(2A，4)而選擇性地沉積一絕緣層(6)以便高度準(zhǔn)確地形成一間隙結(jié)構(gòu)。
文檔編號(hào)H01L29/78GK1663025SQ03814208
公開(kāi)日2005年8月31日 申請(qǐng)日期2003年5月14日 優(yōu)先權(quán)日2002年6月17日
發(fā)明者H·圖斯 申請(qǐng)人:因芬尼昂技術(shù)股份公司