專利名稱：動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體組件的制造方法，且特別涉及一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元(DRAM cell)及其制造方法。
背景技術(shù)：
電容器是存儲(chǔ)單元借以儲(chǔ)存信息的重要部位，如果電容器所儲(chǔ)存的電荷愈多，則在讀取數(shù)據(jù)時(shí)受噪聲的影響將大大的降低。要增加電容器儲(chǔ)存電荷能力的方法有很多種，例如是增加電容器的面積，使整個(gè)儲(chǔ)存于電容器內(nèi)的電荷數(shù)量增加。而找尋新的儲(chǔ)存電容器結(jié)構(gòu)及其制造方法，以便于在儲(chǔ)存電容器所占的面積縮小的情況下，仍維持所需的電容值將是目前組件集成度不斷增加下所欲達(dá)到的目標(biāo)之一。
目前有一種稱為“深溝槽式電容器(deep trench capacitor)”被廣泛應(yīng)用于存儲(chǔ)元件中，圖1所示是現(xiàn)有技術(shù)的一種具有深溝槽式電容器的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的剖面示意圖。
請(qǐng)參照?qǐng)D1，現(xiàn)有技術(shù)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元包括一深溝槽式電容器140與一晶體管150。深溝槽式電容器140位于一基底100中，且此深溝槽式電容器140包括位于一深溝槽110中作為上電極的多晶硅層106a、106b與106c、位于深溝槽110周?chē)?00中作為下電極的埋入電極區(qū)102以及上下電極間的電容介電層(capacitor dielectric)104。這種深溝槽式電容器140的結(jié)構(gòu)以三層多晶硅層106a、106b與106c構(gòu)成其上電極，且通常于基底100內(nèi)部還會(huì)另外植入一埋入電極區(qū)102與112。因此，要形成如此復(fù)雜的結(jié)構(gòu)勢(shì)必需要復(fù)雜煩瑣的制作工藝。而且，現(xiàn)有技術(shù)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元中還有晶體管150的存在，而晶體管150包括位于基底100上的柵極130以及位于柵極130兩側(cè)的基底100中的源/漏極132。此外，于多晶硅層106b與基底100之間還有一環(huán)狀氧化物層(collar oxide)108用來(lái)隔絕多晶硅層106b與埋入電極區(qū)112，并于基底100中鄰接多晶硅層106c的區(qū)域有一埋入式帶(buried strap，簡(jiǎn)稱BS)114。因此，如何簡(jiǎn)化動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的電容器的結(jié)構(gòu)與制作工藝將是未來(lái)發(fā)展的重點(diǎn)之一。而且，因?yàn)楝F(xiàn)有技術(shù)的深溝槽式電容器的溝槽深度很深，而需要配合較大的電容器截面積以利多晶硅層的填入。所以，這種深溝槽式電容器無(wú)法隨著組件小型化的趨勢(shì)縮小。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元及其制造方法，以便能夠配合組件小型化的趨勢(shì)發(fā)展。
本發(fā)明的再一目的是提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元及其制造方法，以簡(jiǎn)化制作工藝并降低制造成本。
本發(fā)明的另一目的是提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元及其制造方法，可獲得更大的電容耦合率。
本發(fā)明的另一目的是提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元及其制造方法，可與一般邏輯程序(logic process)兼容而應(yīng)用于系統(tǒng)單芯片(system-on-chip，簡(jiǎn)稱SOC)上。
根據(jù)上述與其它目的，本發(fā)明提出一種溝槽式電容器的制造方法。此方法先于基底中形成一溝槽。之后，于溝槽表面形成一第一電容介電層，再于溝槽內(nèi)形成一導(dǎo)電層。然后，于基底及導(dǎo)電層上形成一第二電容介電層，其中第一與第二電容介電層周?chē)幕鬃鳛橄码姌O，再于基底上形成一凸出電極，其延伸于第一導(dǎo)電層上并覆蓋溝槽與基底的交界處。接著，將凸出電極與第一導(dǎo)電層電連接，其中第一導(dǎo)電層以及凸出電極作為上電極。
本發(fā)明還提出一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的制造方法，包括于一基底中形成一溝槽。之后，于溝槽表面形成一第一電容介電層，再于溝槽內(nèi)形成一導(dǎo)電層。隨后，于基底及導(dǎo)電層上形成一第二電容介電層，其中第一與第二電容介電層周?chē)幕鬃鳛橄码姌O，再于基底上形成一凸出電極以及一柵極，其中凸出電極位于溝槽周緣的基底上并覆蓋溝槽與基底的交界處。然后，于柵極側(cè)邊的基底中形成數(shù)個(gè)源/漏極，再將凸出電極和第一導(dǎo)電層電連接，其中第一導(dǎo)電層以及凸出電極作為溝槽式電容器的上電極。
本發(fā)明提出一種溝槽式電容器，包括一基底、一導(dǎo)電層與一電容介電層，其中基底中具有一溝槽。導(dǎo)電層則填滿溝槽且延伸至溝槽周緣的基底上。而電容介電層是位于溝槽表面與導(dǎo)電層之間以及導(dǎo)電層與基底之間，其中導(dǎo)電層作為上電極，而電容介電層周?chē)幕鬃鳛橄码姌O。
本發(fā)明又提出一種溝槽式電容器，包括一基底、一第一電容介電層、一導(dǎo)電層、一凸出電極、一第二電容介電層以及一導(dǎo)電結(jié)構(gòu)，其中基底具有一溝槽。導(dǎo)電層則位于溝槽內(nèi)，第一電容介電層則位于溝槽表面與導(dǎo)電層之間。凸出電極位于溝槽周緣的基底上并覆蓋于溝槽與基底的交界處。導(dǎo)電層以及凸出電極通過(guò)導(dǎo)電結(jié)構(gòu)電連接而作為上電極。再者，第二電容介電層是位于凸出電極與基底之間，其中第一與第二電容介電層周?chē)幕鬃鳛橄码姌O。
本發(fā)明另外提出一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，包括具有一溝槽的基底、一電容介電層、一導(dǎo)電層、一柵極、數(shù)個(gè)源/漏極以及一柵介電層。導(dǎo)電層填滿溝槽且延伸至溝槽周緣的基底上，電容介電層則位于溝槽表面與導(dǎo)電層之間以及導(dǎo)電層與基底之間，其中導(dǎo)電層作為一電容器的上電極，而電容介電層周?chē)幕鬃鳛殡娙萜鞯南码姌O。而柵極位于導(dǎo)電層旁的基底上、源/漏極則位于柵極側(cè)邊的基底中，且柵介電層是位于柵極與基底之間。
本發(fā)明又提出一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，包括具有一溝槽的基底、一第一電容介電層、一第二電容介電層、一導(dǎo)電層、一凸出電極、一柵極、數(shù)個(gè)源/漏極、一柵介電層以及一導(dǎo)電結(jié)構(gòu)。導(dǎo)電層位于溝槽內(nèi)，第一電容介電層則位于溝槽表面與導(dǎo)電層之間。凸出電極位于溝槽周緣的基底上并覆蓋于溝槽與基底的交界處，第二電容介電層則位于凸出電極與基底之間以及凸出電極與導(dǎo)電層之間，其中第一與第二電容介電層周?chē)幕鬃鳛殡娙萜鞯南码姌O。而柵極位于凸出電極旁的基底上，源/漏極則位于柵極側(cè)邊的基底中。再者，柵介電層是位于柵極與基底之間，而導(dǎo)電結(jié)構(gòu)將凸出電極與導(dǎo)電層電連接，其中導(dǎo)電層、凸出電極以及導(dǎo)電結(jié)構(gòu)作為電容器的上電極。
本發(fā)明因?yàn)樵跍喜垡酝獾幕咨显O(shè)計(jì)一凸出電極覆蓋溝槽與基底交界處來(lái)當(dāng)作電容器上電極的一部份，所以不但避免溝槽式電容器與基底的交界處發(fā)生漏電，還可獲得更大的電容耦合率。此外，本發(fā)明因?yàn)槟軌虼钆洮F(xiàn)有的邏輯程序，故可簡(jiǎn)化制作工藝并降低制造成本，進(jìn)而可應(yīng)用于系統(tǒng)單芯片中。而且，本發(fā)明的電容器面積因?yàn)槎嘁粔K凸出于溝槽的電極，故可使整個(gè)儲(chǔ)存于電容器內(nèi)的電荷數(shù)量比現(xiàn)有技術(shù)多。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。


圖1是現(xiàn)有技術(shù)一種具有深溝槽式電容器的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的剖面示意圖。
圖2A至圖2H是依照本發(fā)明的一優(yōu)選實(shí)施例的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的制造流程的剖面示意圖。
附圖標(biāo)記說(shuō)明100，200基底102，112埋入電極區(qū)104，202，206a電容介電層106a，106b，106c多晶硅層108環(huán)狀氧化層110深溝槽114埋入式帶130，208b柵極132，211源/漏極140深溝槽式電容器150晶體管201墊狀氧化層206b柵介電層203，219掩模層204導(dǎo)電層208a凸出電極209間隙壁210溝槽212內(nèi)層介電層214接觸窗開(kāi)口216導(dǎo)電結(jié)構(gòu)220淺溝槽隔離結(jié)構(gòu)具體實(shí)施方式
圖2A至圖2H是依照本發(fā)明的一優(yōu)選實(shí)施例的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元(DRAM cell)的制造流程的剖面示意圖，其可應(yīng)用于系統(tǒng)單芯片(system-on-chip，簡(jiǎn)稱SOC)。請(qǐng)參照?qǐng)D2A，提供一基底200如硅基底，再于基底200上形成一墊狀氧化層(pad oxide)201，并于墊狀氧化層201上形成一掩模層(mask layer)203。之后，以掩模層203為掩模，于基底200中蝕刻形成一溝槽210。
接著，請(qǐng)參照?qǐng)D2B，于基底200上形成一電容介電層202覆蓋溝槽210表面。電容介電層202例如是氧化硅/氮化硅/氧化硅堆棧層(ONO)或氮化硅/氧化硅堆棧層(NO)。
隨后，請(qǐng)參照?qǐng)D2C，于溝槽210中形成一第一導(dǎo)電層204，其中第一導(dǎo)電層204的材質(zhì)如摻雜多晶硅。而前述于溝槽210中形成第一導(dǎo)電層204的步驟例如是先在基底200上形成一導(dǎo)電層填滿溝槽210，再利用化學(xué)機(jī)械研磨制作工藝(CMP)去除溝槽210以外的導(dǎo)電層以及電容介電層202，在此步驟中掩模層203可作為蝕刻終止層。
隨后，請(qǐng)參照?qǐng)D2D，移除部分第一導(dǎo)電層204使其頂面與基底200表面大致齊平，而移除部分第一導(dǎo)電層204的方法例如是回蝕刻法(etch back)。之后，將墊狀氧化層201與掩模層203完全去除，此時(shí)部分電容介電層202也會(huì)被去除。
之后，請(qǐng)參照?qǐng)D2E，可選擇于此時(shí)制作存儲(chǔ)元件的淺溝槽隔離結(jié)構(gòu)320，而且為了達(dá)到節(jié)省空間的目的，可將部分淺溝槽隔離結(jié)構(gòu)320延伸至溝槽210內(nèi)而位于第一導(dǎo)電層204與電容介電層202上。而此一形成淺溝槽隔離結(jié)構(gòu)220的步驟可以在所有制作工藝之前先進(jìn)行，而非限定在形成溝槽210與導(dǎo)電層204后才制作。
隨后，請(qǐng)參照?qǐng)D2F，于基底200表面及第一導(dǎo)電層204上形成一介電層，其中位于溝槽210周緣的基底200上的介電層可作為另一電容介電層206a，而離溝槽210較遠(yuǎn)且預(yù)定形成柵極的部位上的介電層可作為柵介電層206b。而且，電容介電層206a與柵介電層206b的材質(zhì)可以相同或不同，當(dāng)兩者為不同材質(zhì)時(shí)，可分別進(jìn)行電容介電層206a與柵介電層206b的形成步驟，且電容介電層206a與柵介電層206b例如是氧化硅/氮化硅/氧化硅堆棧層(ONO)或氮化硅/氧化硅堆棧層(NO)；另外，柵介電層206b可以是氧化層。此外，在柵介電層206b形成前可選擇先進(jìn)行一井植入制作工藝(wellimplantation)，以于基底200中形成一井狀槽(未示出)。且以PMOS為例，于基底200中形成的可為∏井狀槽。然后，再于基底200上形成一第二導(dǎo)電層208，其材質(zhì)如摻雜多晶硅。
接著，請(qǐng)參照?qǐng)D2G，定義第二導(dǎo)電層208，以形成一凸出電極208a以及一柵極208b，其中凸出電極208a位于溝槽210周緣的基底200上并覆蓋溝槽210與基底200的交界處。故可防止因后續(xù)制作工藝損傷裸露出的電容介電層202，而導(dǎo)致溝槽210頂部與基底200表面交接處發(fā)生漏電。此外，在溝槽210周緣的基底200上設(shè)置的一凸出電極208a還有增加電容耦合率的功用。而柵極208b是位于凸出電極208a旁的基底200上。之后，可于凸出電極208a以與門(mén)極208b側(cè)壁形成間隙壁209，其材質(zhì)例如是氮化硅。然后，進(jìn)行一源/漏極植入制作工藝，以于柵極208b側(cè)邊的基底200中形成源/漏極211。且以PMOS為例，基底200中所形成源/漏極211可以是p型摻雜區(qū)。接著，還可以包括一自行對(duì)準(zhǔn)金屬硅化制作工藝(salicide process)，以于凸出電極208a與柵極208b暴露出的表面上形成自行對(duì)準(zhǔn)硅化金屬層(未繪示)。
然后，請(qǐng)參照?qǐng)D2H，將凸出電極208a與第一導(dǎo)電層204電連接，其制作工藝?yán)缦扔诨?00上形成一內(nèi)層介電層(ILD)212覆蓋凸出電極208a、柵極208b、淺溝槽隔離結(jié)構(gòu)220以及第一導(dǎo)電層204。接著，于內(nèi)層介電層212中形成一接觸窗開(kāi)口214，暴露出部分凸出電極208a、第一導(dǎo)電層204，再于接觸窗開(kāi)口214中形成一導(dǎo)電結(jié)構(gòu)216，其材質(zhì)例如是銅或鎢。而在完成所有動(dòng)態(tài)隨機(jī)存取存儲(chǔ)元件的制作后，可提供負(fù)電壓至凸出電極208a，以使電容介電層202與206a周?chē)墓杌?00產(chǎn)生反轉(zhuǎn)而與源/漏極211具有相同電性，故可將電容介電層202與206a周?chē)墓杌?00視為電容器的下電極。相對(duì)的電容介電層202與206a即為電容器的介電層，而導(dǎo)電結(jié)構(gòu)216、第一導(dǎo)電層204以及凸出電極208a則是電容器的上電極。而且，本圖所示的接觸窗開(kāi)口214與導(dǎo)電結(jié)構(gòu)216的制作還可與動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元中的位線(未繪示)同時(shí)制作，所以不會(huì)增加光刻與蝕刻步驟。
綜上所述，本發(fā)明的特點(diǎn)在溝槽以外的基底上設(shè)置一凸出電極覆蓋溝槽與基底交界處來(lái)當(dāng)作電容器上電極的一部份，因此除了能夠防止后續(xù)制作工藝損傷電容介電層以避免漏電產(chǎn)生之外，還有增加電容耦合率的功用。而且，本發(fā)明可搭配現(xiàn)有的邏輯程序(logic process)來(lái)制作具此種電容器的存儲(chǔ)單元，因而可應(yīng)用于系統(tǒng)單芯片上。而且，本發(fā)明明顯較現(xiàn)有技術(shù)的深溝槽式電容器簡(jiǎn)單，所以可因簡(jiǎn)化制作工藝而降低制造成本。此外，因?yàn)楸景l(fā)明的電容器包括凸出于溝槽的電極，而使整個(gè)儲(chǔ)存于電容器內(nèi)的電荷數(shù)量較現(xiàn)有技術(shù)多，也因此本發(fā)明的電容器能隨組件往更小型化的趨勢(shì)發(fā)展，同時(shí)維持所需的電容值。
雖然本發(fā)明已以優(yōu)選實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，本領(lǐng)域中的普通技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)以后附的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種溝槽式電容器的制造方法，包括于一基底中形成一溝槽；于該溝槽表面形成一第一電容介電層；于該溝槽內(nèi)形成一導(dǎo)電層；于該基底表面及該導(dǎo)電層上形成一第二電容介電層，其中該第一電容介電層與該第二電容介電層周?chē)脑摶鬃鳛橐幌码姌O；于該基底上形成一凸出電極，該凸出電極位于該溝槽周緣的該基底上并覆蓋該溝槽與該基底的交界處；以及將該凸出電極與該導(dǎo)電層電連接，其中該導(dǎo)電層以及該凸出電極作為一上電極。
2.如權(quán)利要求1所述的溝槽式電容器的制造方法，其中將該凸出電極與該導(dǎo)電層電連接的步驟包括于該基底上形成一內(nèi)層介電層覆蓋該凸出電極；于該內(nèi)層介電層中形成一接觸窗開(kāi)口，暴露出部分該凸出電極與該導(dǎo)電層；以及于該接觸窗開(kāi)口中形成一導(dǎo)電結(jié)構(gòu)。
3.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的制造方法，包括于一基底中形成一溝槽；于該溝槽表面形成一第一電容介電層；于該溝槽內(nèi)形成一導(dǎo)電層；于該基底表面及該導(dǎo)電層上形成一第二電容介電層，其中該第一電容介電層與該第二電容介電層周?chē)脑摶鬃鳛橐浑娙萜鞯南码姌O；于該基底上形成一凸出電極以及一柵極，其中該凸出電極位于該溝槽周緣的該基底上并覆蓋該溝槽與該基底的交界處；于該柵極側(cè)面的該基底中形成多個(gè)源/漏極；以及將該凸出電極與該導(dǎo)電層電連接，其中該導(dǎo)電層以及該凸出電極作為該電容器的上電極。
4.如權(quán)利要求3所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的制造方法，其中將該凸出電極與該導(dǎo)電層電連接的步驟包括于該基底上形成一內(nèi)層介電層覆蓋該凸出電極；于該內(nèi)層介電層中形成一接觸窗開(kāi)口，暴露出部分該凸出電極與該導(dǎo)電層；以及于該接觸窗開(kāi)口中形成一導(dǎo)電結(jié)構(gòu)。
5.如權(quán)利要求3所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的制造方法，其中于該基底上形成該凸出電極以及該柵極之后，還包括于該凸出電極以及該柵極側(cè)壁形成多個(gè)間隙壁。
6.如權(quán)利要求3所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的制造方法，其中于該柵極側(cè)面的該基底中形成該些源/漏極之后，還包括于該凸出電極與該柵極暴露出的表面上形成一自行對(duì)準(zhǔn)硅化金屬層。
7.一種溝槽式電容器，包括一基底，該基底中具有一溝槽；一導(dǎo)電層，填滿該溝槽且延伸至該溝槽周緣的該基底上；以及一電容介電層，位于該溝槽表面與該導(dǎo)電層之間以及該導(dǎo)電層與該基底之間，其中該導(dǎo)電層作為一上電極，而該電容介電層周?chē)脑摶鬃鳛橐幌码姌O。
8.如權(quán)利要求7所述的溝槽式電容器，其中該電容介電層包括一第一部位，位于該溝槽表面與該導(dǎo)電層之間；以及一第二部位，位于該導(dǎo)電層與該基底之間。
9.如權(quán)利要求8所述的溝槽式電容器，其中該第一部位與該第二部位的材質(zhì)相同。
10.如權(quán)利要求8所述的溝槽式電容器，其中該第一部位與該第二部位的材質(zhì)不同。
11.如權(quán)利要求7所述的溝槽式電容器，其中該電容介電層包括氧化層、氧化硅/氮化硅/氧化硅堆棧層(ONO)和氮化硅/氧化硅堆棧層(NO)。
12.如權(quán)利要求7所述的溝槽式電容器，其中該導(dǎo)電層的材質(zhì)包括摻雜多晶硅。
13.一種溝槽式電容器，包括一基底，該基底中具有一溝槽；一導(dǎo)電層，位于該溝槽內(nèi)；一第一電容介電層，位于該溝槽表面與該導(dǎo)電層之間；一凸出電極，位于該溝槽周緣的該基底上并覆蓋該溝槽與該基底的交界處；一第二電容介電層，位于該凸出電極與該基底之間，其中該第一電容介電層與該第二電容介電層周?chē)脑摶鬃鳛橄码姌O；以及一導(dǎo)電結(jié)構(gòu)，將該凸出電極與該導(dǎo)電層電連接，其中該導(dǎo)電層、該凸出電極以及該導(dǎo)電結(jié)構(gòu)作為上電極。
14.如權(quán)利要求13所述的溝槽式電容器，其中該凸出電極延伸覆蓋于該導(dǎo)電層上。
15.如權(quán)利要求13所述的溝槽式電容器，其中該第一與第二電容介電層包括氧化層、氧化硅/氮化硅/氧化硅堆棧層和氮化硅/氧化硅堆棧層。
16.如權(quán)利要求13所述的溝槽式電容器，其中該導(dǎo)電層與該凸出電極的材質(zhì)包括摻雜多晶硅。
17.如權(quán)利要求13所述的溝槽式電容器，其中該導(dǎo)電結(jié)構(gòu)的材質(zhì)包括銅與鎢其中之一。
18.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，包括一基底，該基底中具有一溝槽；一導(dǎo)電層，填滿該溝槽且延伸至該溝槽周緣的該基底上；一電容介電層，位于該溝槽表面與該導(dǎo)電層之間以及該導(dǎo)電層與該基底之間，其中該導(dǎo)電層作為一電容器的一上電極，而該電容介電層周?chē)脑摶鬃鳛樵撾娙萜鞯囊幌码姌O；一柵極，位于該導(dǎo)電層旁的該基底上；多個(gè)源/漏極，位于該柵極側(cè)面的該基底中；以及一柵介電層，位于該柵極與該基底之間。
19.如權(quán)利要求18所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中該電容介電層包括氧化層、氧化硅/氮化硅/氧化硅堆棧層和氮化硅/氧化硅堆棧層。
20.如權(quán)利要求18所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中該電容介電層與該柵介電層的材質(zhì)相同。
21.如權(quán)利要求18所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中該電容介電層與該柵介電層的材質(zhì)不同。
22.如權(quán)利要求18所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中該導(dǎo)電層以及該柵極的材質(zhì)包括摻雜多晶硅。
23.如權(quán)利要求18所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中還包括多個(gè)間隙壁，位于該導(dǎo)電層以及該柵極的側(cè)壁。
24.如權(quán)利要求23所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中還包括一自行對(duì)準(zhǔn)硅化金屬層，位于該導(dǎo)電層與該柵極的表面上。
25.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，包括一基底，該基底中具有一溝槽；一導(dǎo)電層，位于該溝槽內(nèi)；一第一電容介電層，位于該溝槽表面與該導(dǎo)電層之間；一凸出電極，位于該溝槽周緣的該基底上并覆蓋該溝槽與該基底的交界處；一第二電容介電層，位于該凸出電極與該基底之間以及該凸出電極與該導(dǎo)電層之間，其中該第一電容介電層與該第二電容介電層周?chē)脑摶鬃鳛橐浑娙萜鞯南码姌O；一柵極，位于該凸出電極旁的該基底上；多個(gè)源/漏極，位于該柵極側(cè)面的該基底中；一柵介電層，位于該柵極與該基底之間；以及一導(dǎo)電結(jié)構(gòu)，將該凸出電極與該導(dǎo)電層電連接，其中該導(dǎo)電層、該凸出電極以及該導(dǎo)電結(jié)構(gòu)作為該電容器的上電極。
26.如權(quán)利要求25所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中該凸出電極延伸覆蓋于該導(dǎo)電層上。
27.如權(quán)利要求25所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中該第一電容介電層與該第二電容介電層包括氧化層、氧化硅/氮化硅/氧化硅堆棧層和氮化硅/氧化硅堆棧層。
28.如權(quán)利要求25所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中該導(dǎo)電層、該柵極以及該凸出電極的材質(zhì)包括摻雜多晶硅。
29.如權(quán)利要求25所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中該導(dǎo)電結(jié)構(gòu)的材質(zhì)包括銅與鎢其中之一。
30.如權(quán)利要求25所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中還包括多個(gè)間隙壁，位于該凸出電極以及該柵極的側(cè)壁。
31.如權(quán)利要求30所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中還包括一自行對(duì)準(zhǔn)硅化金屬層，位于該凸出電極與該柵極的表面上。
32.如權(quán)利要求25所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中該第一、第二電容介電層與該柵介電層的材質(zhì)相同。
33.如權(quán)利要求25所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元，其中該第一、第二電容介電層與該柵介電層的材質(zhì)不同。
全文摘要
本發(fā)明公開(kāi)了一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元及其制造方法。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的溝槽式電容器的制造方法是在一基底上形成一溝槽。而后，在溝槽表面上形成第一電容介電層，接下去再在溝槽內(nèi)形成一導(dǎo)電層。然后，在基底表面上形成一第二導(dǎo)電層，其中第一與第二電容介電層周?chē)幕鬃鳛橄码姌O。隨后，在基底上形成一凸出電極，該電極覆蓋溝槽與基底的交界處，并延伸覆蓋于導(dǎo)電層上。接下去，將凸出電極與導(dǎo)電層電連接，作為電容器的上電極。由于本發(fā)明結(jié)構(gòu)與制作工藝都很簡(jiǎn)單，所以不但可防止漏電問(wèn)題還能節(jié)省制造成本。
文檔編號(hào)H01L21/70GK1619795SQ20031011642
公開(kāi)日2005年5月25日 申請(qǐng)日期2003年11月21日 優(yōu)先權(quán)日2003年11月21日
發(fā)明者林永昌, 梁佳文, 王泉富 申請(qǐng)人:聯(lián)華電子股份有限公司