專利名稱：硅化鈷膜形成方法和具有硅化鈷膜半導體裝置的制造方法
技術領域：
本發(fā)明主要涉及半導體裝置的制作，更準確地說，本發(fā)明涉及硅化鈷膜的形成方法和具有硅化鈷膜的半導體裝置的制造方法。
背景技術：
隨著金屬氧化物半導體(MOS)的柵電阻和源/漏接觸電阻的增加，含有MOS晶體管的半導體器件的操作速度下降。因此，硅化膜被廣泛應用來降低這些電阻。硅化鈷膜，特別是二硅化一鈷(CoSi2)膜，由于其低電阻(16～18μΩcm)、良好的熱穩(wěn)定性和隨尺寸減少的薄片電阻(Rs)而尤其有用。硅化鈷膜已被使用在靜態(tài)隨機存取存儲器(SRAM)裝置和需要高操作速度的邏輯器件中。
如果在其上面形成有硅化鈷膜的硅區(qū)表面存在氧化硅和氮化硅等雜質會使得硅化鈷膜的特性不好。由于這個原因，在沉積硅化鈷膜之前，通常先對襯底表面進行濕式清潔并隨后使用射頻(RF)濺射進行蝕刻。然而，不幸的是，由于RF濺射蝕刻是使用氬離子(Ar+)的物理蝕刻過程，因此會產生襯底表面缺陷。另外，在RF濺射蝕刻過程中出現(xiàn)了二次濺射(resputtering)，這可能導致形成不好的硅化鈷膜，在硅化鈷膜中的有源區(qū)之間可能發(fā)生短路。
圖1是半導體器件的平面圖，其中硅化鈷膜在有源區(qū)之間造成短路。在圖1中，參考標記3表示有源區(qū)，參考標記4表示阱區(qū)邊界，參考標記5表示柵極，參考標記7表示柵極間隔層，參考標記11c表示硅化鈷膜。如圖所示，因為跨過阱區(qū)邊界4連接鄰近的有源區(qū)3，所以硅化鈷膜11c是有缺陷的。
圖2是用于解釋RF濺射蝕刻過程中二次濺射形成的視圖，圖3是顯示由于二次濺射而形成的不好的硅化鈷膜。圖2和3是沿圖1中線II-II’截取的剖視圖。
如圖2所示，在RF濺射蝕刻10過程中，淺溝槽裝置隔離區(qū)(STI)2的氧化物2a和/或間隔層(spacer)7的氮化物7a被二次濺射在有源區(qū)3或半導體裝置的柵極5上。而且，有源區(qū)3的硅3a被二次濺射到間隔層7上。
如圖3所示，二次濺射的氧化物2a和氮化物7a使得形成在有源區(qū)3上的硅化鈷膜11a和形成在柵極5上的硅化鈷膜11b的厚度不均勻。而且，二次濺射的硅3a使得硅化鈷膜11c沿著間隔層7的側壁表面形成。這會導致如圖1所示的有源區(qū)的短路。
同時，參考圖4，形成于襯底前表面上的鈷膜11轉化為硅化鈷膜主要發(fā)生在柵極5a圖案的邊緣以及STI 2與有源區(qū)3彼此連接的邊緣。這個現(xiàn)象稱為“邊緣效應”，如圖4中的參考標記13所示。邊緣效應使得硅化鈷膜11d的厚度增加，這反過來造成硅化膜的Rs的加載(loading)，使得很難調節(jié)Rs的值。進而，邊緣效應可能在源/漏區(qū)8產生漏電流。這些缺陷在柵極臨界尺寸(CD)減少到小于100nm時得到加強。如圖4所示，在具有小CD的柵極5b處形成的硅化鈷膜11e的厚度幾乎是在具有較大CD的柵極5a形成的硅化鈷膜11d的厚度的兩倍。這在減少柵5b圖案的長寬比方面帶來限制，對后續(xù)工藝的工藝容限產生不利影響。

發(fā)明內容
本發(fā)明提供一種形成具有良好特性的硅化鈷膜的方法。
本發(fā)明也提供一種形成硅化鈷膜的方法，該硅化鈷膜具有通過工藝參數(shù)的調整使薄片電阻的調節(jié)更容易的大工藝窗。
本發(fā)明還提供一種使用硅化鈷膜形成方法制造半導體器件的方法。
根據(jù)本發(fā)明的一個方面，提供一種形成硅化鈷膜的方法，該方法包括在具有絕緣區(qū)和含硅導電區(qū)的半導體襯底的表面形成含鈷膜；在含鈷膜上形成一個富含鈦的覆蓋膜來獲得一個合成(resultant)結構，富含鈦的覆蓋膜的鈦和其他元素的原子百分比比率超過1；以及對該合成結構進行退火使得含鈷膜的鈷和含硅導電區(qū)的硅彼此反應從而形成硅化鈷膜。
根據(jù)本發(fā)明的另一個方面，提供一種形成硅化鈷膜的方法，該方法包括在具有絕緣區(qū)和含硅導電區(qū)的半導體襯底的表面形成含鈷膜，含鈷膜在一定的溫度下形成，在該溫度含鈷膜的鈷和含硅導電區(qū)的硅彼此反應從而形成由一硅化二鈷或一硅化一鈷構成的擴散抑制界面膜；在含鈷膜上形成富含鈦的覆蓋膜來獲得合成結構，富含鈦的覆蓋膜的鈦和其他元素的原子百分比比率超過1；以及對合成結構退火，使得擴散抑制界面膜被轉變成二硅化一鈷膜，并且含鈷膜的鈷與含硅導電區(qū)的硅反應從而形成二硅化一鈷膜。
根據(jù)本發(fā)明的再一個方面，提供一種使用根據(jù)本發(fā)明的硅化鈷膜的形成方法制造半導體器件的方法。在這種情況下，含硅的導電區(qū)可以是源/漏區(qū)或者形成在半導體襯底的有源區(qū)里/上的多晶硅柵極。
本發(fā)明還提供一種形成硅化鈷膜的方法，所述方法包括濕式清潔具有絕緣區(qū)和含硅導電區(qū)的半導體襯底的表面；在濕式清潔后的含硅導電區(qū)上形成一含鈷膜，該含鈷膜在一定的溫度下形成，在該溫度下含鈷膜中的鈷和含硅導電區(qū)中的硅彼此反應從而形成由一硅化二鈷或一硅化一鈷構成的擴散抑制界面膜；在含鈷膜上面形成一富含鈦的覆蓋膜，該富含鈦的覆蓋膜的鈦和其他元素的原子百分比比率超過1；在第一溫度下進行初次快速熱退火，使得擴散抑制面膜中的一硅化二鈷被轉化為一硅化一鈷，以及含鈷膜中的鈷與含硅導電區(qū)中的硅反應，從而形成一硅化一鈷膜；選擇性地去除所述覆蓋膜和在初次快速熱退火中殘留的沒有反應的含鈷膜；以及在高于第一溫度的第二溫度下進行第二次快速熱退火，使得一硅化一鈷膜轉化為二硅化一鈷膜。
本發(fā)明還提供一種制造半導體裝置的方法，該方法包括在半導體襯底上形成一定義一有源區(qū)的隔離區(qū)；在有源區(qū)上形成源/漏區(qū)和柵極，所述柵極具有側壁間隔層并由摻雜有雜質的多晶硅制成；在襯底表面上形成一含鈷膜；在含鈷膜上形成一富含鈦的覆蓋膜以獲得一合成結構，所述富含鈦的覆蓋膜具有大于1的鈦/其他元素的原子百分比比率；以及退火該合成結構，使得含鈷膜中的鈷和柵極及源/漏區(qū)中的硅彼此反應，以形成硅化鈷膜。
本發(fā)明又提供一種制造半導體裝置的方法，所述方法包括在半導體襯底上形成一定義一有源區(qū)的隔離區(qū)；在有源區(qū)上形成一源/漏區(qū)和柵極，所述柵極具有側壁間隔層并由摻雜有雜質的多晶硅制成；在半導體襯底表面上形成一含鈷膜，該含鈷膜在一定的溫度下形成，在該溫度下含鈷膜中的鈷與源/漏區(qū)及柵極中的硅彼此反應以形成由一硅化二鈷或一硅化一鈷構成的擴散抑制界面膜；在含鈷膜上形成一富含鈦的覆蓋膜從而獲得一合成結構，所述富含鈦的覆蓋膜的鈦/其他元素的原子百分比比率大于1；以及退火該合成結構，使得擴散抑制界面膜被轉化為二硅化一鈷膜，并且含鈷膜中的鈷與源/漏區(qū)以及柵極中的硅反應以形成二硅化一鈷膜。
本發(fā)明再一種制造半導體器件的方法，該方法包括在半導體襯底上形成一定義一有源區(qū)的隔離區(qū)；在有源區(qū)上形成源/漏區(qū)和柵極，所述柵極具有側壁隔離區(qū)并由摻雜有雜質的多晶硅制成；濕式清潔半導體襯底的表面；在半導體襯底表面上形成一含鈷膜，該含鈷膜在一定的溫度下形成，在該溫度下含鈷膜中的鈷與源/漏區(qū)以及柵極中的硅彼此反應以形成由一硅化二鈷或一硅化一鈷構成的擴散抑制界面膜；在含鈷膜上面形成一富含鈦的覆蓋膜，該富含鈦的覆蓋膜的鈦/其他元素的原子百分比比率超過1；在第一溫度下進行初次快速熱退火，使得擴散抑制界面膜被轉化為一硅化一鈷膜，并且含鈷膜中的鈷與源/漏區(qū)以及柵極中的硅反應，以形成一硅化一鈷膜；選擇性地去除覆蓋膜和在初次快速熱退火中殘留的沒有反應的含鈷膜；以及在高于第一溫度的第二溫度下進行第二次快速熱退火，使得一硅化一鈷膜轉化為二硅化一鈷膜。


從以下的詳細描述中，并參考附圖，本發(fā)明的上述和其他特征以及優(yōu)點將會變得更加清楚，其中圖1是顯示了傳統(tǒng)硅化鈷膜形成方法造成的有源區(qū)之間短路的平面圖；圖2是用于解釋傳統(tǒng)硅化鈷膜形成方法中發(fā)生的二次濺射的剖視圖；圖3是由于二次濺射形成的不良的硅化鈷膜的剖視圖；圖4是用于解釋源于傳統(tǒng)的硅化鈷膜形成方法的邊緣效應，以及由于邊緣效應引起的硅化膜的薄片電阻(Rs)的加載；圖5是根據(jù)本發(fā)明一實施例的硅化鈷膜的形成方法的流程圖；
圖6A到6D是在圖5所示的方法步驟中形成的中間結構的剖視圖；圖7是用于解釋高溫下鈷膜的沉積過程中形成的界面膜的擴散抑制特性的剖視圖；圖8A和8B是根據(jù)本發(fā)明實施例的硅化鈷膜的掃描電子顯微照片(SEMs)；圖9A和9B是與圖8A和8B所示的膜相對比的對照樣品的硅化鈷膜的SEMs；圖10A和10B是顯示根據(jù)本發(fā)明的實施例和根據(jù)傳統(tǒng)方法的具有硅化鈷膜的柵極的Rs值的曲線圖；圖11A是顯示根據(jù)本發(fā)明的實施例和根據(jù)傳統(tǒng)方法經過首次快速熱退火(RTA)后的二次離子質譜測定(SIMS)結果的曲線圖；圖11B是顯示根據(jù)本發(fā)明的實施例和根據(jù)傳統(tǒng)方法經過選擇性的濕式蝕刻后的SIMS結果的曲線圖；圖12是顯示根據(jù)本發(fā)明的僅通過濕式清潔工藝進行預處理的測試樣品的漏電流以及根據(jù)傳統(tǒng)方法的通過濕式清潔工藝進行預處理并接著通過射頻(RF)濺射進行蝕刻的對照樣品的漏電流的曲線圖；圖13A是根據(jù)本發(fā)明實施例在高溫下沉積鈷膜后形成的樣品的透射電子顯微照片(TEM)；圖13B和13C顯示了圖13A中所示的通過高溫沉積形成的界面膜的選區(qū)衍射(SAD)圖案；以及圖14是顯示在根據(jù)本發(fā)明實施例在高溫下沉積鈷膜的情況下和根據(jù)傳統(tǒng)方法沉積鈷膜情況下的漏電流特性的曲線圖。
具體實施例方式
本發(fā)明的實施例至少部分特征在于在先前形成的含鈷(Co)膜上富含鈦(Ti)膜的沉積。在覆蓋膜中大量存在的Ti向鈷膜和下方的含硅的膜(例如體硅膜或(多晶)硅膜)之間的界面擴散，以去除界面處的氧化物和氮化物。氧化物和氮化物的去除導致高質量的硅化鈷膜。另外，本發(fā)明的一些實施例的特征還在于使用濕式預處理工藝，該工藝充分去除形成在打算形成硅化鈷膜的表面上的自然氧化膜。不需要通過射頻(RF)濺射蝕刻的預處理，因此氧化物、氮化物和/或硅的二次濺射得以避免。在這點上，如這里使用的一樣，術語“濕式清潔被單獨采用/執(zhí)行”表示RF濺射蝕刻在預處理過程中被省略了。再者，本發(fā)明的幾個實施例的特征在于，在高溫下形成鈷膜以補償邊緣效應造成的用于形成硅化鈷膜的小工藝窗。
以下，通過示例，將描述在全CMOS(互補金屬氧化物半導體)型SRAM(靜態(tài)隨機存取存儲器)裝置中的柵極和有源區(qū)上形成硅化鈷膜的方法。
圖5是根據(jù)本發(fā)明一實施例形成硅化鈷膜的方法的流程圖。圖6A到6D是利用圖5所示的工藝步驟形成的中間產品的剖視圖。
參考圖5和6A，首先，晶體管(Tr)被形成(步驟S1)。具體地，在使用傳統(tǒng)方法形成淺溝槽隔離(STI)區(qū)102后，一個N阱101和P阱(未示出)通過使用離子注入形成在P型硅襯底100上。接著，在襯底100上，形成具有厚度為110～130的氧化膜和厚度為1500～2500的多晶硅膜，隨后進行圖形化處理，形成柵極105和柵極氧化膜104。柵極氧化膜104可以通過使用化學氣相沉積法(CVD)或者原子層沉積法(ALD)沉積例如氧化硅、氧化鉿、氧化鋅、氧化鋁、氧化鉭和氧化鑭的氧化物形成。多晶硅制成的柵極105可以通過使用低壓CVD(LPCVD)沉積摻有雜質的多晶硅形成。多晶硅可在摻入雜質的同時沉積，也可在沉積后摻入雜質。接著，進行離子注入形成輕度摻雜漏(LDD)區(qū)。NMOS晶體管的LDD 106n通過注入例如As+的n型離子形成，PMOS晶體管的LDD 106p通過注入例如BF2+的p型離子形成。然后，一個間隔層107被形成在柵極105的側壁處。間隔層107可以是氮化硅膜或中間溫度氧化物(MTO)膜和氮化硅膜的疊層結構。在間隔層107形成后，n+源/漏區(qū)108n通過注入例如As+的n型離子形成，p+源/漏區(qū)108p通過注入例如BF2+的p型離子形成。最后，形成了NMOS源/漏極(109n)和PMOS源/漏極(109p)。
參考圖5和6B，進行預處理步驟(步驟S2和S3’)。預處理步驟之后，含鈷膜111被形成(步驟S3)并且富含鈦的覆蓋膜113被形成(步驟S4)。在預處理過程(步驟S2和S3’)中，雜質，例如形成在源/漏區(qū)109n、109p和柵極105上的自然氧化膜，和/或從間隔層107的形成中保留的氮化物顆粒被去除。對于預處理步驟，可以單獨使用濕式清潔(步驟S2)或者和RF濺射蝕刻(步驟S3’)一起使用。
例如氧化物和氮化物的雜質也可以由于在RF濺射蝕刻后引起的二次濺射而產生。然而，如后面將要描述的那樣，這些雜質通過在后續(xù)工序中形成的覆蓋膜113中富含的Ti而被去除。
RF濺射蝕刻能夠根據(jù)需要有選擇地進行。根據(jù)接下來的RF濺射蝕刻的進行與否，在濕式清潔中進行不同調整。在RF濺射蝕刻進行的情況下，濕式清潔可以被輕度進行。在另一方面，在RF濺射蝕刻被省略的情況下，進行濕式清潔以使得自然氧化膜等雜質被完全去除。
在RF濺射蝕刻被省略的情況下，濕式清潔分兩個步驟進行。濕式清潔的第一步驟分三步使用由去離子(DI)水稀釋的氟化氫(HF)溶液(第一步)；使用氫氧化銨、雙氧水(H2O2)、和水的混合溶液(也稱SC1溶液)(第二步)；使用由DI水稀釋的HF溶液。按100∶1或者200∶1稀釋的HF溶液可以被用來作為稀釋的HF溶液。第一步被進行大約10～300秒，優(yōu)選為大約150秒，第二步在40～90攝氏度的溫度下，優(yōu)選為70攝氏度，進行大約1～60分鐘，優(yōu)選為30分鐘，第三步進行大約10～300秒，優(yōu)選為大約60秒。濕式清潔的第二步驟分為兩步使用硫酸和H2O2的混合溶液(第一步)，使用由DI水的稀釋HF溶液(第二步)。優(yōu)選地，硫酸和H2O2的比例為6∶1。100∶1或者200∶1的稀釋HF溶液可以被用來作為稀釋HF溶液。第一步在120攝氏度進行大約500～700秒，優(yōu)選為600秒，第二步進行150～300秒，優(yōu)選為250秒。
在另一方面，在RF濺射蝕刻進行的情況下，在上述提到的兩個濕式清潔步驟中的各步可以進行較短的時間。或者，濕式清潔可以只使用稀釋的HF溶液進行。
接下來，含鈷膜111沿著襯底100的暴露的階梯表面共形地形成(第三步S3)。
含鈷膜111可以是由100％的鈷制成的純鈷膜或者鈷合金膜制成。優(yōu)選地，鈷合金膜中包括原子百分比比率為20％或更少的選自鉭(Ta)、鋯(Zr)、鈦(Ti)、鎳(Ni)、鉿(Hf)、鎢(W)、鉑(Pt)、鈀(Pd)、釩(V)、鈮(Nb)和它們的混合物中的一種。
含鈷膜111通過濺射形成。含鈷膜111的厚度根據(jù)柵極105的臨界直徑(CD)或者高度決定。例如，假如柵極的CD是100nm，最好形成厚度小于150的含鈷膜。
含鈷膜111可以在高于室溫的溫度下沉積。然而，優(yōu)選在300-500攝氏度高溫下沉積含鈷膜111。當在高溫下沉積含鈷膜111時，如附圖6B的放大圓中所示，含鈷膜11中的鈷與源/漏區(qū)109n、109p中的硅和柵極105中的多晶硅相反應，因此形成由一硅化二鈷(Co2Si)或者一硅化一鈷(CoSi)構成的界面膜115a。界面115a用于在接下來的退火工藝中抑制鈷的擴散。后面將要對此進行詳細描述。
接下來，富含鈦的覆蓋膜113形成在含鈷膜111上(步驟S4)。這里用到的術語“富含鈦的覆蓋膜”表示鈦與其他元素的原子百分比比率大于1的膜。該富含鈦的覆蓋膜可以是從由鈦/氮(N)原子百分比比率大于1的氮化鈦膜、Ti/W原子百分比比率大于1的鈦鎢膜、純鈦膜和Ti/N原子百分比比率大于1的氮化鈦膜的疊層結構、純鈦膜和Ti/N原子百分比比率小于1的氮化鈦膜的疊層結構、純鈦膜和Ti/W原子百分比比率大于1的鈦鎢膜的疊層結構、純鈦膜和Ti/W原子百分比比率小于1的鈦鎢膜的疊層結構組成的組中選擇的一種。富含鈦的覆蓋膜113也可以是由100％的鈦構成的純鈦膜。
覆蓋膜113也通過濺射形成。例如，如果采用Ti/N原子百分比比例大于1的氮化鈦膜，具有所需要組分比例的覆蓋膜113可以通過沉積Ti靶同時調整供給濺射裝置的氮氣的流速來形成。覆蓋膜113的功能將在后面加以描述。
更好地，RF濺射蝕刻(步驟S3’)、含鈷膜的形成(步驟S3)和富含鈦的覆蓋膜的形成(步驟S4)在原處(in-situ)進行。
參考圖5和6C，具有含鈷膜111和富含鈦覆蓋膜113的合成結構在低溫下退火(步驟S5)。低溫退火可以是在350-650攝氏度下進行的快速熱退火(RTA)。
在低溫退火開始的時候，覆蓋膜113中的鈦首先有效去除與含鈷膜111相接觸的源/漏區(qū)109n和109p以及柵極105的上表面上的殘留雜質。
鈦去除在含鈷膜111形成之前進行的用于預處理的RF濺射蝕刻而產生的如氧化物、氮化物、硅等雜質。
當RF濺射蝕刻被省略時，鈦也去除在濕式清潔和形成含鈷膜111之間的延遲時間中產生在襯底100的暴露表面上的雜質。這樣一個延遲時間是因為濕式清潔和含鈷膜的形成不是在原處進行而導致的。
因此，富含鈦的覆蓋膜113用于防止低質量硅化鈷膜的形成，否則通過RF濺射蝕刻產生的雜質將會導致低質量的硅化鈷膜。另外，在單獨使用濕式清潔預處理來防止雜質產生的情況下，即使襯底100的表面在濕式清潔后被長時間暴露在空氣中，鈦也能去除由于暴露而產生在襯底100表面的雜質。因此，用于在濕式清潔和含鈷膜111形成之間的延遲時間的工藝窗可以增大。
當鈦有效地去除雜質時，含鈷膜111中的鈷向源/漏區(qū)109n、109p和柵極105擴散并與(多晶)硅反應，因而形成高質量的CoSi膜115b。
同時，在300～500攝氏度形成含鈷膜111時形成的由Co2Si或CoSi制成的擴散抑制界面膜115a用于減小鈷的擴散速度，因此延緩硅化鈷膜的形成。也就是，參考圖7，組成擴散抑制界面膜115a的Co2Si或CoSi呈多晶相。由于這個原因，置于在界面膜115a上的含鈷膜111中的鈷僅僅能通過擴散路徑200也就是多晶晶粒邊界向襯底100擴散。在存在界面膜115a時擴散路徑200的數(shù)量少于不存在界面膜115a時擴散路徑250的數(shù)量。由于這個原因，在界面膜115a存在的情況下，較少的鈷與硅反應。因此，Rs加載和由于邊緣效應導致的漏電流的增加受到抑制。
由于低溫退火，界面膜115a的Co2Si被轉變成CoSi。
參考圖5和6D，進行濕式蝕刻來有選擇地去除通過低溫退火仍然沒有反應的覆蓋膜113和含鈷膜111(步驟S6)。濕式蝕刻采用了硫酸和氫氧化銨的混合溶液或磷酸、乙酸、硝酸和H2O2的混合溶液來進行。
接下來，進行高溫退火(步驟S7)。由于高溫退火，CoSi膜115b被轉化為具有低電阻的CoSi2膜115c。與CoSi膜115b相比，CoSi2膜115c更加穩(wěn)定并具有更低電阻。高溫退火可以是在700-900攝氏度范圍下的快速熱退火(RTA)。
參照圖5-7描述的實施例與自對準硅化物工藝有關。當需要的時候，可以形成硅化物阻擋膜來保護不需要將鈷進行硅化處理的區(qū)域。
在動態(tài)隨機存取存儲器(DRAM)中，硅化膜僅僅形成在柵極上，以減少柵電阻并保持最佳的刷新。因此，硅化膜不在有源區(qū)上形成。對于近來在高性能和小芯片尺寸方面表現(xiàn)不佳的帶邏輯的合并DRAM(MDL)，在外圍電路和邏輯線路中，硅化膜被形成在有源區(qū)和柵極上或者形成在有源區(qū)的一部分和柵極上的一部分以減小柵極和源/漏區(qū)的接觸電阻或者薄片電阻。在另一方面，在存儲單元陣列中，硅化膜僅被形成在柵極上以保持最佳的刷新。對于非易失性存儲裝置，硅化膜僅僅在柵上形成以防止由于隨著圖形密度增加柵極長度的減小而導致的電阻增加。另外，在需要的時候，可以僅在源/漏區(qū)上形成硅化膜以代替在柵極上形成硅化膜。
因此，硅化物阻擋膜被用來僅僅暴露打算形成硅化膜的區(qū)域。硅化物阻擋膜的形成可以先于濕式清潔進行。
至此，已經描述了在源/漏極上和柵極上形成的硅化鈷膜。然而，需要指出的是硅化鈷膜可以在任何由(多晶)硅制成的需要低電阻的導電區(qū)上形成。
以下，參考非限制性的實施例對本發(fā)明加以更加詳細地描述。
第一實施例使用下述根據(jù)本發(fā)明的硅化鈷膜的形成方法，根據(jù)110nm的設計標準，在半導體晶片襯底上制作6晶體管(6Tr)SRAM單元，從而制備測試樣品。
具有多晶硅柵極圖案的帶有側壁間隔層和源/漏區(qū)的襯底的前表面(以下，稱為“底層結構”)通過使用SC1溶液和接下來的HF溶液進行濕式清潔。襯底通過使用氬(Ar)氣利用RF濺射來蝕刻以便去除氧化膜到厚度為50埃，通過濺射來形成厚度為100的鈷膜，并且在一定氮氣流速的情況下富含鈦的氮化鈦覆蓋膜形成厚度為100。RF濺射蝕刻，鈷膜的形成，以及氮化鈦覆蓋膜的形成都在原處進行。根據(jù)盧瑟福背散射光譜學(RBS)分析，在覆蓋膜中Ti/N原子百分比比是3.33。
初次RTA在450攝氏度下進行了90秒，覆蓋膜和沒有反應的鈷膜通過硫酸和H2O2的混合溶液被去除，接著第二次RTA在800攝氏度下進行30秒。
如此獲得的CoSi2膜的掃描電子顯微照片(SEMs)如圖8A和8B所示。圖8A是柵極的俯視圖，圖8B是被接觸圖形暴露的有源區(qū)的俯視圖。
同時，除了在85sccm氮氣流速形成覆蓋膜外，對照樣品在上述工藝條件下制得。根據(jù)RBS分析，對照樣品的覆蓋膜的Ti/N原子百分比比率是0.89。
對照樣品的CoSi2膜的SEMs如圖9A和9B所示。圖9A是柵極的俯視圖，圖9B是有源區(qū)的俯視圖。
經比較測試樣品的SEMs(圖8A和8B)和對照樣品的SEMs(圖9A和9B)，通過使用根據(jù)本發(fā)明的富含鈦的覆蓋膜而形成的CoSi2膜展現(xiàn)出比那些通過使用富含氮的覆蓋膜形成的CoSi2膜具有更好的形態(tài)。
第二實施例在第一實施例中制備的測試樣品和對照樣品中的NMOS柵極和PMOS柵極的薄片電阻(Rs)被測試，其結果如圖10A和10B所示。圖10A顯示了NMOS柵極的Rs，圖10B顯示了PMOS柵極的Rs。在圖10A和圖10B中-○-代表測試樣品，-□-代表對照樣品。
如圖10A和圖10B所示，在測試樣品展示了很低并且均勻的Rs分布的同時，對照樣品展示了很高并且不一致的Rs分布。這個結果說明富含鈦的覆蓋膜有效地去除了氧化物、氮化物等存在于鈷膜和源/漏區(qū)或柵的界面中的雜質。
第三實施例以與第一實施例同樣的方式制備測試樣品和對照樣品。經過初次RTA后和經過選擇性的濕式蝕刻后的二次離子質量光譜分析(SIMS)被分別顯示在圖11A和11B中。
在圖11A和11B中-◆-和--代表測試樣品，-○-和-□-代表對照樣品。如圖11B所示，測試樣品(使用富含鈦的覆蓋膜)的表面比對照樣品(使用富含氮的覆蓋膜)的表面具有更高的鈦含量，多達102倍。在圖11B中，深度為0微米的區(qū)域對應初次RTA前硅區(qū)的表面，以及同時，對應選擇性的濕式蝕刻前的鈷膜和硅化鈷膜的界面。從鈷向著硅區(qū)擴散時硅區(qū)被轉化為硅化鈷膜的事實和圖11B的結果來判斷，能發(fā)現(xiàn)大量的鈦向著鈷膜和源/漏區(qū)或者柵區(qū)之間的界面擴散，并隨后有效去除所述界面處的雜質。
第四實施例以除了在預處理過程中單獨進行濕式清潔，也就是預處理不包括RF濺射蝕刻外，測試樣品以與第一實施例中的測試樣品相同的方法制備。濕式清潔通過使用200∶1的稀釋HF溶液進行150秒，使用SC1溶液處理30分鐘，接著使用200∶1的稀釋HF溶液處理90秒。在硅化鈷膜形成后，p+/n結漏電流在PMOS中測試。
作為對照樣品，具有底層結構的襯底的前表面通過先后使用SC1溶液和HF溶液進行濕式清潔，以及通過在氬氣中使用RF濺射進行蝕刻。于是，通過濺射形成一個厚度為100的鈷膜，并且在氮氣的流速為85sccm時形成一個厚度為100的富含氮的氮化鈦覆蓋膜。接下來進行的工藝與上述測試樣品相同。p+/n結漏電流在PMOS中測試。
測試出的漏電流如圖12所示。在圖12中-□-代表測試樣品，-○-代表對照樣品。測試樣品展示了增強的漏電流和均勻的漏電流分布。
第五實施例在400攝氏度的高溫下在硅襯底上沉積厚度為80的鈷膜，并且所獲得的結構的透射電子顯微照片(TEM)被顯示在圖13A中。如圖13A所示，可以在鈷膜和硅襯底之間看到一個厚度為20～28的界面膜。
為了確定形成的界面膜的類型，界面膜的選區(qū)衍射(SAD)圖案被測試，其結果顯示在圖13B和13C中?？梢宰C明通過高溫沉積形成的界面膜由Co2Si和CoSi構成。
第六實施例具有底層結構的硅襯底先后受到SC1溶液和HF溶液的處理，接著在氬氣中通過RF濺射進行蝕刻。于是，在400攝氏度下沉積了厚度為100的鈷膜，并且沉積厚度為100的富含鈦的覆蓋膜。接著，在450攝氏度時進行初次RTA 90秒，覆蓋膜和沒有反應的鈷膜使用硫酸和H2O2的混合溶液被去除，接著在800攝氏度下進行第二次RTA 30秒。其結果是，制成測試樣品1。
測試樣品2的制備除了初次RTA進行30秒外，其他都與測試樣品1的制備相同。
對照樣品1除了鈷膜在150攝氏度下沉積外，其他都與測試樣品1的準備相同。
對照樣品2除了鈷膜在150攝氏度下沉積外，其他都與測試樣品2的準備相同。
下面的表1給出了測試樣品1和2以及對照樣品1和2的導電區(qū)的Rs值。
在對照樣品1中，0.13微米柵極的Rs值小于0.65微米柵的Rs值。從這個結果可以看出隨著柵的CD減少，硅化鈷膜的厚度增加。因此，可以預料當柵的CD減少到不到100nm時，這種現(xiàn)象將會加強。
對比對照樣品1和2，當初次RTA的持續(xù)時間由90秒減少到30秒時，根據(jù)CD Rs值的變化減少。然而，減少比率是可以忽略的。
表1薄片電阻(Rs)(Ω/sq.)N-有源區(qū)N-柵 N-柵 P-有源區(qū) P-柵P-柵樣品(CD＝0.26μm) (CD＝0.13μm) (CD＝0.651μm) (CD＝0.26μm) (CD＝0.13μm) (CD＝0.65μm)對照樣品1 7.86.2 8.07.86.2 8.0對照樣品2 8.27.0 8.47.87.0 8.4測試樣品1 8 27.8 8.28.07.8 8.2測試樣品2 12.2 9.0 8.712.0 9.2 8.6CD臨界尺寸比較對照樣品1和測試樣品1，可以看到當根據(jù)本發(fā)明在高溫下(400攝氏度)沉積鈷膜時，Rs值的變化隨著CD而顯著減少，因此使硅化膜的Rs的加載最小化。這個結果證明了通過高溫沉積產生的硅化鈷界面膜可作為擴散抑制膜。
比較測試樣品1和2，當初次RTA的持續(xù)時間由90秒減少到30秒時，0.13微米柵的Rs值大于0.65微米柵的Rs值。這個結果說明即使柵的CD減少到不足100nm，硅化膜的Rs的加載也能夠通過調整沉積溫度和RTA的延續(xù)時間得到解決。也就是，這意味著根據(jù)本發(fā)明在高溫下形成硅化鈷膜的方法提供了很大的工藝窗。
第七實施例在第六實施例中制備的測試樣品1和對照樣品1的漏電流特性受到測試，其結果顯示在圖14中。在圖14中-□-代表測試樣品1，-○-代表對照樣品1。測試樣品1相對于對照樣品1表現(xiàn)出顯著提高的漏電流特性。在測試樣品1的有源區(qū)和STI邊緣區(qū)形成厚度為300～360的硅化鈷膜，而在對照樣品1的有源區(qū)和STI邊緣區(qū)深深地形成厚度為370～700的硅化鈷膜。
這些事實證明了在高溫鈷沉積情況下形成的硅化鈷界面膜有效地抑制了鈷擴散到含硅的導電區(qū)。
從上述描述中明顯看到，本發(fā)明提供了一種硅化鈷膜的形成方法。根據(jù)這種方法，覆蓋膜以富含鈦的膜的形式形成并且產生雜質的RF濺射蝕刻可被省略。因此，防止了由在鈷膜和含硅導電區(qū)之間的界面處的雜質導致的低質量的硅化鈷膜的形成。此外，用于形成硅化鈷膜的反應速度可以通過使用在高溫下形成鈷膜時形成的界面膜來調整。因此，由邊緣效應產生的用于形成硅化鈷膜的小工藝窗被有效解決了。
雖然本發(fā)明特別地參考示意性的實施例被加以顯示和描述，但本領域技術人員應能理解的是，在不脫離所附權利要求中的限定的本發(fā)明的精神和范圍的情況下，其中在形式和細節(jié)上可以做出各種變化。
權利要求
1.一種形成硅化鈷膜的方法，所述方法包括在具有絕緣區(qū)和含硅導電區(qū)的半導體襯底的表面上形成一含鈷膜；在所述含鈷膜上形成富含鈦的覆蓋膜以獲得一合成結構，所述富含鈦覆蓋膜具有大于1的鈦/其他元素的原子百分比比率；以及退火所述合成結構，使得所述含鈷膜中的鈷和所述含硅導電區(qū)中的硅彼此反應，以形成硅化鈷膜。
2.如權利要求1所述的方法，其中所述覆蓋膜是從由純鈦膜、鈦/氮原子百分比比率大于1的氮化鈦膜、鈦/鎢原子百分比比率大于1的鈦鎢膜、純鈦膜和鈦/氮原子百分比比率大于1的氮化鈦膜構成的疊層結構、純鈦膜和鈦/氮原子百分比比率小于1的氮化鈦膜構成的疊層結構、純鈦膜和鈦/鎢原子百分比比率大于1的鈦鎢膜構成的疊層結構以及純鈦膜和鈦/鎢原子百分比比率小于1的鈦鎢膜構成的疊層結構所組成的組中選擇的一種。
3.如權利要求2所述的方法，其中所述覆蓋膜是鈦/氮原子百分比比率大于1的氮化鈦膜。
4.如權利要求2所述的方法，還包括在所述含鈷膜形成前去除形成在所述含硅導電區(qū)上的自然氧化膜和雜質的至少一種的預處理步驟。
5.如權利要求4所述的方法，其中所述預處理步驟包括濕式清潔半導體襯底的表面；以及通過射頻濺射蝕刻濕式清潔后的半導體襯底的表面。
6.如權利要求4所述的方法，其中所述預處理步驟中沒有使用射頻濺射蝕刻。
7.如權利要求6所述的方法，其中所述預處理步驟包括使用由去離子水稀釋的氟化氫溶液來濕式清潔所述半導體襯底表面；使用氫氧化銨、雙氧水和水的混合溶液來濕式清潔半導體襯底表面；以及使用由去離子水稀釋的氟化氫溶液來濕式清潔半導體襯底的表面。
8.如權利要求6所述的方法，其中所述預處理步驟包括使用硫酸和H2O2的混合溶液來濕式清潔所述半導體襯底的表面；以及使用由去離子水稀釋的HF溶液來濕式清潔所述半導體襯底的表面。
9.如權利要求2所述的方法，其中所述含鈷膜是純鈷膜，或者是含有原子百分比比率為20％或更小的從由鉭、鋯、鈦、鎳、鉿、鎢、鉑、鈀、釩、鈮及其混合物所組成的組中選擇的一種的鈷合金膜。
10.如權利要求2所述的方法，其中所述含鈷膜在300～500攝氏度的溫度范圍下形成。
11.如權利要求2所述的方法，其中所述退火包括在第一溫度下進行初次快速熱退火，使得所述含鈷膜中的鈷與所述含硅導電區(qū)中的硅反應，以形成一硅化一鈷膜；選擇性地去除所述覆蓋膜和在初次快速熱退火中殘留的沒有反應的含鈷膜；以及在高于第一溫度的第二溫度下進行第二次快速熱退火，使得一硅化一鈷膜轉化為二硅化一鈷膜。
12.如權利要求11所述的方法，其中第一溫度的范圍是350～650攝氏度，第二溫度的范圍是700～900攝氏度。
13.一種形成硅化鈷膜的方法，所述方法包括在具有絕緣區(qū)和含硅導電區(qū)的半導體襯底的表面上形成含鈷膜，該含鈷膜在一定的溫度下形成，該溫度使得含鈷膜中的鈷與含硅導電區(qū)中的硅彼此反應從而形成由一硅化二鈷或一硅化一鈷構成的擴散抑制界面膜；在所述含鈷膜上面形成富含鈦的覆蓋膜來獲得一合成結構，所述富含鈦的覆蓋膜具有超過1的鈦/其他元素的原子百分比比率；以及退火該合成結構，使得所述擴散抑制界面膜被轉化為二硅化一鈷膜，并且所述含鈷膜中的鈷與含硅導電區(qū)中的硅反應從而形成二硅化一鈷膜。
14.如權利要求13所述的方法，其中所述覆蓋膜是從由純鈦膜、鈦/氮原子百分比比率大于1的氮化鈦膜、鈦/鎢原子百分比比率大于1的鈦鎢膜、純鈦膜和鈦/氮原子百分比比率大于1的氮化鈦膜構成的疊層結構、純鈦膜和鈦/氮原子百分比比率小于1的氮化鈦膜構成的疊層結構、純鈦膜和鈦/鎢原子百分比比率大于1的鈦鎢膜構成的疊層結構以及純鈦膜和鈦/鎢原子百分比比率小于1的鈦鎢膜構成的疊層結構所組成的組中選擇的一種。
15.如權利要求14所述的方法，其中所述覆蓋膜是具有大于1的鈦/氮原子百分比比率的氮化鈦膜。
16.如權利要求14所述的方法，還包括在所述含鈷膜形成前，消除形成在所述含硅導電區(qū)上的自然氧化膜和雜質的至少一種的預處理步驟。
17.如權利要求16所述的方法，其中所述預處理步驟包括濕式清潔所述半導體襯底的表面；以及通過射頻濺射蝕刻濕式清潔后的半導體襯底的表面。
18.如權利要求16所述的方法，其中所述預處理步驟中沒有使用射頻濺射蝕刻。
19.如權利要求18所述的方法，其中所述預處理步驟包括使用由去離子水稀釋的HF溶液濕式清潔半導體襯底的表面；使用氫氧化銨、H2O2和水的混合溶液濕式清潔半導體襯底的表面；以及使用由去離子水稀釋的HF溶液濕式清潔半導體襯底的表面。
20.如權利要求18所述的方法，其中所述預處理步驟包括使用硫酸和H2O2的混合溶液濕式清潔半導體襯底的表面；以及使用由去離子水稀釋的HF溶液濕式清潔半導體襯底的表面。
21.如權利要求14所述的方法，其中所述含鈷膜是純鈷膜，或者是含有原子百分比比率為20％或更小的從由鉭、鋯、鈦、鎳、鉿、鎢、鉑、鈀、釩、鈮及它們的混合物所組成的組中選擇的一種的鈷合金膜。
22.如權利要求14所述的方法，其中所述擴散抑制界面膜在300～500攝氏度的溫度下形成。
23.如權利要求14所述的方法，其中所述退火包括在第一溫度下進行初次快速熱退火，使得擴散抑制界面膜中的一硅化二鈷轉化為二硅化一鈷膜，并且含鈷膜中的鈷和含硅導電區(qū)中的硅反應，形成一硅化一鈷膜；選擇性地去除所述覆蓋膜和在初次快速熱退火中殘留的沒有反應的含鈷膜；以及在高于第一溫度的第二溫度下進行第二次快速熱退火，使得一硅化一鈷膜轉化為二硅化一鈷膜。
24.如權利要求23所述的方法，其中所述第一溫度的范圍是350～650攝氏度，所述第二溫度的范圍是700～900攝氏度。
25.一種形成硅化鈷膜的方法，所述方法包括濕式清潔具有絕緣區(qū)和含硅導電區(qū)的半導體襯底的表面；在濕式清潔后的含硅導電區(qū)上形成一含鈷膜，該含鈷膜在一定的溫度下形成，在該溫度下含鈷膜中的鈷和含硅導電區(qū)中的硅彼此反應從而形成由一硅化二鈷或一硅化一鈷構成的擴散抑制界面膜；在含鈷膜上面形成一富含鈦的覆蓋膜，該富含鈦的覆蓋膜的鈦和其他元素的原子百分比比率超過1；在第一溫度下進行初次快速熱退火，使得擴散抑制面膜中的一硅化二鈷被轉化為一硅化一鈷，以及含鈷膜中的鈷與含硅導電區(qū)中的硅反應，從而形成一硅化一鈷膜；選擇性地去除所述覆蓋膜和在初次快速熱退火中殘留的沒有反應的含鈷膜；以及在高于第一溫度的第二溫度下進行第二次快速熱退火，使得一硅化一鈷膜轉化為二硅化一鈷膜。
26.一種制造半導體裝置的方法，該方法包括在半導體襯底上形成一定義一有源區(qū)的隔離區(qū)；在有源區(qū)上形成源/漏區(qū)和柵極，所述柵極具有側壁間隔層并由摻雜有雜質的多晶硅制成；在襯底表面上形成一含鈷膜；在含鈷膜上形成一富含鈦的覆蓋膜以獲得一合成結構，所述富含鈦的覆蓋膜具有大于1的鈦/其他元素的原子百分比比率；以及退火該合成結構，使得含鈷膜中的鈷和柵極及源/漏區(qū)中的硅彼此反應，以形成硅化鈷膜。
27.如權利要求26所述的方法，其中所述覆蓋膜是從由純鈦膜、鈦/氮原子百分比比率大于1的氮化鈦膜、鈦/鎢原子百分比比率大于1的鈦鎢膜、純鈦膜和鈦/氮原子百分比比率大于1的氮化鈦膜構成的疊層結構、純鈦膜和鈦/氮原子百分比比率小于1的氮化鈦膜構成的疊層結構、純鈦膜和鈦/鎢原子百分比比率大于1的鈦鎢膜構成的疊層結構以及純鈦膜和鈦/鎢原子百分比比率小于1的鈦鎢膜構成的疊層結構所組成的組中選擇的一種。
28.如權利要求27所述的方法，其中所述覆蓋膜是鈦/氮原子百分比比率大于1的氮化鈦膜。
29.如權利要求27所述的方法，還包括在含鈷膜形成前，去除形成在源/漏區(qū)和柵極上的自然氧化膜和雜質的至少一種的預處理步驟。
30.如權利要求29所述的方法，其中所述預處理步驟包括濕式清潔半導體襯底的表面；以及通過射頻濺射蝕刻濕式清潔后的半導體襯底的表面。
31.如權利要求29所述的方法，其中所述預處理步驟中沒有使用射頻濺射蝕刻。
32.如權利要求31所述的方法，其中所述預處理步驟包括使用由去離子水稀釋的HF溶液濕式清潔半導體襯底的表面；使用氫氧化銨、H2O2和水的混合溶液濕式清潔半導體襯底的表面；以及使用由去離子水稀釋的HF溶液濕式清潔半導體襯底的表面。
33.如權利要求31所述的方法，其中所述預處理步驟包括使用硫酸和H2O2的混合溶液濕式清潔半導體襯底的表面；以及使用由去離子水稀釋的HF溶液濕式清潔半導體襯底的表面。
34.如權利要求27所述的方法，其中所述含鈷膜是純鈷膜，或者是含有原子百分比比率為20％或更小的從由鉭、鋯、鈦、鎳、鉿、鎢、鉑、鈀、釩、鈮及它們的混合物所組成的組中選擇的一種的鈷合金膜。
35.如權利要求27所述的方法，其中所述含鈷膜在300～500攝氏度的溫度下形成。
36.如權利要求27所述的方法，其中所述退火包括在第一溫度下進行初次快速熱退火，使得含鈷膜中的鈷與含硅導電區(qū)中的硅反應，以形成一硅化一鈷膜；選擇性地去除覆蓋膜和在初次快速熱退火中殘留的沒有反應的含鈷膜；以及在高于第一溫度的第二溫度下進行第二次快速熱退火，使得一硅化一鈷膜轉化為二硅化一鈷膜。
37.如權利要求36所述的方法，其中所述第一溫度的范圍為350～650攝氏度，所述第二溫度的范圍為700～900攝氏度。
38.一種制造半導體裝置的方法，所述方法包括在半導體襯底上形成一定義一有源區(qū)的隔離區(qū)；在有源區(qū)上形成一源/漏區(qū)和柵極，所述柵極具有側壁間隔層并由摻雜有雜質的多晶硅制成；在半導體襯底表面上形成一含鈷膜，該含鈷膜在一定的溫度下形成，在該溫度下含鈷膜中的鈷與源/漏區(qū)及柵極中的硅彼此反應以形成由一硅化二鈷或一硅化一鈷構成的擴散抑制界面膜；在含鈷膜上形成一富含鈦的覆蓋膜從而獲得一合成結構，所述富含鈦的覆蓋膜的鈦/其他元素的原子百分比比率大于1；以及退火該合成結構，使得擴散抑制界面膜被轉化為二硅化一鈷膜，并且含鈷膜中的鈷與源/漏區(qū)以及柵極中的硅反應以形成二硅化一鈷膜。
39.如權利要求38所述的方法，其中所述覆蓋膜是從由純鈦膜、鈦/氮原子百分比比率大于1的氮化鈦膜、鈦/鎢原子百分比比率大于1的鈦鎢膜、純鈦膜和鈦/氮原子百分比比率大于1的氮化鈦膜構成的疊層結構、純鈦膜和鈦/氮原子百分比比率小于1的氮化鈦膜構成的疊層結構、純鈦膜和鈦/鎢原子百分比比率大于1的鈦鎢膜構成的疊層結構以及純鈦膜和鈦/鎢原子百分比比率小于1的鈦鎢膜構成的疊層結構所組成的組中選擇的一種。
40.如權利要求39所述的方法，其中所述覆蓋膜是鈦/氮原子百分比比率大于1的氮化鈦膜。
41.如權利要求39所述的方法，還包括在含鈷膜形成前，去除形成在源/漏區(qū)和柵極上的自然氧化膜和雜質的至少一種的預處理步驟。
42.如權利要求41所述的方法，其中所述預處理步驟包括濕式清潔半導體襯底的表面；以及通過射頻濺射蝕刻濕式清潔后的半導體襯底的表面。
43.如權利要求41所述的方法，其中所述預處理步驟中沒有使用射頻濺射蝕刻。
44.如權利要求43所述的方法，其中所述預處理步驟包括使用由去離子水稀釋HF溶液濕式清潔半導體襯底的表面；使用氫氧化銨、H2O2和水的混合溶液濕式清潔半導體襯底的表面；以及使用由去離子水稀釋HF溶液濕式清潔半導體襯底的表面。
45.如權利要求43所述的方法，其中所述預處理步驟包括使用硫酸和H2O2的混合溶液濕式清潔半導體襯底的表面；以及使用由去離子水稀釋HF溶液濕式清潔半導體襯底的表面。
46.如權利要求39所述的方法，其中所述含鈷膜是純鈷膜，或者是含有原子百分比比率為20％或更小的從由鉭、鋯、鈦、鎳、鉿、鎢、鉑、鈀、釩、鈮及它們的混合物所組成的組中選擇的一種的鈷合金膜。
47.如權利要求39所述的方法，其中所述擴散抑制界面膜在300～500攝氏度的溫度下形成。
48.如權利要求39所述的方法，其中所述退火包括在第一溫度下進行初次快速熱退火，使得擴散抑制界面膜中的一硅化二鈷轉化為一硅化一鈷，并且含鈷膜中的鈷與源/漏區(qū)以及柵極中的硅反應，從而形成一硅化一鈷膜；選擇性地去除覆蓋膜和在初次快速熱退火中殘留的沒有反應的含鈷膜；以及在高于第一溫度的第二溫度下進行第二次快速熱退火，使得一硅化一鈷膜轉化為二硅化一鈷膜。
49.如權利要求48所述的方法，其中所述第一溫度的范圍為350～650攝氏度，所述第二溫度的范圍為700～900攝氏度。
50.一種制造半導體器件的方法，該方法包括在半導體襯底上形成一定義一有源區(qū)的隔離區(qū)；在有源區(qū)上形成源/漏區(qū)和柵極，所述柵極具有側壁隔離區(qū)并由摻雜有雜質的多晶硅制成；濕式清潔半導體襯底的表面；在半導體襯底表面上形成一含鈷膜，該含鈷膜在一定的溫度下形成，在該溫度下含鈷膜中的鈷與源/漏區(qū)以及柵極中的硅彼此反應以形成由一硅化二鈷或一硅化一鈷構成的擴散抑制界面膜；在含鈷膜上面形成一富含鈦的覆蓋膜，該富含鈦的覆蓋膜的鈦/其他元素的原子百分比比率超過1；在第一溫度下進行初次快速熱退火，使得擴散抑制界面膜被轉化為一硅化一鈷膜，并且含鈷膜中的鈷與源/漏區(qū)以及柵極中的硅反應，以形成一硅化一鈷膜；選擇性地去除覆蓋膜和在初次快速熱退火中殘留的沒有反應的含鈷膜；以及在高于第一溫度的第二溫度下進行第二次快速熱退火，使得一硅化一鈷膜轉化為二硅化一鈷膜。
全文摘要
本發(fā)明公開硅化鈷膜的形成方法和具有硅化鈷膜的半導體裝置的制造方法。在含硅導電區(qū)上有一含鈷膜，并且一富含鈦的覆蓋層形成在含鈷膜上。在富含鈦的覆蓋層中鈦/其他元素(如果有的話)的原子百分比比率大于1。對該合成結構進行退火，使得含鈷膜中的鈷和含硅導電區(qū)中的硅彼此反應，從而形成一硅化鈷膜。當在高溫下形成硅化鈷膜的時候，也形成一擴散抑制界面膜。
文檔編號H01L21/285GK1510726SQ200310120909
公開日2004年7月7日 申請日期2003年10月17日 優(yōu)先權日2002年10月17日
發(fā)明者具景謨, 具滋欽, 樸惠貞 申請人:三星電子株式會社