專(zhuān)利名稱(chēng)：碳化硅功率mos場(chǎng)效應(yīng)晶體管及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件和半導(dǎo)體器件的制造方法，尤其涉及，碳化硅(SiC)金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)和該MOSFET的制造方法。
背景技術(shù)：
為獲得大電流、高電壓和低開(kāi)態(tài)電阻，到目前為止，至少是部分地因?yàn)榉葱蛯又械偷碾娮颖砻孢w移率，垂直SiC功率MOSFET是不實(shí)際的。近來(lái)，一些工藝技術(shù)在橫向MOSFET結(jié)構(gòu)中得到發(fā)展，得到改善的表面電子遷移率。然而，功率MOSFET結(jié)構(gòu)中可能涉及額外的工藝，包括，例如，在高于1500℃條件下退火，以激活P型摻雜劑，例如，P型阱/p+接觸/p結(jié)終端延伸((Junction Termination Extension)JTE)注入劑。這些退火對(duì)使用這些技術(shù)制備的功率MOSFET的性能產(chǎn)生毀壞性的影響。
文獻(xiàn)中描述了大量的碳化硅功率MOSFET結(jié)構(gòu)，見(jiàn)，例如，美國(guó)專(zhuān)利No.5,506,421；A.K.Agarwal，J.B.Casady，L.B.Rowland，W.F.Valek，M.H.White和C.D.Brandt，在1997年12月的IEEEElectron Device Letters，Vol.18，No.12，586-588頁(yè)發(fā)表的“1.1 kV 4H-SiC Power UMOSFET′s(1.1kV 4H-SiC功率UMOSFET’s)”；A.K.Agarwal，J.B.Casady，L.B.Rowland，W.F.Valek，和C.D.Brandt在1998年Materials Science Forum第264-268卷，989-992頁(yè)發(fā)表的“1400V 4H-SiC Power MOSFETs(1400V 4H-SiC功率MOSFET)”；J.Tan，J.A.Cooper.Jr.和M.R.Melloch在1998年12月的IEEE Electron Device Letters，Vol.19，No.12，487-489頁(yè)發(fā)表的“High-Voltage Accumulation-Layer UMOSFETs in 4H-SiC(4H-SiC中的高壓積累層UMOSFETs)”；J.N.Shenoy，J.A.Cooper和M.R.Melloch在1997年3月的IEEE Electron Device Letters，Vol.18，No.3，93-95頁(yè)發(fā)表的“High-Voltage Double-Implanted PowerMOSFET’s in 6H-SiC(6H-SiC中的高壓雙注入功率MOSFET)”；J.B.Casady，A.K.Agarwal，L.B.Rowland，W.F.Valek和C.D.Brandt在1997年6月23-25日于科羅拉多州Fr.Collins召開(kāi)的IEEE DeviceResearch Conferernce上發(fā)表的“900V DMOS and 1100V UMOS 4H-SiCPower FETs (900V DMOS和1100V UMOS 4H-SiC功率FET)”；R.Schrner，P.Friedrichs，D.Peters，H.Mitlehner，B.Weis和D.Stephani的“Rugged Power MOSFETs in 6H-SiC with BlockingCapability up to 1800V(具有高達(dá)1800V的鎖存能力的6H-SiC中大功率MOSFET)”(Materials Science Forum Vols.338-342，pp.1295-1298，2000)；V.R.Vathulya和M.H.White的“Characterization of Channel Mobility on Implanted SiC todetermine Polytype suitability for the Power DIMOSstructure(注入SiC的溝道遷移率表征以決定功率DIMOS結(jié)構(gòu)的多型適用性)”(Electronic Materials Conference，Santa Barbara，CA，June 30-July 2，1999)；A.V.Suvorov，L.A.Lipkin，G.M.Johnson，R.Singh，J.W.Palmour的“4H-SiC Self-Aligned Implant-DiffusedStructure for Power DMOSFETs(4H-SiC功率DMOSFET的自對(duì)準(zhǔn)注入擴(kuò)散結(jié)構(gòu))(Materials Science Forum Vols.338-342，pp.1275-1278，2000)”；P.M.Shenoy和B.J.Baliga的“The Planar 6H-SiCACCUFETA New High-Voltage Power MOSFET Structure(平面6H-SiC ACCUFET一種新的高壓功率MOSFET結(jié)構(gòu))”(EEE Electron DeviceLetters，Vol.
18，No.12，pp.589-591，December 1997)；Ranbir Singh，Sei-Hyung Ryu和John W.Palmour的“High Temperature，HighCurrent，4H-SiC Accu-DMOSFET(高溫、大電流4H-SiC Accu-DMOSFET)”(Materials Science Forum Vols.338-342，pp.1271-1274，2000)；Y.Wang，C.Weitzel和M.Bhatnagar的“Accumulation-Mode SiC Power MOSFET Design Issues(積累模式SiC功率MOSFET設(shè)計(jì)問(wèn)題)”(Materials Science Forum Vols.338-342，pp.1287-1290，2000)；和A.K.Agarwal，N.S.Saks，S.S.Mani，V.S.Hegde和P.A.Sanger的“Investigation of LateralRESURF，6H-SiC MOSFETs(橫向RESURF，6H-SiC MOSFET的研究)”(Materials Science Forum Vols.338-342，pp.1307-1310，2000)。
現(xiàn)存的SiC結(jié)構(gòu)一般分成三類(lèi)(1)溝槽或UMOSFET、(2)垂直雙重注入MOSFET(DIMOSFET)和(3)橫向擴(kuò)散MOSFET(LDMOSFET)。這些結(jié)構(gòu)中，垂直DIMOSFET結(jié)構(gòu)，如圖1中描述的，是硅工藝中擴(kuò)散(DMOSFET)結(jié)構(gòu)的變型。典型地，p型阱中注入鋁或硼，源區(qū)(n+)注入氮或磷，p+區(qū)一般注入Al。在1400℃-1700℃溫度下激活摻雜劑。與n+層的接觸用鎳(Ni)制備并被退火，與p+的接觸由Ni、Ti或Ti/Al制備。兩個(gè)接觸都在高溫下退火。柵電介質(zhì)典型地是，熱生長(zhǎng)的(熱SiO2)或使用低壓化學(xué)氣相淀積技術(shù)(LPCVD)淀積的并隨后在各種環(huán)境下退火。淀積的電介質(zhì)可以，是例如SiO2或是氧化物/氮化物/氧化物(ONO)疊層。
接近導(dǎo)帶邊的界面態(tài)趨于從反型層俘獲電子(未被俘獲時(shí)是自由電子)，使得反型層中的自由電子數(shù)目相對(duì)較小。而被俘獲的電子可以在界面產(chǎn)生帶負(fù)電的狀態(tài)，其庫(kù)侖散射自由電子。自由電子數(shù)目的減小和散射的增加可減小從源到漏的電流的傳導(dǎo)，這會(huì)導(dǎo)致低的有效電子遷移率和高的開(kāi)態(tài)電阻。多種因素對(duì)導(dǎo)帶邊附近高的態(tài)密度有貢獻(xiàn)(1)碳或硅的懸掛鍵，(2)碳簇，和(3)在界面處產(chǎn)生薄非晶硅層的Si-Si鍵。見(jiàn)S.T.Pantelides的“Atomic Scale Engineeringof SiC Dielectric Interface”(DARPA/MTO High Power and ONRPower Switching MURI Reviews，Rosslyn，VA，August 10-12，1999)和V.V.Afanas’ev，M.Bassler，G.Pensl和M.Schulz的“IntrisicSiC/SiO2Interface States”(Phys.Stat.Sol.(a)，1997年第162卷，321-337頁(yè))。
除了高密度的界面態(tài)，多種其它機(jī)制也對(duì)反型層電子的低電子遷移率有貢獻(xiàn)(1)摻Al的P型SiC的Al偏析，和(2)高溫激活注入雜質(zhì)時(shí)導(dǎo)致的表面粗糙。見(jiàn)S.Sridevan，P.K.McLarty和B.J.Baliga在1996年3月的IEEE Electron Device Letters，第17卷第3期136-138頁(yè)發(fā)表的“On the Presence of Aluminum inThermal Grown Oxides on 6H-Silicon Carbide(6H-碳化硅上熱生長(zhǎng)氧化物層中的鋁的存在)”和M.A.Capano，S.Ryu，J.A.Cooper，Jr.，M.R.Melloch，K.Rottner，S.Karlsson，N.Nordell，A.Powell，and D.E.Walker的“Surface Roughening in Ion Implanted4H-Silicon Carbide(離子注入4H-碳化硅的表面粗糙)”(Journalof Electronic Materials，Vol.28，No.3，pp.214-218，March，1999)。Purdue大學(xué)的研究者總結(jié)了反型層電子遷移率和注入激活溫度之間存在的直接關(guān)系。該研究概括得出越低的摻雜劑激活溫度(1200℃)導(dǎo)致越高的電子遷移率，以及越高的激活溫度(1400℃)導(dǎo)致越低的電子遷移率。見(jiàn)M.K.Das，J.A.Cooper，Jr.，M.R.Melloch，和M.A.Capano的“Inversion Channel Mobility in 4H-and6H-SiCMOSFETs(4H-和6H-SiC MOSFET中的反型溝道遷移率)”(IEEESemiconductor Interface Specialists Conference，San Diego，CA，December 3-5，1998)。這些結(jié)果已在不使用p型阱的注入的橫向MOSFET中獲得。P型阱的注入雜質(zhì)(鋁或硼)一般至少需要1500℃的激活溫度。
DIMOSFET的進(jìn)一步困難和器件的“JFET”區(qū)域有關(guān)。如圖1所示，耗盡區(qū)可以形成在環(huán)繞p型阱的n-漂移層中。因?yàn)榄h(huán)繞耗盡區(qū)提供電流，該耗盡區(qū)可有效地使溝道長(zhǎng)度比p型阱結(jié)深長(zhǎng)。已經(jīng)提出可以在p型阱區(qū)之間引入注入間隔區(qū)以減輕該問(wèn)題。見(jiàn)Vathulya等“A Novel6H-SiC DMOSFET With Implanted P-Well Spacer(新穎的具有注入p型阱空間區(qū)的6H-SiC DMOSFET)”(IEEE Electron Device Letters，Vol.20，No.7，p.354，July 1999)。如果在p型阱和n-漂移層界面形成的耗盡區(qū)延伸深入n-漂移區(qū)，該注入間隔區(qū)不延伸穿過(guò)p型阱區(qū)域，且不會(huì)顯著減小JFET電阻。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)和碳化硅MOSFET的制造方法，該碳化硅MOSFET具有n型碳化硅漂移層、與漂移層相鄰且其中含有第一n型碳化硅區(qū)的第一p型碳化硅區(qū)、和漂移層上的氧化物層。該MOSFET還具有位于n型碳化硅漂移層和第一p型碳化硅區(qū)的一部分之間的n型碳化硅限制區(qū)。一些實(shí)施例中，n型限制區(qū)的載流子濃度大于n型碳化硅漂移層的載流子濃度。
本發(fā)明的另一些實(shí)施例中，n型碳化硅限制區(qū)設(shè)于漂移層和第一p型碳化硅區(qū)的底面之間。另一些實(shí)施例中，n型限制區(qū)也設(shè)于毗鄰第一p型碳化硅區(qū)的側(cè)壁。本發(fā)明的一些實(shí)施例中，相鄰于第一p型區(qū)底面的限制區(qū)的部分的載流子濃度高于相鄰于第一p型區(qū)側(cè)壁的限制區(qū)的部分。
本發(fā)明的特定實(shí)施例中，第一p型碳化硅區(qū)注入鋁。
本發(fā)明的另一些實(shí)施例中在氧化物層上提供柵接觸、在第一n型碳化硅層上提供源接觸、和在與氧化物層相對(duì)的漂移層上提供漏接觸。本發(fā)明的特定實(shí)施例中，柵接觸是多晶硅(p型或n型)。另一些實(shí)施例中，柵接觸是金屬。一些實(shí)施例中，在漂移層和漏接觸之間提供n型碳化硅襯底。
本發(fā)明的某些實(shí)施例中，通過(guò)n型碳化硅漂移層上的碳化硅外延層提供n型限制區(qū)。這些實(shí)施例中，第一p型區(qū)設(shè)于碳化硅外延層內(nèi)，但不穿過(guò)該外延層。
在另外的實(shí)施例中，n型限制區(qū)由漂移層中的注入n型區(qū)提供。一些實(shí)施例中，n型限制區(qū)的厚度為約0.5um到約1.5um。在某些實(shí)施例中，n型限制區(qū)的載流子濃度為約1×1015到5×1017cm-3。
本發(fā)明的又一些實(shí)施例中，在第一p型區(qū)和第一n型區(qū)的一部分上提供n型外延層。該外延層設(shè)于第一n型碳化硅區(qū)和第一p型碳化硅區(qū)和氧化物層之間。
一些實(shí)施例中，在第一p型碳化硅區(qū)內(nèi)并且與第一n型碳化硅區(qū)相鄰提供第二p型碳化硅區(qū)。
本發(fā)明的另一些實(shí)施例中，提供碳化硅器件，其具有n型碳化硅漂移層和第一p型碳化硅區(qū)。第一p型碳化硅區(qū)空間上分開(kāi)，并具有其間限定了第一n型碳化硅區(qū)的外圍邊緣。載流子濃度高于漂移層載流子濃度的第二n型碳化硅區(qū)在第一p型碳化硅區(qū)中提供，并與第一p型碳化硅區(qū)的外圍邊緣分隔開(kāi)。在漂移層、第一n型碳化硅區(qū)和第二n型碳化硅區(qū)上提供氧化物層。載流子濃度高于漂移層載流子濃度的第三n型碳化硅區(qū)設(shè)于第一p型碳化硅區(qū)之下并且在第一p型碳化硅區(qū)和漂移層之間。在第二n型碳化硅區(qū)的部分上提供源接觸。在氧化物層上提供柵接觸，在與氧化物層相對(duì)的漂移層上提供漏接觸。
本發(fā)明的特定實(shí)施例中，第三n型碳化硅區(qū)也設(shè)為毗鄰第一p型碳化硅區(qū)的外圍邊緣，所述外圍邊緣限定了第一n型碳化硅區(qū)。本發(fā)明的某些實(shí)施例中，第一n型碳化硅區(qū)和第三n型碳化硅區(qū)由漂移層上的第一n型碳化硅外延層提供，且在第一n型碳化硅外延層中提供第一p型碳化硅區(qū)。本發(fā)明的其它實(shí)施例中，第三n型碳化硅區(qū)由漂移層中的注入n型區(qū)提供。
本發(fā)明的一些實(shí)施例中，第一n型碳化硅區(qū)是漂移層的一個(gè)區(qū)域。另一些實(shí)施例中，第一n型碳化硅區(qū)的載流子濃度可以比漂移層的載流子濃度高，且可比第三n型碳化硅區(qū)的載流子濃度低。
本發(fā)明的進(jìn)一步的實(shí)施例中，在第一p型區(qū)和第一n型碳化硅區(qū)上提供碳化硅外延層。
本發(fā)明的其它實(shí)施例中，在漂移層和漏接觸之間提供載流子濃度比漂移層高的n型碳化硅層。這些實(shí)施例中，n型碳化硅層可以是n型碳化硅襯底。
在進(jìn)一步的實(shí)施例中，在第一p型碳化硅區(qū)中提供第二p型碳化硅區(qū)。
本發(fā)明的一些實(shí)施例中，第三n型碳化硅區(qū)的厚度為約0.5um到約1.5um，載流子濃度為約1×1015到約5×1017cm-3。
本發(fā)明的另一些實(shí)施例中，提供碳化硅器件，其具有n型碳化硅漂移層、分隔開(kāi)的p型碳化硅阱區(qū)、以及阱區(qū)和漂移層之間的n型碳化硅限制區(qū)。在特定實(shí)施例中，n型限制區(qū)位于分隔開(kāi)的p型阱區(qū)之間。一些實(shí)施例中，n型限制區(qū)的載流子濃度高于漂移層的載流子濃度。另一些實(shí)施例中，n型限制區(qū)由漂移層上的碳化硅外延層提供，且p型阱區(qū)設(shè)在外延層中但不穿透該外延層。
同時(shí)提供根據(jù)本發(fā)明實(shí)施例的器件的制備方法。


圖1是常規(guī)DIMOSFET的剖面圖；圖2A是根據(jù)本發(fā)明實(shí)施例的SiC MOSFET的剖面圖；圖2B是根據(jù)本發(fā)明實(shí)施例的SiC MOSFET的剖面圖；圖3是根據(jù)本發(fā)明另外的實(shí)施例的SiC MOSFET的剖面圖；圖4A-4H闡述了根據(jù)本發(fā)明不同實(shí)施例的制造MOSFET的工藝步驟；圖5A-5D闡述了根據(jù)本發(fā)明另外的實(shí)施例的制造MOSFET的工藝步驟；圖6A和6B是常規(guī)DIMOSFET的模擬結(jié)果，其說(shuō)明了所模擬器件的開(kāi)態(tài)電阻和氧化物場(chǎng)電壓與p型阱區(qū)間隙的關(guān)系；圖7A和7B是具有注入間隔區(qū)(implanted spacer)的DIMOSFET的模擬結(jié)果，其說(shuō)明了所模擬器件的開(kāi)態(tài)電阻和氧化物場(chǎng)電壓與p型阱區(qū)間隙的關(guān)系；圖8A和8B是根據(jù)本發(fā)明實(shí)施例的DIMOSFET的模擬結(jié)果，其說(shuō)明了所模擬器件的開(kāi)態(tài)電阻和氧化物場(chǎng)電壓與p型阱區(qū)間隙的關(guān)系；圖9A和9B是實(shí)驗(yàn)獲得的具有注入間隔區(qū)(圖9A)的DIMOSFET和根據(jù)本發(fā)明實(shí)施例的DIMOSFET(圖9B)的I-V曲線(xiàn)；以及圖10A和10B是實(shí)驗(yàn)獲得的具有注入間隔區(qū)的DIMOSFET(圖9A)和根據(jù)本發(fā)明的實(shí)施例的DIMOSFET(圖9B)的反偏漏電流曲線(xiàn)。
具體實(shí)施例方式
現(xiàn)在參照附圖更加全面地描述本發(fā)明，附圖中示出了本發(fā)明的優(yōu)選的實(shí)施例。然而，本發(fā)明可以以許多不同的形式實(shí)施，而不應(yīng)限于這里的實(shí)施例；相反，提供這些實(shí)施例是為了使該公開(kāi)全面而徹底，并向本領(lǐng)域技術(shù)人員完整地傳達(dá)本發(fā)明的范圍。附圖中，為清楚闡述本發(fā)明的大致結(jié)構(gòu)，各層和區(qū)域的尺寸被放大。相似的數(shù)字始終指示相似的元件。將會(huì)了解到，當(dāng)例如層、區(qū)域或襯底的元件被稱(chēng)為在另一元件“之上”時(shí)，它可以直接在另一元件之上，也可以有插入元件。相反，當(dāng)元件被稱(chēng)為直接在另一元件之上，其間沒(méi)有插入元件。
本發(fā)明的實(shí)施例提供碳化硅MOSFET和/或制備碳化硅MOSFET的方法，該碳化硅MOSFET可以減小器件的開(kāi)態(tài)電阻。然而發(fā)明者不希望被任何操作理論限制，人們認(rèn)為通過(guò)減小MOSFET的p型阱下的耗盡區(qū)，電流通路的長(zhǎng)度可以減小，因此和相同尺寸的常規(guī)MOSFET相比，器件的開(kāi)態(tài)電阻可以減小。而且，通過(guò)減小JFET間隙中的耗盡區(qū)，通過(guò)減小JFET間隙的尺寸可以減小器件的尺寸。
根據(jù)本發(fā)明實(shí)施例的MOSFET在圖2A中闡述。如圖2A所示，本發(fā)明的特定實(shí)施例中，輕摻雜的碳化硅n-漂移層12位于可選的碳化硅n+層10之上。n-漂移層12可以是襯底或碳化硅外延層，并且例如可以是4H多型碳化硅。某些實(shí)施例中，n-漂移層12的載流子濃度為約1014到約5×1016cm-3。而且，本發(fā)明的一些實(shí)施例中，漂移層12的厚度為約5μm到約150μm。而且，n+層10可以是注入的層或區(qū)域、外延層或襯底。一些實(shí)施例中，n+層的載流子濃度為約1018到約1021cm-3。
在漂移層12上提供載流子濃度更高的n型碳化硅區(qū)26。區(qū)域26的載流子濃度高于漂移層12的載流子濃度，并提供位于p型阱20底面20a和漂移層12之間的JFET限制區(qū)26a的一個(gè)實(shí)施方式。區(qū)域26可通過(guò)外延生長(zhǎng)或注入提供。本發(fā)明的某些實(shí)施例中，區(qū)域26的厚度為約0.5μm到約1.5μm。同樣，區(qū)域26的載流子濃度可為約1015到約5×1017cm-3。區(qū)域26可以具有均勻載流子濃度或者非均勻載流子濃度。
進(jìn)一步參看圖2A，空間分離的p型碳化硅區(qū)域在區(qū)域26中提供p型阱20。p型阱20被注入成延伸到區(qū)域26但不穿透區(qū)域26，使得在p型阱20的底面20a和漂移層12之間提供載流子濃度更高的n型碳化硅區(qū)26a。特定的實(shí)施例中，在p型阱之間的間隙21中的區(qū)域26的部分的載流子濃度高于漂移層12的載流子濃度。本發(fā)明的其它實(shí)施例中，在p型阱20之間的間隙21中的區(qū)域26的部分的載流子濃度和漂移層12的相同。這樣，與p型阱20側(cè)壁相鄰的區(qū)域26的部分的載流子濃度可等于或者高于漂移層12的載流子濃度，而與p型阱20的底面20a相鄰的區(qū)域26的部分26a的載流子濃度比漂移層12的高。在特定的實(shí)施例中，p型阱20的載流子濃度為約1016到約1019cm-3。而且，p型阱20可以提供約0.3μm到約1.2μm的結(jié)深。
圖2B中說(shuō)明了本發(fā)明實(shí)施例的一個(gè)例子，其中，間隙21和p型阱20下的區(qū)域具有不同的載流子濃度。參見(jiàn)圖2B，在p型阱20底面下以及p型阱20和漂移層12之間設(shè)有區(qū)域26’以提供JFET限制區(qū)。然而，在p型阱20之間的間隙21中提供漂移層12。例如，可通過(guò)在漂移層12中使用掩膜注入n型區(qū)域26’和注入p型阱20提供區(qū)域26’，使得漂移層12中p型阱20的深度比漂移層12中區(qū)域26’的最大深度小。類(lèi)似地，n阱可以在漂移層12中形成，p型阱20可以在n阱中形成。
一些實(shí)施例中，p型阱20被注入Al，并在至少約1500℃的溫度下退火。然而，也可使用其它適當(dāng)?shù)膒型摻雜劑提供p型阱20。p型阱20的摻雜分布可以是基本均勻的分布、逆行分布(摻雜隨深度增加)或者p型阱可以全部被掩埋(一些n型碳化硅在p型阱20之上)。一些實(shí)施例中，p型阱20的載流子濃度為約1×1016到約1×1019cm-3，并可以延伸到區(qū)域26或者n-漂移層12中約0.3μm到約1.2μm。雖然可以使用各種p型摻雜劑，但一些實(shí)施例中使用Al是因?yàn)榕鹪诔^(guò)1500℃的溫度下退火時(shí)趨于擴(kuò)散幾個(gè)微米以上。因此，難以控制p型阱20(可稱(chēng)為JFET區(qū)域21的區(qū)域)之間的精確間隙和/或p型阱20的深度。如果間隙太高，當(dāng)器件處于閉鎖狀態(tài)時(shí)，柵極氧化物層中的電場(chǎng)就變得太高。然而，如果間隙太窄，JFET區(qū)域21的電阻就變得很高。因此，優(yōu)選約1μm到約10μm的間隙。給定器件的具體間隙取決于所需要的器件閉鎖電壓和開(kāi)態(tài)電阻。
n+碳化硅區(qū)24和可選的p+碳化硅區(qū)22放置在p型阱20中。一些實(shí)施例中，n+碳化硅區(qū)24與毗鄰JFET區(qū)域21的p型阱20的邊緣被隔離開(kāi)約0.5μm到約5μm。n+碳化硅區(qū)24的摻雜濃度可為約5×1018cm-3到約1021cm-3，并可延伸到p型阱20內(nèi)約0.1μm到約0.8μm的深度，但該深度比p型阱20的深度淺。適當(dāng)?shù)膎型摻雜劑包括磷和氮或其它本領(lǐng)域技術(shù)人員熟知的n型摻雜劑?？蛇x的p+碳化硅區(qū)22可毗鄰n+碳化硅區(qū)24，并與p型阱20的邊緣相對(duì)。p+碳化硅區(qū)22的摻雜濃度為約5×1018cm-3到約1021cm-3，并可延伸到p型阱20內(nèi)約0.2μm到約1.2μm的深度，但該深度比p型阱20的深度淺。
柵極氧化物28至少在n碳化硅區(qū)24之間延伸，并且其上具有柵接觸32。一些實(shí)施例中，柵極氧化物28可以是熱生長(zhǎng)氧化物并在NO或N2O下退火或是氧化物/氮化物/氧化物(ONO)，其中，第一氧化物是熱氧化物并且隨后進(jìn)行NO或N2O退火。柵接觸材料可以是任何合適的接觸材料。一些實(shí)施例中，柵接觸材料是鉬或p型多晶硅。P型多晶硅適用于一些實(shí)施例，因?yàn)槠渚哂懈叩墓瘮?shù)。柵極氧化物28的厚度可依賴(lài)于柵接觸32材料的功函數(shù)。然而，一般而言，約100到約5000的厚度是優(yōu)選的。
還提供漏接觸34和一個(gè)或多個(gè)源接觸30。源接觸30，在一些實(shí)施例中由鎳(Ni)、鈦(Ti)、鉑(Pt)或鋁(Al)、這些材料的組合和/或其它合適的接觸材料形成，并可在約600℃到約1000℃的溫度下退火，例如825℃，以提供與p+區(qū)22和n+區(qū)24的歐姆接觸。漏接觸34可以是Ni或Ti或適合形成n型碳化硅的歐姆接觸的其它材料。
p+區(qū)域22和n+區(qū)域24的接觸可以使用不同的或相同的接觸材料。而且，雖然圖中沒(méi)有示出，可以在一個(gè)或多個(gè)接觸上提供一層或多層金屬覆蓋層。提供金屬覆蓋層的技術(shù)和材料對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)是很熟悉的，這里不做進(jìn)一步討論。
圖3說(shuō)明了本發(fā)明另外可供選擇的實(shí)施例，其中使用再生長(zhǎng)外延層。如圖3所示，在注入和退火p型阱20之后，在p型阱20上再生長(zhǎng)碳化硅薄層27，該薄層27延伸跨越JFET區(qū)域中的區(qū)域26。圖2B中所示的實(shí)施例可以修改成包括這樣的再生長(zhǎng)外延層，該再生長(zhǎng)外延層是注入和退火p型阱之后在p型阱20上再生長(zhǎng)的，并延伸跨越JFET區(qū)域內(nèi)的漂移層12。n+碳化硅區(qū)24可以形成為穿過(guò)再生長(zhǎng)碳化硅層27和/或先于再生長(zhǎng)形成。一些實(shí)施例中，再生長(zhǎng)碳化硅層27的厚度可為約0.05μm到約1μm。再生長(zhǎng)碳化硅層27可以是n型碳化硅。某些實(shí)施例中，再生長(zhǎng)碳化硅層27的摻雜濃度為約5×1014cm-3到約5×1017cm-3。
進(jìn)一步參看圖3，因?yàn)樵偕L(zhǎng)碳化硅層27，接觸窗口設(shè)成穿透碳化硅層27，以提供與可選的p+區(qū)域22或p型阱20(如果p+區(qū)域22不存在)的接觸30’。接觸30’可以由上述任何適用于形成歐姆接觸的材料形成。
雖然圖2A、2B和3說(shuō)明了作為分立器件的本發(fā)明的實(shí)施例，本領(lǐng)域技術(shù)人員應(yīng)理解，圖2A、2B和3可以認(rèn)為是具有多個(gè)單元的器件的單元。這樣，例如，通過(guò)沿著它的中軸線(xiàn)(圖2A、2B和3中的垂直軸)分割器件，并繞圖2A、2B和3中所示的器件的外圍軸(圖2A，2B和3中所述的器件的垂直邊)旋轉(zhuǎn)分離后的器件，可將另外的單元結(jié)合到圖2A、2B和3所示的器件。相應(yīng)地，本發(fā)明的實(shí)施例包括例如圖2A、2B和3中示出的器件，也包括具有多個(gè)并入了圖2A、，2B和3中所示的JFET限制區(qū)的單元的器件。
現(xiàn)在將參照?qǐng)D4A-4H和5A-5D描述根據(jù)本發(fā)明的實(shí)施例的具有由外延層提供的JFET限制區(qū)的器件的制作。根據(jù)本公開(kāi)，本領(lǐng)域技術(shù)人員將了解到，本發(fā)明的具有由注入提供的JFET限制區(qū)的實(shí)施例可以通過(guò)修改這里描述的操作以獲得前述注入?yún)^(qū)域而獲得。
參見(jiàn)圖4A，在漂移層12上形成n型碳化硅外延層26。n型外延層26可形成為具有前述的厚度和摻雜水平。見(jiàn)圖4B，在n型外延層26上形成并圖形化掩膜100，雜質(zhì)被注入到n型外延層26以提供p型阱20。注入的雜質(zhì)可以注入到上面所述的深度，且在激活時(shí)提供所需的載流子濃度?；蛘撸梢栽趎+碳化硅襯底上提供漂移層12。這樣的實(shí)施例中，可由襯底提供下面描述的n+層。
見(jiàn)圖4C，除去掩膜100，形成并圖形化掩膜104，使用104掩膜注入n型雜質(zhì)以提供n+區(qū)域24。形成掩膜104以提供p型阱20邊界和n+區(qū)域24之間所需的間隙，該間隙限定了短溝道26的溝道長(zhǎng)度。合適的n型雜質(zhì)包括氮和磷。而且，可以注入雜質(zhì)以提供這里描述的n+區(qū)域24的尺寸和載流子濃度。
圖4D闡述了可選p+區(qū)的形成。除去掩膜104，形成并圖形化掩膜106，利用掩膜106注入p型雜質(zhì)以形成p+區(qū)域22?？梢宰⑷雙型雜質(zhì)，以提供這里描述的p+區(qū)域22的尺寸和載流子濃度。一些實(shí)施例中，p型雜質(zhì)是鋁，然而，也可使用其它合適的p型雜質(zhì)。
圖4E描述了掩膜106的去除，和n+層10的產(chǎn)生，n+層10可以通過(guò)在襯底中背注入n型雜質(zhì)而形成，或者它可以是外延層或襯底本身且可以先于圖4A形成。該結(jié)構(gòu)也在約1200℃到約1800℃的溫度下退火約30秒到約24小時(shí)以激活注入的p型或n型雜質(zhì)?？蛇x地，該結(jié)構(gòu)可以被覆蓋介電層，例如SiO2或Si3N4，以在退火過(guò)程中保護(hù)該結(jié)構(gòu)?；蛘撸跂艠O氧化物在形成之后退火以改善SiC/SiO2界面的實(shí)施例中，可以通過(guò)該退火提供雜質(zhì)的激活。
圖4F示出了柵極氧化物28的形成。柵極氧化物可以是熱生長(zhǎng)的，并且可以是氧氮化物(nitrided oxide)和/或可以是其它氧化物。氮氧化物可以是任何合適的柵極氧化物，然而在某些實(shí)施例中，使用SiO2、氮氧化物(oxynitride)或ONO。可以在形成柵極氧化物或ONO柵電介質(zhì)的初始氧化物之后，在N2O或NO中退火，以減少SiC/氧化物界面的缺陷密度。特定的實(shí)施例中，通過(guò)熱生長(zhǎng)或淀積形成柵極氧化物，然后在N2O環(huán)境下退火，退火溫度大于約1100℃，流量為約2到約8SLM，該流量可以提供約11到約45秒的N2O初始停留時(shí)間。下述共同轉(zhuǎn)讓的專(zhuān)利申請(qǐng)描述了在碳化硅上的氧化物層的形成和退火名為“Method of N2O Annealing an Oxide Layer on a Silicon CarbideLayer(碳化硅層上氧化物層的N2O退火方法)”的美國(guó)專(zhuān)利申請(qǐng)No.09/834,283；于2001年5月30日提交的名為“Method of N2OGrowth of an oxide layer on a Silicon Carbide Layer(碳化硅層上氧化物層的N2O生長(zhǎng)方法)”的美國(guó)臨時(shí)申請(qǐng)No.60/237,822；于2001年10月1日提交的名為“Method Of NO Growth Of An OxideOn A Silicon Carbide Layer(碳化硅層上氧化物的NO生長(zhǎng)方法)”的美國(guó)專(zhuān)利申請(qǐng)No.09/968,391；和/或于2001年10月26日提交的名為“Method Of Fabricating an Oxide Layer on a Silicon CarbideLayer Utilizing an Anneal in a Hydrogen Environment(使用氫氣環(huán)境下退火的碳化硅層上制備氧化物層的方法)”的美國(guó)專(zhuān)利申請(qǐng)No.10/045,542，這些公開(kāi)此處全部引用作為參考，如同在此闡述了其全文。
另外也可以使用下文中描述的N2O生長(zhǎng)氧化物J.P.Xu，P.T.Lai，C.L.Chan，B.Li和Y.C.Cheng的“Improved Performanceand Rehability of N2O-Grown Oxynitride on 6H-SiC(6H-SiC上N2O生長(zhǎng)氮氧物的改善的性能和可靠性)”(IEEE Electron DeviceLetters，Vol.21，No.6，pp.298-300，June 2000)。也可使用L.A.Lipkin和J.W.Palmour的“L6w interface state density oxideson p-type SiC(p型SiC上的低界面態(tài)密度的氧化物)”(MaterialsScience Forum Vols.264-268，pp.853-856，1998)中描述的技術(shù)?；蛘撸瑢?duì)于熱生長(zhǎng)氧化物，隨后對(duì)熱生長(zhǎng)SiO2層進(jìn)行NO退火以減小界面俘獲密度，這下述文獻(xiàn)做了描述M.K.Das，L.A.Lipkin，J.W.Palmour，G.Y.Chung，J.R.Williams，K.McDonald和L.C.Feldman，的“High Mobility 4H-SiC Inversion Mode MOSFETs UsingThermally Grown，NO Annealed SiO2”(IEEE Device ResearchConference，Denver，CO，June 19-21，2000)；G.Y.Chung，C.C.Tin，J.R.Williams，K.McDonald，R.A.Weller，S.T.Pantelides，L.C.Feldman，M.K.Das，和J.W.Paimour的“ImprovedInversion 30 Channel Mobility for 4H-SiC MOSFETs FollowingHigh Temperature Anneals in Nitric Oxide”(IEEE ElectronDevice Letters接收待發(fā)表)；以及G.Y.Chung，C.C.Tin，J.R.Williams，K.McDonald，M.Di Ventra，S.T.Pantelides，L.C.Feldman和R.A.Weller的“Effect of nitric oxide annealingon the interface trap densities near the band edges in the 4Hpolytype of silicon carbide”(Applied Physics Letters，Vol.76，No.13，pp.1713-1715，March 2000)。可以如于2001年6月11日提交的名為“High Voltage，High Temperature CapacitorStructures and Methods of Fabrication”的美國(guó)專(zhuān)利申請(qǐng)No.09/878,442中描述的方法提供一氧化氮，該專(zhuān)利的公開(kāi)此處全部引用作為參考，如同在此闡述了其全文。
圖4G描述了柵接觸32的形成。如上所述，柵接觸32可以是p型多晶硅和/或其它適當(dāng)?shù)慕佑|材料，并且可以使用本領(lǐng)域技術(shù)人員熟悉的技術(shù)形成和圖形化柵接觸32?；蛘?，圖4F的氧化物層28和柵接觸32可以同時(shí)形成和圖形化。最后，圖4H分別示出了源和漏接觸32和34的形成，它們可以通過(guò)蒸發(fā)淀積、濺射或其它本領(lǐng)域技術(shù)人員熟知的技術(shù)制作。某些實(shí)施例中，源和漏接觸32和34是鎳，其形成后在約825℃下退火以改善歐姆接觸特性。
圖5A到5D描述了根據(jù)本發(fā)明的使用再生長(zhǎng)外延層的可選實(shí)施例的器件制造過(guò)程。器件的制備操作和參照?qǐng)D4A到4E所描述的相同，后續(xù)的操作在圖5A中示出。參看圖5A，在圖4E結(jié)構(gòu)上形成n型外延層27。可以在退火激活摻雜劑之前或之后提供該生長(zhǎng)。外延層27圖形化成在注入?yún)^(qū)域24之間延伸，見(jiàn)圖5B。圖5B還示出了柵極氧化物28的形成。一些實(shí)施例中，柵極氧化物28是熱生長(zhǎng)的，并且可以是氧氮化物。氧氮化物可以是任何合適的柵極氧化物，然而，SiO2、氮氧化物或ONO是優(yōu)選的?？梢园凑諈⒖紙D4F的前述描述進(jìn)行柵極氧化物的制作。
圖5C示出了源接觸30’的形成。見(jiàn)圖5C，在柵極氧化物28中對(duì)應(yīng)于p+區(qū)域22和/或n+區(qū)域24的位置開(kāi)窗口。隨后在窗口中形成接觸30’。圖5D示出了柵接觸32和源接觸30’的形成?；蛘?，圖5D中的氧化物層28和柵接觸32可以一起形成。這樣，可以先于對(duì)源接觸開(kāi)窗口而形成柵接觸。如上所述，柵接觸32可以是p型多晶硅或其它合適的接觸材料，且可以用本領(lǐng)域技術(shù)人員已知的技術(shù)形成。源接觸30’可以通過(guò)蒸發(fā)淀積、濺射或其它本領(lǐng)域技術(shù)人員已知的技術(shù)形成。最后，圖5D還闡述了漏接觸34的形成，其可以通過(guò)蒸發(fā)淀積、濺射或其它本領(lǐng)域技術(shù)人員已知的技術(shù)形成。某些實(shí)施例中，源和漏接觸30’和34是鎳，其在形成后在約600℃到約1000℃的溫度退火，例如在約825℃下退火，以改善歐姆接觸特性。
除了這里描述的實(shí)施例，也可在DMOSFET中提供如下述專(zhuān)利中所述的JFET限制區(qū)的實(shí)施例，該申請(qǐng)為于2001年7月24日提交的，名為“Silicon Carbide Power Metal-Oxide Semiconductor FieldEffect Transistors Having a Shorting Channel and Methods ofFabricating Silicon Carbide Metal-Oxide Semiconductor FieldEffect Transistors Having a Shorting Channel(具有短溝道的碳化硅功率金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管和具有短溝道的碳化硅功率金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的制造方法)”的美國(guó)專(zhuān)利申請(qǐng)No.09/911,995，該申請(qǐng)的公開(kāi)此處引用作為參考，如同在此闡述了其全文。
盡管已經(jīng)參照具體的操作順序描述了本發(fā)明的實(shí)施例，本領(lǐng)域技術(shù)人員應(yīng)該知道，該順序內(nèi)的某些操作可以改變且仍然獲益于本發(fā)明的示范。例如，本發(fā)明的特定實(shí)施例中，n+區(qū)域24和p+區(qū)域22的形成可以互換。因此，本發(fā)明不應(yīng)被理解成嚴(yán)格受限于此處描述的操作順序。
圖6A到8B是各種DMOSFET結(jié)構(gòu)的二維模擬結(jié)果，示出了開(kāi)態(tài)電阻或氧化物場(chǎng)強(qiáng)與JFET間隙距離的關(guān)系。圖6A和6B是常規(guī)DMOSFET的模擬結(jié)果，該DMOSFET具有6×1014cm-3和115μm厚的漂移層和10μm寬的p型阱，p型阱延伸到漂移層中0.75μm。圖7A和7B是一DMOSFET的模擬結(jié)果，該DMOSFET具有6×1014cm-3和115μm厚的漂移層和10μm寬的p型阱，p型阱延伸到漂移層中0.75μm，以及5×1015cm-3的注入間隔區(qū)延伸到漂移層中0.75μm。圖8A和8B是根據(jù)本發(fā)明的實(shí)施例的DMOSFET模擬結(jié)果，該DMOSFET具有6×1014cm-3和115μm厚的漂移層，10μm寬的p型阱，p型阱延伸到5×1015cm-3的、厚度為1.75μm的外延層中0.75μm。參見(jiàn)圖6A到8B，本發(fā)明實(shí)施例可以為給定最大氧化物電場(chǎng)提供更窄的JFET間隙，同時(shí)減小了開(kāi)態(tài)電阻。
圖9A是為根據(jù)本發(fā)明實(shí)施例的沒(méi)有JFET限制區(qū)的DMOSFET的測(cè)量的I-V曲線(xiàn)，圖9B是為根據(jù)本發(fā)明實(shí)施例的具有JFET限制區(qū)的DMOSFET的測(cè)量I-V曲線(xiàn)。參考圖9A和9B，測(cè)量的開(kāi)態(tài)電阻從266mΩ-cm2減小到189mΩ-cm2。而且，圖10A是為根據(jù)本發(fā)明實(shí)施例的沒(méi)有JFET限制區(qū)的DMOSFET測(cè)量的漏極漏電流曲線(xiàn)，圖10B是為根據(jù)本發(fā)明實(shí)施例的具有JFET限制區(qū)的DMOSFET測(cè)量漏極漏電流曲線(xiàn)。參看圖10A和10B，兩個(gè)器件的擊穿電壓都在3150V以上。
在附圖和說(shuō)明書(shū)中，已經(jīng)公開(kāi)了本發(fā)明的典型的優(yōu)選實(shí)施例，盡管使用了特定術(shù)語(yǔ)，它們僅用作泛指和說(shuō)明用，并不是為了限制。
權(quán)利要求
1.一種碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，包括n型碳化硅漂移層；與該漂移層相鄰的第一p型碳化硅區(qū)；第一p型碳化硅區(qū)中的第一n型碳化硅區(qū)；漂移層、第一p型碳化硅區(qū)、和第一n型碳化硅區(qū)上的氧化物層，；以及位于漂移層和第一p型碳化硅區(qū)的一部分之間的n型碳化硅限制區(qū)，其中n型限制區(qū)的載流子濃度比漂移層的載流子濃度高。
2.根據(jù)權(quán)利要求1的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，其中，所述第一p型碳化硅區(qū)的部分與第一p型碳化硅區(qū)的底面相鄰。
3.根據(jù)權(quán)利要求1的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，其中，n型限制區(qū)毗鄰第一p型碳化硅區(qū)的側(cè)壁。
4.根據(jù)權(quán)利要求1的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，其中，n型限制區(qū)包括毗鄰第一p型碳化硅區(qū)底面放置的第一部分，和毗鄰第一p型碳化硅區(qū)側(cè)壁放置的第二部分，其中，第一部分的載流子濃度比第二部分的載流子濃度高。
5.根據(jù)權(quán)利要求1的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，其中，第一p型碳化硅區(qū)注入鋁。
6.根據(jù)權(quán)利要求1的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，進(jìn)一步包括氧化物層上的柵接觸；第一n型碳化硅區(qū)上的源接觸；和與氧化物層相對(duì)的漂移層上的漏接觸。
7.根據(jù)權(quán)利要求1的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，其中，n型限制區(qū)包括n型碳化硅漂移層上的碳化硅外延層。
8.根據(jù)權(quán)利要求7的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，其中第一p型區(qū)置于碳化硅外延層中，但不穿透該外延層。
9.根據(jù)權(quán)利要求1的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，其中，n型限制區(qū)的厚度為約0.5μm到約1.5μm，且載流子濃度為約1×1015到約5×1017cm-3。
10.根據(jù)權(quán)利要求6的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，其中，柵接觸包括多晶硅或金屬。
11.根據(jù)權(quán)利要求1的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，進(jìn)一步包括第一p型碳化硅區(qū)和第一n型區(qū)域一部分上的n型外延層，并且該n型外延層位于第一n型碳化硅區(qū)和第一p型碳化硅區(qū)以及氧化物層之間。
12.根據(jù)權(quán)利要求1的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，其中，n型限制區(qū)包括漂移層中的注入n型區(qū)。
13.根據(jù)權(quán)利要求6的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，進(jìn)一步包括位于漂移層和漏接觸之間的n型碳化硅襯底。
14.根據(jù)權(quán)利要求1的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元，進(jìn)一步包括位于第一p型碳化硅區(qū)內(nèi)并毗鄰第一n型碳化硅區(qū)的第二p型碳化硅區(qū)。
15.一種碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，包括n型碳化硅漂移層；與該漂移層相鄰的第一p型碳化硅區(qū)；位于第一p型碳化硅區(qū)的外圍邊緣之間的第一n型碳化硅區(qū)；第一p型碳化硅區(qū)中的第二n型碳化硅區(qū)，其中第二n型碳化硅區(qū)的載流子濃度高于漂移層的載流子濃度，并與第一p型碳化硅區(qū)的外圍邊緣分隔開(kāi)；漂移層、第一n型碳化硅區(qū)、和第二n型碳化硅區(qū)上的氧化物層；位于第一p型碳化硅區(qū)之下并在第一p型碳化硅區(qū)和漂移層之間的第三n型碳化硅區(qū)，其中第三n型碳化硅區(qū)的載流子濃度比漂移層的載流子濃度高；第二n型碳化硅區(qū)的部分上的源接觸；氧化物層上的柵接觸；和與氧化物層相對(duì)的漂移層上的漏接觸。
16.根據(jù)權(quán)利要求15的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，第三n型碳化硅區(qū)與第一p型碳化硅區(qū)的外圍邊緣相鄰。
17.根據(jù)權(quán)利要求15的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，第一n型碳化硅區(qū)和第三n型碳化硅區(qū)包括漂移層上的n型碳化硅外延層，且其中第一p型碳化硅區(qū)在該n型碳化硅外延層中形成。
18.根據(jù)權(quán)利要求15的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，第一n型碳化硅區(qū)包括漂移層的一個(gè)區(qū)域。
19.根據(jù)權(quán)利要求18的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，第三n型碳化硅區(qū)包括漂移層中的注入n型區(qū)。
20.根據(jù)權(quán)利要求15的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，第一n型碳化硅的載流子濃度高于漂移層中的載流子濃度，且低于第三n型碳化硅區(qū)的載流子濃度。
21.根據(jù)權(quán)利要求15的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，進(jìn)一步包括第一p型區(qū)和第一n型碳化硅區(qū)上的碳化硅n型外延層。
22.根據(jù)權(quán)利要求15的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，進(jìn)一步包括位于漂移層和漏接觸之間的n型碳化硅層，其中該n型碳化硅層的載流子濃度比漂移層中的載流子濃度高。
23.根據(jù)權(quán)利要求22的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，n型碳化硅層包括n型碳化硅襯底。
24.根據(jù)權(quán)利要求15的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，進(jìn)一步包括位于第一p型碳化硅區(qū)中的第二p型碳化硅區(qū)。
25.根據(jù)權(quán)利要求15的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，第三n型碳化硅區(qū)的厚度為約0.5μm到約1.5μm。
26.根據(jù)權(quán)利要求15的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，第三n型碳化硅區(qū)的載流子濃度為約1×1015到約5×1017cm-3。
27.一種碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，包括n型碳化硅漂移層；分隔開(kāi)的p型碳化硅阱區(qū)；以及所述阱區(qū)和漂移層之間的n型碳化硅限制區(qū)。
28.根據(jù)權(quán)利要求27的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，n型限制區(qū)位于分隔開(kāi)的p型阱區(qū)之間。
29.根據(jù)權(quán)利要求27的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，n型限制區(qū)的載流子濃度高于漂移層的載流子濃度。
30.根據(jù)權(quán)利要求27的碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其中，n型限制區(qū)包括漂移層上的碳化硅外延層，且其中p型阱區(qū)位于該外延層中，但不穿透該外延層。
31.一種制造碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管單元的方法，包括形成n型碳化硅漂移層；形成與漂移層相鄰的第一p型碳化硅區(qū)；在第一p型碳化硅區(qū)中形成第一n型碳化硅區(qū)；在漂移層上形成氧化物層；和在漂移層和第一p型碳化硅區(qū)的一部分之間形成n型碳化硅限制區(qū)，其中該n型限制區(qū)的載流子濃度高于漂移層的載流子濃度。
32.根據(jù)權(quán)利要求31的方法，其中，所述第一p型碳化硅區(qū)的部分與第一p型碳化硅區(qū)的底面相鄰。
33.根據(jù)權(quán)利要求31的方法，其中，形成n型限制區(qū)進(jìn)一步包括形成與第一p型碳化硅區(qū)側(cè)壁相鄰的n型限制區(qū)。
34.根據(jù)權(quán)利要求31的方法，其中，形成n型碳化硅限制區(qū)進(jìn)一步包括形成與第一p型碳化硅區(qū)的底面相鄰的n型碳化硅限制區(qū)的第一部分；和形成與第一p型碳化硅區(qū)的側(cè)壁相鄰的n型碳化硅限制區(qū)的第二部分，其中該限制區(qū)的第一部分的載流子濃度高于該限制區(qū)的第二部分的載流子濃度。
35.根據(jù)權(quán)利要求31的方法，其中，形成第一p型碳化硅區(qū)進(jìn)一步包括在該p型碳化硅區(qū)中注入鋁；和在至少1500℃的溫度下對(duì)該p型碳化硅區(qū)進(jìn)行退火。
36.根據(jù)權(quán)利要求31的方法，進(jìn)一步包括在氧化物層上形成柵接觸；在第一n型碳化硅區(qū)上形成源接觸；和與氧化物層相對(duì)地在漂移層上形成漏接觸。
37.根據(jù)權(quán)利要求31的方法，其中，形成n型限制區(qū)包括在n型碳化硅漂移層上形成n型碳化硅外延層；在該外延層上形成掩膜；圖形化該外延層以形成n型限制區(qū)。
38.根據(jù)權(quán)利要求37的方法，其中形成第一p型區(qū)包括在碳化硅外延層中但不穿透該外延層形成第一p型區(qū)。
39.根據(jù)權(quán)利要求31的方法，其中，形成n型限制區(qū)包括在漂移層中注入n型區(qū)域。
40.根據(jù)權(quán)利要求31的方法，其中，n型限制區(qū)的厚度為約0.5μm到約1.5μm，且載流子濃度為約1×1015到約5×1017cm-3。
41.根據(jù)權(quán)利要求36的方法，其中，柵接觸包括多晶硅或金屬。
42.根據(jù)權(quán)利要求31的方法，進(jìn)一步包括形成位于第一p型區(qū)和第一n型區(qū)一部分上，且在第一n型區(qū)域和第一p型區(qū)以及氧化物層之間的n型外延層。
43.根據(jù)權(quán)利要求36的方法，進(jìn)一步包括在漂移層和漏接觸之間形成n型碳化硅襯底。
44.根據(jù)權(quán)利要求31的方法，進(jìn)一步包括在第一p型碳化硅區(qū)中且與第一n型碳化硅區(qū)相鄰形成第二p型碳化硅區(qū)。
45.一種制造碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的方法，包括形成n型碳化硅漂移層；形成與該漂移層相鄰的第一p型碳化硅區(qū)；在第一p型碳化硅區(qū)的外圍邊緣之間形成第一n型碳化硅區(qū)；在第一p型碳化硅區(qū)中形成第二n型碳化硅區(qū)，其中，第二n型碳化硅區(qū)的載流子濃度大于漂移層的載流子濃度，并與第一p型碳化硅區(qū)的外圍邊緣分隔開(kāi)；在漂移層、第一n型碳化硅區(qū)、和第二n型碳化硅區(qū)上形成氧化物層；和在第一p型碳化硅區(qū)和漂移層之間形成第三n型碳化硅區(qū)，其中第三n型碳化硅區(qū)的載流子濃度高于漂移層的載流子濃度；在第二n型碳化硅區(qū)的部分上形成源接觸；在氧化物層上形成柵接觸；和與氧化物層相對(duì)地在漂移層上形成漏接觸。
46.根據(jù)權(quán)利要求45的方法，其中形成第三n型碳化硅區(qū)進(jìn)一步包括形成與第一p型碳化硅區(qū)的外圍邊緣相鄰的第三n型碳化硅區(qū)。
47.根據(jù)權(quán)利要求45的方法，進(jìn)一步包括在漂移層上形成n型碳化硅外延層，其中，所述第一n型碳化硅區(qū)和所述第三n型碳化硅區(qū)由該外延層形成，且其中所述第一p型碳化硅區(qū)在該外延層中形成。
48.根據(jù)權(quán)利要求45的方法，其中，第一n型碳化硅區(qū)包括漂移層的一個(gè)區(qū)域。
49.根據(jù)權(quán)利要求48的方法，其中，形成第三n型碳化硅區(qū)包括通過(guò)在漂移層中注入n型區(qū)域形成第三n型碳化硅區(qū)。
50.根據(jù)權(quán)利要求45的方法，其中，第一n型碳化硅區(qū)的載流子濃度比漂移層中的載流子濃度高，且比第三n型碳化硅區(qū)的載流子濃度低。
51.根據(jù)權(quán)利要求45的方法，進(jìn)一步包括在第一p型區(qū)和第一n型碳化硅區(qū)上形成n型碳化硅外延層。
52.根據(jù)權(quán)利要求45的方法，進(jìn)一步包括在漂移層和漏接觸之間形成n型碳化硅層，其中該n型碳化硅層的載流子濃度比漂移層的載流子濃度高。
53.根據(jù)權(quán)利要求52的方法，其中，n型碳化硅層包括n型碳化硅襯底。
54.根據(jù)權(quán)利要求45的方法，進(jìn)一步包括在第一p型碳化硅區(qū)中形成第二p型碳化硅區(qū)。
55.根據(jù)權(quán)利要求45的方法，其中，第三n型碳化硅區(qū)的厚度為約0.5μm到約1.5μm。
56.根據(jù)權(quán)利要求45的方法，其中，第三n型碳化硅區(qū)的載流子濃度為約1×1015到約5×1017cm-3。
57.一種制造碳化硅金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的方法，包括形成n型碳化硅漂移層；形成分隔開(kāi)的p型碳化硅阱區(qū)；和形成所述阱區(qū)和漂移層之間的n型碳化硅限制區(qū)。
58.根據(jù)權(quán)利要求57的方法，其中，形成n型碳化硅限制區(qū)進(jìn)一步包括形成位于分隔開(kāi)的p型阱區(qū)域之間的n型限制區(qū)。
59.根據(jù)權(quán)利要求57的方法，其中，n型限制區(qū)的載流子濃度比漂移層的載流子濃度高。
60.根據(jù)權(quán)利要求57的方法，其中，形成n型限制區(qū)包括形成在漂移層上形成碳化硅外延層，且其中，形成分隔開(kāi)的p型阱區(qū)包括在該外延層中但不穿透該外延層形成分隔開(kāi)的p型阱區(qū)。
全文摘要
碳化硅金屬－氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)可以包括n型碳化硅漂移層(12)、毗鄰漂移層且其中包含第一n型碳化硅區(qū)的第一p型碳化硅區(qū)(28)、漂移層上的氧化物層、以及漂移層和第一p型區(qū)一部分之間的n型碳化硅限制區(qū)(26)。限制區(qū)的載流子濃度可以高于漂移層的載流子濃度。同時(shí)還提供了制備碳化硅MOSFET器件的方法。
文檔編號(hào)H01L21/02GK1729577SQ200380106833
公開(kāi)日2006年2月1日 申請(qǐng)日期2003年12月4日 優(yōu)先權(quán)日2002年12月20日
發(fā)明者S·-H·瑞 申請(qǐng)人:克里公司