專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于半導(dǎo)體裝置的制造方法，特別是關(guān)于具有元件分離區(qū)域的半導(dǎo)體裝置的制造方法。
背景技術(shù)：
現(xiàn)有，作為雙極(性)晶體管等半導(dǎo)體裝置的元件分離技術(shù)，所知道的有利用由LOCOS(硅的局部氧化Local Oxidation of Silicon)法形成的場(chǎng)氧化膜而加以元件分離，形成為了分離基板中的高濃度雜質(zhì)層的深溝的方法。在由這樣的LOCOS法所形成的場(chǎng)氧化膜中，存在有表面的平坦性差，同時(shí)由尖嘴而引起元件分離區(qū)域的面積的增大而帶來(lái)進(jìn)一步微細(xì)化的困難。
因此，近年來(lái)提出了使用平坦性優(yōu)異、且能夠更微細(xì)化的STI(淺溝隔離shallow trench isolation)法的元件分離技術(shù)來(lái)取代LOCOS法。該STI法，例如在特開(kāi)平9-8119號(hào)公報(bào)中有說(shuō)明。
圖17至圖27是為了說(shuō)明包含基于現(xiàn)有的STI法的元件分離區(qū)域的半導(dǎo)體裝置的制造工藝的截面圖。以下參照?qǐng)D17至圖27，對(duì)現(xiàn)有的半導(dǎo)體裝置的制造工藝加以說(shuō)明。
首先，如圖17所示，在P型硅基板101的主表面上，形成N+型埋入層102。在N+型埋入層102上，形成N型外延硅層103。在N型外延硅層103上，使用熱氧化法形成氧化硅膜(SiO2膜)104。在氧化硅膜104上，由后述的CMP(化學(xué)機(jī)械拋光)工序形成作為停止膜的Si3N4膜105。而且，在Si3N4膜105上的既定區(qū)域形成抗蝕膜106。
其后，以抗蝕膜106作為掩膜，由干式蝕刻對(duì)Si3N4膜105及氧化硅膜104進(jìn)行蝕刻后，通過(guò)對(duì)外延硅層103的一部分進(jìn)行蝕刻，如圖18所示，包圍元件形成區(qū)域150地形成淺溝(shallow trench)120。其后將抗蝕膜106去除。
接著，如圖19所示，全面使用高密度等離子體CVD法(HDPHigh Density Plasma-CVD法)形成埋入特性優(yōu)異的HDP-NSG(未摻雜硅酸鹽玻璃Non-Doped Silicate Glass)膜107。其后，以Si3N4膜105作為停止膜，通過(guò)使用CMP法將HDP-NSG膜107的多余堆積部分研磨去除，形成如圖20所示、埋入淺溝120內(nèi)、具有平坦表面的HDP-NSG膜107。
接著，如圖21所示，在HDP-NSG膜107上及Si3N4膜105上，由后述的CMP工序(化學(xué)機(jī)械拋光)形成作為停止膜的Si3N4膜108。而且，在Si3N4膜108上由CVD法形成氧化硅膜(SiO2膜)109，在氧化硅膜109的既定區(qū)域形成抗蝕膜110。
接著，如圖22所示，以抗蝕膜110作為掩膜，通過(guò)對(duì)氧化硅膜109、Si3N4膜108、以及HDP-NSG膜107進(jìn)行蝕刻，形成圖案。其后，通過(guò)去除抗蝕膜110，得到如圖23所示的形狀。
接著，如圖24所示，以氧化硅膜109作為硬掩膜，通過(guò)對(duì)N型外延硅層103、N+型埋入層102、及P型硅基板101進(jìn)行蝕刻，形成為了分離N+型埋入層102的深溝130。其后，通過(guò)去除氧化硅膜109，得到如圖25所示的形狀。
接著，如圖26所示，在將深溝130埋入的同時(shí)，在Si3N4膜108上延伸地使用CVD法形成氧化硅膜(SiO2膜)111。其后，以Si3N4膜108作為停止膜，使用CMP法對(duì)氧化硅膜111的多余的堆積部分進(jìn)行研磨去除之后，去除Si3N4膜108、Si3N4膜105、及氧化硅膜104。在去除該氧化硅膜104時(shí)，由于將HDP-NSG膜107的表面也削去，所以最終形成如圖27所示的具有平坦上面的元件分離區(qū)域。
如上所述，形成在現(xiàn)有的雙極性晶體管(半導(dǎo)體裝置)中使用的元件分離區(qū)域。然后，在元件形成區(qū)域150形成雙極性晶體管(未圖示)。
但是，在圖17～圖27所示的現(xiàn)有的包含元件分離區(qū)域的半導(dǎo)體制造裝置中，由于埋入淺溝120的HDP-NSG膜107的多余堆積部分及埋入深溝130的氧化硅膜111的多余堆積部分是分別由不同的CMP工序進(jìn)行研磨而去除，所以存在有制造工藝復(fù)雜化的問(wèn)題。而且，由于在各CMP工序中必須形成作為停止膜的Si3N4膜105及Si3N4膜108，這也有引起制造工藝復(fù)雜化的問(wèn)題。而且，由于CMP工序的制造單價(jià)高，所以進(jìn)行兩次CMP工序，還有使制造成本上升的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的在于，通過(guò)減少研磨工序的次數(shù)，提供能夠使制造工藝簡(jiǎn)單化，同時(shí)能夠降低制造成本的半導(dǎo)體裝置的制造方法。
本發(fā)明的一種情況的半導(dǎo)體裝置的制造方法，具有在半導(dǎo)體基板的元件分離區(qū)域形成第一溝槽的工序；埋入第一溝槽內(nèi)地形成由絕緣膜構(gòu)成的第一膜的工序；在第一溝槽內(nèi)形成比第一溝槽深的第二溝槽的工序；在第二溝槽內(nèi)形成埋入膜的工序；和對(duì)第一膜的多余堆積部分及埋入膜的多余堆積部分同時(shí)進(jìn)行實(shí)質(zhì)性研磨的工序。
根據(jù)這種情況下的半導(dǎo)體裝置的制造方法，如上所述，在埋入第一溝槽內(nèi)地形成由絕緣膜構(gòu)成的第一膜的同時(shí)，在第二溝槽內(nèi)形成埋入膜之后，通過(guò)對(duì)第一膜的多余堆積部分及埋入膜的多余堆積部分同時(shí)進(jìn)行實(shí)質(zhì)性研磨，與對(duì)第一膜的多余堆積部分及埋入膜的多余堆積部分由各自的工序進(jìn)行研磨的情況相比，能夠使制造工藝簡(jiǎn)單化。而且，由于僅進(jìn)行一次研磨工序，所以還能夠使制造成本下降。
在上述一種情況的半導(dǎo)體裝置的制造方法中，優(yōu)選還具有在第一膜上形成覆蓋性比第一膜良好的第二膜的工序，形成第二溝槽的工序，包含將第二膜及第一膜作為掩膜，通過(guò)對(duì)半導(dǎo)體基板的蝕刻，在第一溝槽內(nèi)形成比第一溝槽深的第二溝槽的工序。根據(jù)這樣的結(jié)構(gòu)，即使是在使用覆蓋性差的膜作為第一膜的情況下，由于有第二膜，也能夠在第二溝槽形成時(shí)的蝕刻時(shí)，抑制第一膜的半導(dǎo)體基板表面的臺(tái)階部附近的部分被削去及半導(dǎo)體基板表面的露出。由此，在第二溝槽形成的蝕刻時(shí)，能夠抑制第一膜的臺(tái)階部附近的半導(dǎo)體基板的表面被蝕刻。其結(jié)果是能夠抑制在第二溝槽形成的蝕刻時(shí)蝕刻不良的發(fā)生。
在包含形成上述第二膜的工序的半導(dǎo)體裝置的制造方法中，優(yōu)選第二膜是HTO膜。根據(jù)這樣的結(jié)構(gòu)，能夠容易地形成覆蓋性良好的膜。
在包含形成上述第二膜的工序的半導(dǎo)體裝置的制造方法中，優(yōu)選，形成第二溝槽的工序包含在第二膜上的既定區(qū)域形成抗蝕膜后，以抗蝕膜作為掩膜而對(duì)第二膜及第一膜形成圖案的工序，以及在抗蝕膜去除后，以形成圖案的第二膜及第一膜作為掩膜，通過(guò)對(duì)半導(dǎo)體基板的蝕刻，而在第一溝槽內(nèi)形成深度大于第一溝槽的第二溝槽的工序。根據(jù)這樣的結(jié)構(gòu)，能夠容易地以第二膜及第一膜作為掩膜，對(duì)半導(dǎo)體基板進(jìn)行蝕刻。
在包含去除上述抗蝕膜后，以形成圖案的第二膜及第一膜作為掩膜對(duì)半導(dǎo)體基板蝕刻的工序的半導(dǎo)體裝置的制造方法中，優(yōu)選，形成第二溝槽的工序包含在殘留第二膜為既定厚度的同時(shí)，通過(guò)對(duì)半導(dǎo)體基板蝕刻，而在第一溝槽內(nèi)形成深度大于第一溝槽的第二溝槽的工序。根據(jù)這樣的結(jié)構(gòu)，在第二溝槽形成的蝕刻時(shí)，能夠容易地抑制第一膜的半導(dǎo)體基板表面的臺(tái)階部附近的部分被削去及半導(dǎo)體基板表面的露出。
在這種情況下，優(yōu)選第二膜具有300nm以上500nm以下的厚度。根據(jù)這樣的結(jié)構(gòu)，由于具有300nm以上厚度的第二膜，在對(duì)基板蝕刻時(shí)能夠使第二膜殘留既定的厚度。而且，由具有500nm以下厚度的第二膜，能夠使第二膜及第一膜的圖案形成容易地進(jìn)行。
在上述包含第二膜形成工序的半導(dǎo)體裝置的制造方法中，優(yōu)選，形成第二溝槽的工序包含在第二膜上的既定區(qū)域形成抗蝕膜后，以抗蝕膜作為掩膜而對(duì)第二膜及第一膜形成圖案的工序，以及以抗蝕膜、形成圖案的第二膜及第一膜作為掩膜，通過(guò)對(duì)半導(dǎo)體基板的蝕刻，而在第一溝槽內(nèi)形成深度大于第一溝槽的第二溝槽的工序。根據(jù)這樣的形成，由于在半導(dǎo)體基板的蝕刻時(shí)，不僅第一膜及第二膜，而且抗蝕膜也能夠作為掩膜，所以可使第二膜的厚度減小。
在上述包含第二膜形成工序的半導(dǎo)體裝置的制造方法中，優(yōu)選第一膜具有比第二膜良好的埋入特性。根據(jù)這樣的結(jié)構(gòu)，能夠使第一膜更好地埋入第一溝槽。
在上述一種情況的半導(dǎo)體裝置的制造方法中，優(yōu)選形成第一膜的工序包含使用高密度等離子體CVD(化學(xué)氣相沉積)法形成由絕緣膜構(gòu)成的第一膜的工序。根據(jù)這樣的結(jié)構(gòu)，能夠容易地形成具有良好埋入特性的第一膜。
在上述包含第二膜形成工序的半導(dǎo)體裝置的制造方法中，優(yōu)選形成第二膜的工序包含使用高密度等離子體CVD法以外的方法形成覆蓋性比第一膜良好的第二膜的工序。根據(jù)這樣的結(jié)構(gòu)，例如通過(guò)使用減壓CVD法或常壓CVD法等的高密度等離子體CVD法以外的方法而形成第二膜，能夠容易地形成具有比第一膜良好覆蓋性的第二膜。
在這種情況下，形成第二膜的工序也可以包含使用減壓CVD法形成HTO膜的工序。
在上述一種情況的半導(dǎo)體裝置的制造方法中，在第二溝槽內(nèi)形成埋入膜的工序之前，可以還具有在第二溝槽的內(nèi)面形成第一絕緣膜的工序。根據(jù)這樣的結(jié)構(gòu)，作為在第二溝槽內(nèi)形成的埋入膜，也可以使用絕緣膜以外的膜。
在此情況下，在第二溝槽內(nèi)形成埋入膜的工序可以包含在形成有第一絕緣膜的第二溝槽內(nèi)形成半導(dǎo)體膜的工序，即使如此在第二溝槽內(nèi)形成半導(dǎo)體膜，可由第一絕緣膜將半導(dǎo)體基板和半導(dǎo)體膜絕緣。
在上述包含第一絕緣膜形成工序的半導(dǎo)體裝置的制造方法中，形成第一絕緣膜的工序可以包含使用CVD法形成第一絕緣膜的工序。根據(jù)這樣的結(jié)構(gòu)，與由熱氧化法形成第一絕緣膜的情況不同，不會(huì)產(chǎn)生由熱氧化而引起的第一開(kāi)口部及第二開(kāi)口部的形狀變化等所不合適的現(xiàn)象。
在上述一種情況的半導(dǎo)體裝置的制造方法中，在對(duì)第一膜的多余堆積部分及埋入膜的多余堆積部分同時(shí)進(jìn)行實(shí)質(zhì)性研磨的工序之后，可以還具有形成覆蓋元件分離區(qū)域的第二絕緣膜的工序。
在上述一種情況的半導(dǎo)體裝置的制造方法中，優(yōu)選還具有在由元件分離區(qū)域包圍的元件形成區(qū)域內(nèi)形成半導(dǎo)體元件的工序。


圖1至圖11是為了說(shuō)明包含本發(fā)明的一實(shí)施形式的元件分離區(qū)域的半導(dǎo)體裝置的制造工藝的截面圖。
圖12是為了說(shuō)明由圖7所示的本實(shí)施形式的形成深溝的工序中不形成HTO膜的缺陷的截面圖。
圖13至圖16是為了說(shuō)明包含本發(fā)明的一實(shí)施形式的變形例的元件分離區(qū)域的半導(dǎo)體裝置的制造工藝的截面圖。
圖17至圖27是為了說(shuō)明包含由現(xiàn)有的元件分離區(qū)域的半導(dǎo)體裝置的制造工藝的截面圖。
具體實(shí)施例方式
下面基于附圖對(duì)本發(fā)明的具體實(shí)施方式
進(jìn)行說(shuō)明。
以下參照?qǐng)D1至圖11對(duì)包含本實(shí)施形式的元件分離區(qū)域的半導(dǎo)體裝置的制造工藝加以說(shuō)明。
首先，如圖1所示，在P型硅基板1上，形成N+型埋入層2。在N+型埋入層2上，形成N型外延硅層3。還有，P型硅基板1、N+型埋入層2、及N型外延硅層3是本發(fā)明的“半導(dǎo)體基板”的一例。而且，在N型外延硅層3上，使用熱氧化法形成厚度約為10nm的氧化硅膜(SiO2膜)4。在氧化硅膜4上由CMP工序形成作為停止膜的、厚度約為100nm的Si3N4膜5。而且，在Si3N4膜5的既定區(qū)域形成抗蝕膜6。
接著，如圖2所示，以抗蝕膜6作為掩膜，在對(duì)Si3N4膜5及氧化硅膜4進(jìn)行干式蝕刻之后，進(jìn)而對(duì)N型外延硅層3僅蝕刻約為500nm的厚度。由此形成包圍元件形成區(qū)域50、具有約500nm深度的淺溝槽20。還有，淺溝槽20是本發(fā)明的“第一溝槽”的一例。其后，去除抗蝕膜6。
接著，如圖3所示，使用高密度等離子體CVD法(HDP-CVD法)，完全埋入淺溝槽20地形成厚度約為600nm的HDP-NSG膜7。在這種狀態(tài)下，HDP-NSG膜7的上面，位于比N型外延硅層3的元件形成區(qū)域50的上面高的位置。
接著，在本實(shí)施形式中，如圖4所示，在HDP-NSG膜7上，使用減壓CVD法，在約800℃的條件下形成厚度約300nm以上、500nm以下的HTO(高溫氧化物High-Temperature Oxide)膜8。該HTO膜8是臺(tái)階覆蓋性(階梯覆蓋性)比HDP-NSG膜7優(yōu)異的膜。另一方面，HDP-NSG膜7比HTO膜8具有優(yōu)異的埋入特性。因此，使用HDP-NSG膜7能夠?qū)\溝槽20進(jìn)行良好的埋入。還有，HDP-NSG膜7是本發(fā)明中“第一膜”的一例，HTO膜8是本發(fā)明中“第二膜”的一例。
還有，形成HTO膜8為300nm以上，是因?yàn)槿绻潜?00nm小的厚度，則不能解決后述的蝕刻不良的問(wèn)題。而且，形成HTO膜8為500nm以下，是因?yàn)槿绻潜?00nm大的厚度，則會(huì)造成對(duì)HTO膜8及HDP-NSG膜7圖案化的困難。在上述HTO膜8形成后，在HTO膜8的既定區(qū)域形成抗蝕膜9。
接著，如圖5所示，以抗蝕膜9作為掩膜，通過(guò)對(duì)HTO膜8及HDP-NSG膜7進(jìn)行干式蝕刻而形成圖案。其后，通過(guò)去除抗蝕膜9，得到如圖6所示的形狀。
而且，以HTO膜8及HDP-NSG膜7作為硬掩膜，通過(guò)對(duì)N型外延硅層3、N+型埋入層2、及P型硅基板1進(jìn)行干式蝕刻，形成如圖7所示的為了分離N+型埋入層2的深溝槽30。還有，通過(guò)該深溝槽30形成時(shí)的蝕刻，HTO膜8的厚度變薄。該深溝槽30從N型外延硅層3的上面具有約6μm的深度而形成。還有，該深溝槽30是本發(fā)明中“第二溝槽”的一例。
這里，參照?qǐng)D6、圖7、及圖12對(duì)不形成HTO膜8形成深溝槽30的情況下產(chǎn)生的不合適的現(xiàn)象加以說(shuō)明。圖12是表示在圖7所示的深溝槽30的形成工序中，不形成HTO膜8，僅以HDP-NSG膜7作為硬掩膜而進(jìn)行蝕刻的情況下的截面圖。由于HDP-NSG膜7的埋入性優(yōu)異、且成膜速度快，所以作為埋入淺溝槽20的膜最為合適。另一方面，由于HDP-NSG膜7是由重復(fù)進(jìn)行堆積與深腐蝕而形成，所以其膜厚分布會(huì)產(chǎn)生在N型外延硅層3的臺(tái)階部上的部分7a(參照?qǐng)D7)非常薄的不合適的現(xiàn)象。因此，僅以HDP-NSG膜7作為硬掩膜對(duì)深溝槽30進(jìn)行蝕刻時(shí)，HDP-NSG膜7的一部分7a就會(huì)被削去，N型外延硅層3會(huì)露出。其結(jié)果是，如圖12所示，就會(huì)發(fā)生在N型外延硅層3的臺(tái)階部形成裂縫狀的蝕刻部31的不合適的現(xiàn)象。
為了防止這樣的不合適現(xiàn)象，在本實(shí)施形式中，在HDP-NSG膜7上形成臺(tái)階覆蓋性比HDP-NSG膜7優(yōu)異的HTO膜8的同時(shí)，以HTO膜8及HDP-NSG膜7作為硬掩膜，對(duì)深溝槽30實(shí)行蝕刻。由此，在形成深溝槽30的蝕刻時(shí)，就不會(huì)形成如圖12所示的裂縫狀的蝕刻部31。而且，在本實(shí)施形式中，由于可以確實(shí)不形成裂縫狀的蝕刻部31，所以如上所述，形成有厚度約為300nm以上的HTO膜8。還有，在形成深溝槽30的蝕刻時(shí)，在能夠使對(duì)作為掩膜的HTO膜8的硅的蝕刻選擇比提高的情況下，形成厚度小于300nm的HTO膜8也是可以的。
在圖7所示的工序之后，在本實(shí)施形式中，如圖8所示，在深溝槽30的內(nèi)面，使用熱氧化法形成氧化硅膜(SiO2膜)10。
接著，如圖9所示，使用CVD法，埋入深溝槽30的同時(shí)、覆蓋HTO膜8地形成厚度約為800nm的多晶硅膜11。還有，多晶硅膜11是本發(fā)明的“埋入膜”的一例。這里，多晶硅膜11與N型外延硅層3、N+型埋入層2、及P型硅基板1的電氣絕緣，是由氧化硅膜10而實(shí)現(xiàn)的。
最后，在本實(shí)施形式中，以Si3N4膜5作為停止膜，使用CMP法，通過(guò)研磨將多晶硅膜11、HTO膜8、及HDP-NSG膜7的多余堆積部分同時(shí)去除。其后，由約160℃的磷酸將Si3N4膜5去除，同時(shí)，由稀釋氟酸(HF)將氧化硅膜4去除。由于在該氧化硅膜4的去除時(shí)，將HDP-NSG膜7的表面也削去，所以最終形成如圖10所示、本實(shí)施形式的具有平坦上面的半導(dǎo)體裝置的元件分離區(qū)域。
其后，如圖11所示，形成覆蓋元件分離區(qū)域、由SiO2膜構(gòu)成的絕緣膜51。而且，通過(guò)在元件形成區(qū)域50上形成基電極52、由覆蓋基電極52的SiO2膜構(gòu)成的絕緣膜53、以及發(fā)射電極54，形成雙極(性)晶體管。
在本實(shí)施形式中，如上所述，通過(guò)在形成埋入淺溝槽20的HDP-NSG膜7的同時(shí)，在深溝槽30內(nèi)形成多晶硅膜11之后，由一次的CMP工序?qū)DP-NSG膜7的多余堆積部分及多晶硅膜11的多余堆積部分同時(shí)研磨，與由各自CMP工序?qū)β袢霚\溝槽20的絕緣膜的多余堆積部分及埋入深溝槽30的埋入膜的多余堆積部分分別進(jìn)行研磨的情況相比，能夠使制造工藝簡(jiǎn)單化。而且，由于僅進(jìn)行一次高價(jià)的CMP工序，所以還能夠使制造成本下降。
而且，在上述實(shí)施形式中，通過(guò)在埋入性優(yōu)異但覆蓋性差的HDP-NSG膜7上形成覆蓋性比HDP-NSG膜7優(yōu)異的HTO膜8的同時(shí)，以HTO膜8及HDP-NSG膜7作為硬掩膜對(duì)深溝槽30進(jìn)行蝕刻，在深溝槽30的形成時(shí)的蝕刻時(shí)，能夠有效地抑制N型外延硅層3的臺(tái)階部附近的HDP-NSG膜7的一部分7a被削去及裂縫狀的蝕刻部31的形成。由此，能夠抑制蝕刻不良的發(fā)生。
還有，本次所公開(kāi)表示的實(shí)施形式，從所有的點(diǎn)上都應(yīng)該認(rèn)為是示例而不是限制。本發(fā)明的范圍不是由上述實(shí)施形式的說(shuō)明，而是由權(quán)利要求的范圍所表示，進(jìn)而包含與權(quán)利要求的范圍相均等的意義及在范圍內(nèi)進(jìn)行的所有的變更。
例如，在上述實(shí)施形式中，是使用埋入特性優(yōu)異的HDP-NSG膜作為埋入淺溝槽20的絕緣膜，但本發(fā)明并不限于此，也可以使用其它的絕緣膜。
而且，在本實(shí)施形式中，是使用HTO膜作為在埋入淺溝槽20的HDP-NSG膜上形成的臺(tái)階的覆蓋性優(yōu)異的膜，但本發(fā)明并不限于此，只要是覆蓋性好、且具有作為深溝槽蝕刻時(shí)的硬掩膜功能的膜，其它的膜也是可以的。例如，可以是由LP-CVD法(減壓CVD法)、或AP-CVD法(常壓CVD法)等形成的SiO2膜、TEOS膜、Si3N4膜等，也可以是由涂敷法生成的SOG膜。
而且，在上述實(shí)施形式中，是使用多晶硅膜作為埋入深溝槽的膜，但本發(fā)明并不限于此，也可以使用絕緣膜。
而且，在上述實(shí)施形式中，在圖7所示的深溝槽30的形成時(shí)，是在去除了抗蝕膜9之后，以HTO膜8及HDP-NSG膜7作為硬掩膜而進(jìn)行的蝕刻，但本發(fā)明并不限于此，也可以不去除抗蝕膜9，以抗蝕膜9、HTO膜8及HDP-NSG膜7作為硬掩膜而進(jìn)行蝕刻。這樣，可以使HTO膜8的厚度減小。
而且，在上述實(shí)施形式中，是在構(gòu)成第二開(kāi)口部的深溝槽30的內(nèi)面，使用熱氧化法形成氧化硅膜(SiO2膜)10，但本發(fā)明并不限于此，也可以如圖13至圖16的變形例中所示，在深溝槽30的內(nèi)面，使用CVD法形成氧化硅(SiO2)膜10a。在該變形例中，首先如圖13所示，使用CVD法形成覆蓋深溝槽30的內(nèi)面及HTO膜8的氧化硅(SiO2)膜10a。而且，如圖14所示，使用CVD法，形成埋入深溝槽30的同時(shí)、覆蓋氧化硅(SiO2)膜10a、厚度約為800nm的多晶硅膜11。其后，經(jīng)過(guò)與圖10及圖11所示同樣的圖15及圖16所示的制造工藝，形成雙極(性)晶體管。如上述變形例，使用CVD法在深溝槽30的內(nèi)面形成氧化硅(SiO2)膜10a，與由熱氧化法形成氧化硅(SiO2)膜10a的情況不同，不會(huì)產(chǎn)生由熱氧化而引起的淺溝槽(第一開(kāi)口部)20及深溝槽(第二開(kāi)口部)30的形狀變化等不合適的現(xiàn)象。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其特征在于，具有在半導(dǎo)體基板的元件分離區(qū)域形成第一溝槽的工序；埋入所述第一溝槽內(nèi)地形成由絕緣膜構(gòu)成的第一膜的工序；在所述第一溝槽內(nèi)形成比所述第一溝槽深的第二溝槽的工序；在所述第二溝槽內(nèi)形成埋入膜的工序；和對(duì)所述第一膜的多余堆積部分及所述埋入膜的多余堆積部分同時(shí)實(shí)質(zhì)性研磨的工序。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，還具有在所述第一膜上形成覆蓋性比所述第一膜良好的第二膜的工序，形成所述第二溝槽的工序，包含將所述第二膜及所述第一膜作為掩膜，通過(guò)對(duì)所述半導(dǎo)體基板的蝕刻，在所述第一溝槽內(nèi)形成比所述第一溝槽深的第二溝槽的工序。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于所述第二膜是HTO膜。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于形成所述第二溝槽的工序包含在所述第二膜上的既定區(qū)域形成抗蝕膜后，以所述抗蝕膜作為掩膜而對(duì)所述第二膜及所述第一膜形成圖案的工序；和在去除所述抗蝕膜后，以所述形成圖案的所述第二膜及所述第一膜作為掩膜，通過(guò)對(duì)所述半導(dǎo)體基板的蝕刻，而在所述第一溝槽內(nèi)形成深度大于第一溝槽的第二溝槽的工序。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其特征在于形成所述第二溝槽的工序包含一邊在殘留所述第二膜為既定厚度，一邊通過(guò)對(duì)所述半導(dǎo)體基板的蝕刻，而在所述第一溝槽內(nèi)形成深度大于第一溝槽的第二溝槽的工序。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于所述第二膜具有300nm以上500nm以下的厚度。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于形成所述第二溝槽的工序包含在所述第二膜上的既定區(qū)域形成抗蝕膜后，以所述抗蝕膜作為掩膜而對(duì)所述第二膜及所述第一膜形成圖案的工序；和以抗蝕膜、所述形成圖案的所述第二膜及所述第一膜作為掩膜，通過(guò)對(duì)所述半導(dǎo)體基板的蝕刻，而在所述第一溝槽內(nèi)形成深度大于所述第一溝槽的第二溝槽的工序。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于所述第一膜具有比所述第二膜良好的埋入特性。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于形成所述第一膜的工序包含使用高密度等離子體CVD法形成由所述絕緣膜構(gòu)成的第一膜的工序。
10.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于形成所述第二膜的工序包含使用高密度等離子體CVD法以外的方法形成覆蓋性比所述第一膜良好的第二膜的工序。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置的制造方法，其特征在于形成所述第二膜的工序包含使用減壓CVD法形成HTO膜的工序。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于在所述第二溝槽內(nèi)形成埋入膜的工序之前，還具有在所述第二溝槽的內(nèi)面形成第一絕緣膜的工序。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于所述第二溝槽內(nèi)形成埋入膜的工序包含在形成所述第一絕緣膜的所述第二溝槽內(nèi)形成半導(dǎo)體膜的工序。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于形成所述第一絕緣膜的工序包含使用CVD法形成所述第一絕緣膜的工序。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于在對(duì)所述第一膜的多余堆積部分及所述埋入膜的多余堆積部分同時(shí)進(jìn)行實(shí)質(zhì)性研磨的工序之后，還具有形成覆蓋所述元件分離區(qū)域的第二絕緣膜的工序。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于還具有在由所述元件分離區(qū)域包圍的元件形成區(qū)域內(nèi)形成半導(dǎo)體元件的工序。
全文摘要
一種半導(dǎo)體裝置的制造方法，具有在半導(dǎo)體基板的元件分離區(qū)域形成第一溝槽的工序；埋入第一溝槽內(nèi)地形成由絕緣膜構(gòu)成的第一膜的工序；在第一溝槽內(nèi)形成比第一溝槽深的第二溝槽的工序；在第二溝槽內(nèi)形成埋入膜的工序；以及對(duì)第一膜的多余堆積部分及埋入膜的多余堆積部分同時(shí)進(jìn)行研磨的工序。由此得到即使是在減少研磨工序次數(shù)的情況下，在深溝槽形成的蝕刻時(shí)，也能夠抑制蝕刻不良發(fā)生的半導(dǎo)體裝置的制造方法。
文檔編號(hào)H01L21/8234GK1519910SQ20041000310
公開(kāi)日2004年8月11日 申請(qǐng)日期2004年2月4日 優(yōu)先權(quán)日2003年2月7日
發(fā)明者井原良和 申請(qǐng)人:三洋電機(jī)株式會(huì)社