專利名稱：一種多芯片集成電路封裝方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路芯片的封裝，更具體地指一種多芯片集成電路封裝方法及其結(jié)構(gòu)。
背景技術(shù)：
目前，在對(duì)集成電路芯片封裝中，將多個(gè)裸芯片互連為系統(tǒng)，并組裝在單個(gè)封裝內(nèi)的“系統(tǒng)封裝(SIP)”方案日益受到重視。雖然“片上系統(tǒng)(SOC)”方案能將多個(gè)芯片功能設(shè)計(jì)并制造在單個(gè)裸片上，也同樣具有“系統(tǒng)封裝(SIP)”在提供電路板安裝密度和可靠性方面的優(yōu)點(diǎn)，但與“系統(tǒng)封裝(SIP)”相比，“片上系統(tǒng)(SOC)”方案存在設(shè)計(jì)周期長(zhǎng)，研發(fā)費(fèi)用高，難以將高頻、高壓等電路整合進(jìn)去的局限，因此“系統(tǒng)封裝(SIP)”由于不存在以上缺點(diǎn)而得迅速發(fā)展。
“系統(tǒng)封裝”大多整合有CPU、’RAM、ROM、I/O等多個(gè)功能，系統(tǒng)內(nèi)多芯片之間的復(fù)雜互連必須通過基板來實(shí)現(xiàn)，基板的作用與常見的安裝電子元器件的印刷電路板完全相同。
在芯片封裝中，迄今“系統(tǒng)封裝”的基板均采用環(huán)氧樹脂印刷電路板，只是比常見印刷線路板更小、更薄，布線更精細(xì)。在現(xiàn)有的數(shù)十種常用封裝技術(shù)中，大致可分為二類第一類是采用金屬(銅、鎳)引腳框架的方案，如DIP、TSOP、QFP、PLCC等，此類方案，以金屬引腳框架作為芯片載體，芯片1通過金線2與金屬引腳框架3相聯(lián)并向外引出(見圖1)，塑封材料4將其密封。
第二類是采用非金屬引腳的方案，如球柵陣列(BGA)，此類方案以微型印刷線路板作為芯片載體，芯片1通過金線2與印刷線路板5相連，并通過底部的焊球6引出(見圖2)，并用塑封材料4將其密封。其優(yōu)點(diǎn)是引出焊球分布在底面積上，與框架引腳只能在側(cè)邊上引出相比，具有密度高、尺寸小，能安排大量引腳。
多芯片封裝中，出于溫度系數(shù)匹配的限制，金屬框架之上只能放置硅片，而不允許放置微型印刷線路板。因此迄今“系統(tǒng)封裝”由于采用微型印刷線路板為互連基板，就只有采用球柵陣列(BGA)封裝形式(圖4中1為芯片，2為連接的金線，5為印刷線路板，6為焊球，4為塑封材料)，而不允許采用金屬引腳封裝形式。這就局限了“系統(tǒng)封裝”芯片的應(yīng)用范圍，其局限在于很多能裝配金屬引腳芯片的整機(jī)廠并不具備安裝采用球柵陣列封裝的芯片的設(shè)備和能力；同時(shí)大量的低端電子產(chǎn)品出于降低安裝密度、芯片成本和生產(chǎn)工藝要求的考慮，也不希望采用球柵陣列封裝的芯片。如何解決多芯片的封裝中存在的上述問題，一直困擾著業(yè)界人士。

發(fā)明內(nèi)容
本發(fā)明的目的是針對(duì)多芯片封裝存在的上述均采用微型印刷線路板為基板，只能實(shí)現(xiàn)球柵陣列封裝的問題，提出一種多芯片集成電路封裝方法及其結(jié)構(gòu)，以使多芯片封裝后的集成電路適用范圍更加廣闊。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案該多芯片集成電路封裝方法包括以下步驟a，采用金屬引腳框架作為多芯片封裝的載體；b，采用硅片作為基板以形成硅片基板，并在硅片基板上設(shè)置芯片互連的布線；c，在金屬引腳框架上置放硅片基板；d，在硅片基板上疊放所要封裝的多個(gè)芯片；e，將所要封裝的多個(gè)芯片采用金線互連或連接到硅片基板上；f，再用金線將硅片基板和金屬引腳框架相連接；g，將芯片、硅片基板、金屬引腳框架塑封于一體。
該多芯片集成電路封裝結(jié)構(gòu)包括多個(gè)芯片、基板、金屬引腳框架、塑封材料，所述的基板采用硅片材料形成硅片基板，在硅片基板設(shè)置芯片互連的布線，硅片基板置于金屬引腳框架內(nèi)；所述多個(gè)芯片置于硅片基板上，芯片與芯片之間、芯片與硅片基板之間通過金線相連接；所述的硅片基板與金屬引腳框架之間也通過金線相連接；所述的塑封材料將多個(gè)芯片、硅片基板、金屬引腳框架封裝于一體。
在本發(fā)明的上述技術(shù)方案中，將硅片作為基板置入于金屬引腳框架，而在硅片基板上疊放所要封裝的多個(gè)芯片，多個(gè)芯片采用金線連接到基板上，再用金線將硅片基板和金屬引腳框架相連接，并將芯片、硅片基板、金屬引腳框架塑封于一體。由此所得到的多芯片集成電路封裝結(jié)構(gòu)，與傳統(tǒng)采用球柵陣列封裝結(jié)構(gòu)相比，具有以下優(yōu)點(diǎn)1、突破了多芯片在系統(tǒng)封裝只能采用球柵陣列封裝形式的現(xiàn)狀，實(shí)現(xiàn)了金屬引腳的封裝形式。
2、也大大降低了對(duì)基板的生產(chǎn)工藝要求。
3、采用硅片做基板可以實(shí)現(xiàn)印刷線路板難以達(dá)到的更為復(fù)雜的系統(tǒng)互連。
4、采用硅片作為基板的成本要遠(yuǎn)低于常規(guī)用印刷線路板作為基板成本。
5、通過增加掩膜層數(shù)來靈活地拓寬了封裝后的多芯片集成電路的功能。


圖1a和圖1b分別為傳統(tǒng)金屬引腳框架單芯片封裝結(jié)構(gòu)剖視和仰視示意圖。
圖2a和圖2b分別為傳統(tǒng)的球柵陣列單芯片封裝結(jié)構(gòu)剖視和仰視示意圖。
圖3為傳統(tǒng)的球柵陣列多芯片封裝結(jié)構(gòu)剖視示意圖。
圖4為本發(fā)明的多芯片的封裝結(jié)構(gòu)剖視示意圖。
具體實(shí)施例方式
本發(fā)明的多芯片集成電路封裝方法包括以下步驟a，采用金屬引腳框架作為多芯片封裝的載體；b，采用硅片作為基板以形成硅片基板，并在硅片基板上設(shè)置芯片互連的布線；c，在金屬引腳框架上置放硅片基板；d，在硅片基板上疊放所要封裝的多個(gè)芯片；e，將所要封裝的多個(gè)芯片采用金線互連或連接到硅片基板上；
f，再用金線將硅片基板和金屬引腳框架相連接；g，將芯片、硅片基板、金屬引腳框架塑封于一體。
所述的步驟d中，在硅片基板上疊放多個(gè)芯片時(shí)，可將多個(gè)芯片疊放一層或幾層。
當(dāng)硅片基板上疊放的多個(gè)芯片疊放為一層時(shí)，在將同一層的芯片用金線相互連接，或?qū)⑿酒媒鹁€連接到硅片基板上；當(dāng)硅片基板上疊放的多個(gè)芯片疊放為幾層時(shí)，上一層芯片均采用金線連接到硅片基板上或下層的芯片上。
硅片基板上共疊放多少層芯片、每一層放置多少芯片以及芯片之間的連接關(guān)系視所需要制作的具體集成電路而定。但一般來說，芯片連接后均要接到硅片基板上，然后再通過金線將硅片基板與金屬引腳框架連接起來。
依本發(fā)明的上述方法所封裝的多芯片集成電路封裝結(jié)構(gòu)請(qǐng)參閱圖5所示，在該結(jié)構(gòu)中，包括多個(gè)芯片1、金屬引腳框架3、塑封材料4、基板7，所述的基板7采用硅片材料以形成硅片基板，在硅片基板7上設(shè)置芯片互連的布線，硅片基板7置于金屬引腳框架3內(nèi)；所述多個(gè)芯片1置于硅片基板7上，芯片1與硅片基板7之間通過金線2相連接；硅片基板7與金屬引腳框架3之間也通過金線2相連接；所述的塑封材料4將多個(gè)芯片1、金屬引腳框架3、硅片基板7封裝于一體。
所述的多個(gè)芯片1呈一層或幾層疊置于硅片基板7上。
當(dāng)硅片基板7上疊置的多個(gè)芯片為一層時(shí)，同一層的芯片1通過金線相互連接，或?qū)⑿酒?通過金線2連接到硅片基板7上；當(dāng)硅片基板7上疊置的多個(gè)芯片1疊放為幾層時(shí)，上一層芯片1采用金線2連接到硅片基板7上或下層的芯片1上。
本發(fā)明上述方法和結(jié)構(gòu)的優(yōu)點(diǎn)敘述如下采用硅片作為“系統(tǒng)封裝”的基板，從而使“系統(tǒng)封裝”突破了只能采用球柵陣列封裝形式的現(xiàn)狀，實(shí)現(xiàn)了金屬引腳的封裝形式。
采用硅片作為基板，不僅使“系統(tǒng)封裝”實(shí)現(xiàn)了金屬引腳封裝形式，也大大降低了對(duì)基板的生產(chǎn)工藝要求?；迥壳安捎玫奈⑿陀∷⒕€路板實(shí)際上和常見安裝電子元器件的電路板屬于相同的工藝和技術(shù)，其常規(guī)工藝所能做到的線寬和線距為4密爾(100um)，而基板對(duì)線寬和線距的要求為3密爾(75um)以下，已超過印刷線路板的工藝極限，因此其成本和工藝難度都大大增加了，通常其成本要占球柵陣列封裝總成本的40％-50％。而硅片常規(guī)工藝所能做到的線寬和線距為0.6um(6寸晶圓)到1.2um(4寸晶圓)，即使硅片基板線寬和線距的密度比印刷線路板提高了50倍減到1.5um，也有極大的工藝富裕度，故可輕易地保證極高的合格率。同時(shí)由于硅片的布線密度比印刷線路板提高50倍以上，因此采用硅片做基板可以實(shí)現(xiàn)印刷線路板難以達(dá)到的更為復(fù)雜的系統(tǒng)互連。
在基板成本方面，雖然一般認(rèn)為硅片單位面積成本要高于印刷線路板，但實(shí)際上，對(duì)芯片封裝用的基板而言，微型印刷線路板成本要遠(yuǎn)高于常規(guī)印刷線路板，同時(shí)采用硅片做基板的成本要遠(yuǎn)低于常規(guī)集成電路，芯片成本是根據(jù)加工時(shí)掩膜的層數(shù)遞增的，對(duì)于基板用硅片，只需雙層布線，包括層間金屬過孔和保護(hù)層只需4層掩膜即可，因此用于基板的硅片比微型印刷線路板實(shí)際要便宜一半以上。此外在基板成本允許時(shí)，可通過增加掩膜層數(shù)來靈活地增加基板功能，如加入電阻、簡(jiǎn)單邏輯或高電壓轉(zhuǎn)換等。
為了能更清楚地說明兩者的差別，還可參閱下表，以進(jìn)行基板分別采用微型印刷線路板與采用硅片后的性能對(duì)比

在具體封裝結(jié)構(gòu)中，正如前述所知，硅片基板上共疊放多少層芯片、每一層放置多少芯片以及芯片之間的連接關(guān)系視所需要制作的具體集成電路而定。在圖5所示意的實(shí)施例中，硅片基板上共疊放了二層芯片，上一層芯片有三塊，與基板相鄰的一層有兩塊，與硅片基板相鄰的一層芯片各自均有金線連接到硅片基板上。上一層三塊塊芯片之間先相互連接，然后再用金線連接到基板上?？梢院苋菀椎乩斫猓煌募呻娐返姆庋b結(jié)構(gòu)應(yīng)該包括不同的功能和數(shù)量的芯片，以及芯片疊放于硅片基板上的層數(shù)和各芯片之間的連接關(guān)系。本發(fā)明主要核心是采用硅片作為基板來承載各種芯片并進(jìn)行封裝。本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施例僅是用來說明本發(fā)明，而并非用作為對(duì)本發(fā)明的限定，只要在本發(fā)明的實(shí)質(zhì)精神范圍內(nèi)，對(duì)以上所述實(shí)施例的變化、變型都將落在本發(fā)明權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種多芯片集成電路封裝方法，其特征在于，該方法包括以下步驟a，采用金屬引腳框架作為多芯片封裝的載體；b，采用硅片材料作為基板以形成硅片基板，并在硅片基板上設(shè)置芯片互連的布線；c，在金屬引腳框架上置放硅片基板；d，在硅片基板上疊放所要封裝的多個(gè)芯片；e，將所要封裝的多個(gè)芯片采用金線互連或連接到硅片基板上；f，再用金線將硅片基板和金屬引腳框架相連接；g，將芯片、硅片基板、金屬引腳框架塑封于一體。
2.如權(quán)利要求1所述的多芯片集成電路封裝方法，其特征在于所述的步驟d中，在硅片基板上疊放多個(gè)芯片時(shí)，可將多個(gè)芯片疊放一層或幾層。
3.如權(quán)利要求1或2所述的多芯片集成電路封裝方法，其特征在于當(dāng)硅片基板上疊放的多個(gè)芯片疊放為一層時(shí)，在將同一層的芯片用金線相互連接，或?qū)⑿酒媒鹁€連接到硅片基板上；當(dāng)硅片基板上疊放的多個(gè)芯片疊放為幾層時(shí)，上一層芯片均采用金線連接到硅片基板上或下層的芯片上。
4.一種多芯片集成電路封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)包括多個(gè)芯片、基板、金屬引腳框架、塑封材料，其特征在于所述的基板采用硅片材料形成硅片基板，在硅片基板設(shè)置芯片互連的布線，硅片基板置于金屬引腳框架內(nèi)；所述多個(gè)芯片置于硅片基板上，芯片與芯片之間、芯片與硅片基板之間通過金線相連接；硅片基板與金屬引腳框架之間也通過金線相連接；塑封材料將多個(gè)芯片、硅片基板、金屬引腳框架封裝于一體。
5.如權(quán)利要求4所述的多芯片集成電路封裝結(jié)構(gòu)，其特征在于所述的多個(gè)芯片呈一層或幾層疊置于硅片基板上。
6.如權(quán)利要求4或5所述的多芯片集成電路封裝方法，其特征在于當(dāng)硅片基板上疊置的多個(gè)芯片為一層時(shí)，同一層的芯片通過金線相互連接，或?qū)⑿酒ㄟ^金線連接到硅片基板上；當(dāng)硅片基板上疊置的多個(gè)芯片疊放為幾層時(shí)，上一層芯片均采用金線連接到硅片基板上或下層的芯片上。
全文摘要
本發(fā)明公開了一種多芯片集成電路封裝方法及其結(jié)構(gòu)，方法包括步驟采用金屬引腳框架作為多芯片封裝的載體；采用硅片作為基板以形成硅片基板，在基板上設(shè)置芯片互連的布線；在金屬引腳框架上置放硅片作為基板；在基板上疊放所要封裝的多個(gè)芯片；將所要封裝的多個(gè)芯片采用金線互連或連接到硅片基板上；再用金線將硅片基板和金屬引腳框架相連接；將芯片、基板、金屬引腳框架塑封于一體。依此方法而得到相應(yīng)地封裝結(jié)構(gòu)突破了多芯片在系統(tǒng)封裝只能采用球柵陣列封裝形式的現(xiàn)狀，實(shí)現(xiàn)了金屬引腳的封裝形式。同時(shí)也降低了對(duì)基板的生產(chǎn)工藝要求和封裝成本，還靈活地拓寬了封裝后的多芯片集成電路的功能。
文檔編號(hào)H01L25/065GK1649115SQ20041001597
公開日2005年8月3日 申請(qǐng)日期2004年1月19日 優(yōu)先權(quán)日2004年1月19日
發(fā)明者崔巍 申請(qǐng)人:上海集通數(shù)碼科技有限責(zé)任公司