專利名稱：具超淺接面漏極/源極延伸的半導(dǎo)體晶體管元件制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體制程，尤指一種可以抑制缺陷引發(fā)的(defect-induced)瞬間增益擴散(transient enhanced diffusion，TED)效應(yīng)的半導(dǎo)體制程方法。本發(fā)明特別適合應(yīng)用于具備超淺接面的漏極/源極延伸區(qū)域的晶體管元件的制作過程。
背景技術(shù)：
隨著半導(dǎo)體IC元件推進至次微米或奈米等級以下的微細(xì)化尺寸，集成電路中的MOS晶體管元件須制作成具有超淺接面(ultra shallowjunction)的漏極/源極延伸(source/drain extension)區(qū)域的結(jié)構(gòu)，以克服元件尺寸縮小所伴隨產(chǎn)生如短溝道效應(yīng)(short channel effect)等問題。然而，形成超淺接面的漏極/源極延伸區(qū)域的問題在于其接面越淺，則MOS晶體管元件的片電阻越大，如此將導(dǎo)致元件操作時的飽和電流(saturation current)不足。這個現(xiàn)象在PMOS晶體管元件上越顯得嚴(yán)重。
一般，超淺接面的漏極/源極延伸區(qū)域的制作是以低能量離子布植進入硅基底的淺表面。在縮小元件尺寸同時，源極，漏極與溝道的摻雜原子濃度必須提高，接面深度減小及摻雜原子濃度分布形狀會有較顯著的變化，因此掌握摻雜元素擴散的行為便顯得相當(dāng)重要，不過硅晶內(nèi)摻雜元素的擴散受到許多制程參數(shù)與材質(zhì)特性的影響，例如缺陷引發(fā)的瞬間增益擴散(transient enhanced diffusion，TED)效應(yīng)必須設(shè)法減小。
因此，目前該技術(shù)領(lǐng)域確實需要一種可以有效抑制前述缺陷引發(fā)的瞬間增益擴散效應(yīng)的方法，可避免超淺接面漏極/源極延伸區(qū)域的摻雜輪廓因擴散而產(chǎn)生改變。

發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一種半導(dǎo)體制程，可以有效抑制前述缺陷引發(fā)的瞬間增益擴散效應(yīng)。
本發(fā)明的另一主要目的在提供一種具備超淺接面的漏極/源極延伸區(qū)域的晶體管元件制作方法，可避免超淺接面漏極/源極延伸區(qū)域的摻雜輪廓因瞬間增益擴散效應(yīng)而產(chǎn)生改變。
根據(jù)本發(fā)明的較佳實施例，本發(fā)明提供一種具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，包含有提供一基底；于該基底上形成一柵極結(jié)構(gòu)，其包含有兩側(cè)壁以及一上表面；于該柵極結(jié)構(gòu)的側(cè)壁上形成偏側(cè)壁子；進行第一離子布植制程，于該柵極結(jié)構(gòu)兩側(cè)的該基底形成第一摻雜區(qū)域；于該柵極結(jié)構(gòu)的偏側(cè)壁子上以及其上表面沉積一襯墊層；于該襯墊層上沉積一側(cè)壁子層；進行一應(yīng)力修正布植制程，改變該側(cè)壁子層的應(yīng)力狀態(tài)由伸張狀態(tài)(tensile)改變至較為壓縮(compressive)的狀態(tài)；以及進行一干蝕刻制程，將該側(cè)壁子層蝕刻成側(cè)壁子。
本發(fā)明另提供一種半導(dǎo)體晶體管元件的制作方法，所述半導(dǎo)體晶體管元件的制作方法包含有提供一硅基底；于該硅基底上形成一柵極結(jié)構(gòu)，其包含有兩側(cè)壁以及一上表面；于該柵極結(jié)構(gòu)的側(cè)壁上形成偏側(cè)壁子；進行第一離子布植制程，于該柵極結(jié)構(gòu)兩側(cè)的該硅基底形成第一摻雜區(qū)域，作為該半導(dǎo)體晶體管元件的漏極/源極延伸；于該柵極結(jié)構(gòu)的偏側(cè)壁子上、其上表面，以及該第一摻雜區(qū)域上形成一襯墊層；于該襯墊層上沉積一側(cè)壁子層；進行一應(yīng)力修正布植制程，改變該側(cè)壁子層的應(yīng)力狀態(tài)由伸張狀態(tài)改變至較為壓縮的狀態(tài)；進行一干蝕刻制程，將該側(cè)壁子層蝕刻成側(cè)壁子；以及進行第二離子布植制程，于該側(cè)壁子兩側(cè)的該硅基底形成第二摻雜區(qū)域，作為該半導(dǎo)體晶體管元件的漏極/源極。


圖1至圖3繪示的是根據(jù)本發(fā)明較佳實施例制作具備超淺接面的漏極/源極延伸區(qū)域的PMOS晶體管元件的剖面示意圖；圖4以表列分別利用鍺以及氙進行布植制程的較佳化條件；圖5以表列利用鍺(Ge)為應(yīng)力修正布植制程的摻質(zhì)，在不同的摻雜條件下所可以改變的氮化硅側(cè)壁子層應(yīng)力值以及超淺接面的P型摻雜區(qū)域的片電阻(Rs)。
符號說明10～基底12～多晶硅柵極結(jié)構(gòu)14～柵極介電層16～偏側(cè)壁子18～P型摻雜區(qū)域22～二氧化硅襯墊層24～氮化硅側(cè)壁子層30～應(yīng)力修正布植制程34～側(cè)壁子48～漏極/源極區(qū)域100～PMOS晶體管元件120～主動區(qū)域
具體實施例方式
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細(xì)說明如下。
請參閱圖1至圖3，其繪示的是根據(jù)本發(fā)明較佳實施例制作具備超淺接面的漏極/源極延伸區(qū)域18的PMOS晶體管元件100的剖面示意圖。如圖1所示，在N型基底10上以絕緣結(jié)構(gòu)，如淺溝絕緣(shallow trenchisolation，STI)結(jié)構(gòu)，定義出主動區(qū)域120。N型基底10如N型硅基底。在主動區(qū)域120上形成有多晶硅柵極結(jié)構(gòu)12。多晶硅柵極結(jié)構(gòu)12與基底10之間有柵極介電層14，例如二氧化硅等。
在多晶硅柵極結(jié)構(gòu)12的側(cè)壁上形成有偏側(cè)壁子(offset spacer)16。偏側(cè)壁子16可以由二氧化硅所構(gòu)成。在形成偏側(cè)壁子16之后，利用離子布植制程，在多晶硅柵極結(jié)構(gòu)12兩側(cè)的基底10內(nèi)植入P型摻質(zhì)，例如硼離子，形成超淺接面的P型摻雜區(qū)域18。根據(jù)本發(fā)明的較佳實施例，P型摻雜區(qū)域18的接面深度約為30埃以內(nèi)。
隨后，以化學(xué)氣相沉積方法或者以爐管，在多晶硅柵極結(jié)構(gòu)12上以及在P型摻雜區(qū)域18上沉積二氧化硅襯墊層22。二氧化硅襯墊層22可以是以BTBAS(bis(tertiarybutylamine)silane)為前驅(qū)物(precursor)與氧氣所產(chǎn)生的二氧化硅。
接著，于二氧化硅襯墊層22上沉積氮化硅側(cè)壁子層24。氮化硅側(cè)壁子層24的沉積可以采用化學(xué)氣相沉積(chemical vapor deposition，CVD)制程。根據(jù)本發(fā)明的較佳實施例，氮化硅側(cè)壁子層24的厚度約為600至700埃。氮化硅側(cè)壁子層24此時的應(yīng)力仍為伸張狀態(tài)(tensile)。
如圖2所示，接著對氮化硅側(cè)壁子層24進行一應(yīng)力修正(stressmodification)布植制程30，以電性為中性的重?fù)劫|(zhì)，例如鍺(germanium)或氙(xenon)等，以布植能量在25至150KeV之間，劑量在2E14至5E15atoms/cm2之間的條件下，將原先應(yīng)力為伸張狀態(tài)(tensile)的氮化硅側(cè)壁子層24改變成較為壓縮(compressive)的狀態(tài)。根據(jù)本發(fā)明的較佳實施例，應(yīng)力修正布植制程30的投射范圍(projected range，Rp)其值應(yīng)小于氮化硅側(cè)壁子層24的厚度，以厚度700埃為例，Rp較佳介于350至700埃之間。圖4是以表列分別利用鍺以及氙進行布植制程30的較佳化條件。
如圖3所示，接著進行一干蝕刻制程，將氮化硅側(cè)壁子層24蝕刻成在多晶硅柵極結(jié)構(gòu)12側(cè)壁上的側(cè)壁子34。隨后再進行離子布植制程，將P型摻質(zhì)植入多晶硅柵極結(jié)構(gòu)12兩側(cè)的基底10內(nèi)，形成PMOS晶體管元件100的漏極/源極區(qū)域48。
圖5以表列利用鍺(Ge)為應(yīng)力修正布植制程30的摻質(zhì)，在不同的摻雜條件下所可以改變的氮化硅側(cè)壁子層24應(yīng)力值以及超淺接面的P型摻雜區(qū)域18的片電阻(Rs)。如圖5所示，當(dāng)鍺(Ge)的布植能量達100KeV，劑量在5E15atoms/cm2的條件下，氮化硅側(cè)壁子層24應(yīng)力值由原先的1.19E10dyne/cm2(tensile)降至-2.27E9dyne/cm2(compressive)，而超淺接面的P型摻雜區(qū)域18的片電阻(Rs)由4634ohm/sq大幅降低至1787ohm/sq。
相較于習(xí)知技藝，由于本發(fā)明以應(yīng)力修正布植制程30改變氮化硅側(cè)壁子層24的應(yīng)力值，使其由原先的伸張狀態(tài)(tensile)改變成較為壓縮(compressive)的狀態(tài)，借此降低硅表面的空隙缺陷(defect)，由此可使植入硅基底10的硼摻質(zhì)擴散程度降低，避免超淺接面漏極/源極延伸區(qū)域的摻雜輪廓因瞬間增益擴散效應(yīng)而產(chǎn)生改變，因此可以達到降低超淺接面的P型摻雜區(qū)域18的片電阻并且獲得較淺的接面深度。
權(quán)利要求
1.一種具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，所述具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法包含有提供一基底；于該基底上形成一柵極結(jié)構(gòu)，其包含有兩側(cè)壁以及一上表面；于該柵極結(jié)構(gòu)的側(cè)壁上形成偏側(cè)壁子；進行一離子布植制程，于該柵極結(jié)構(gòu)兩側(cè)的該基底形成淺接面摻雜區(qū)域；于該柵極結(jié)構(gòu)的偏側(cè)壁子上以及其上表面沉積一襯墊層；于該襯墊層上沉積一側(cè)壁子層；進行一應(yīng)力修正布植制程，改變該側(cè)壁子層的應(yīng)力狀態(tài)由伸張狀態(tài)改變至較為壓縮的狀態(tài)；以及進行一干蝕刻制程，將該側(cè)壁子層蝕刻成側(cè)壁子。
2.根據(jù)權(quán)利要求1所述的具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，其中該基底為硅基底。
3.根據(jù)權(quán)利要求1所述的具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，其中該柵極結(jié)構(gòu)為多晶硅柵極。
4.根據(jù)權(quán)利要求1所述的具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，其中該柵極結(jié)構(gòu)與該基底之間設(shè)有柵極介電層。
5.根據(jù)權(quán)利要求1所述的具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，其中該側(cè)壁子層為氮化硅所構(gòu)成。
6.根據(jù)權(quán)利要求1所述的具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，其中該應(yīng)力修正布植制程的植入摻質(zhì)為鍺或氙。
7.根據(jù)權(quán)利要求1所述的具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，其中該應(yīng)力修正布植制程的植入摻質(zhì)為電性中性的摻質(zhì)物種。
8.根據(jù)權(quán)利要求1所述的具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，其中該應(yīng)力修正布植制程的植入能量介于25至150KeV之間。
9.根據(jù)權(quán)利要求1所述的具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，其中該應(yīng)力修正布植制程的植入摻質(zhì)為鍺，植入能量100KeV，劑量在5E15atoms/cm2。
10.根據(jù)權(quán)利要求1所述的具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，其中該淺接面摻雜區(qū)域為P型摻雜區(qū)域。
11.一種半導(dǎo)體晶體管元件的制作方法，所述半導(dǎo)體晶體管元件的制作方法包含有提供一硅基底；于該硅基底上形成一柵極結(jié)構(gòu)，其包含有兩側(cè)壁以及一上表面；于該柵極結(jié)構(gòu)的側(cè)壁上形成偏側(cè)壁子；進行第一離子布植制程，于該柵極結(jié)構(gòu)兩側(cè)的該硅基底形成第一摻雜區(qū)域，作為該半導(dǎo)體晶體管元件的漏極/源極延伸；于該柵極結(jié)構(gòu)的偏側(cè)壁子上、其上表面，以及該第一摻雜區(qū)域上形成一襯墊層；于該襯墊層上沉積一側(cè)壁子層；進行一應(yīng)力修正布植制程，改變該側(cè)壁子層的應(yīng)力狀態(tài)由伸張狀態(tài)改變至較為壓縮的狀態(tài)；進行一干蝕刻制程，將該側(cè)壁子層蝕刻成側(cè)壁子；以及進行第二離子布植制程，于該側(cè)壁子兩側(cè)的該硅基底形成第二摻雜區(qū)域，作為該半導(dǎo)體晶體管元件的漏極/源極。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體晶體管元件的制作方法，其中該應(yīng)力修正布植制程的植入摻質(zhì)為電性中性的摻質(zhì)物種。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體晶體管元件的制作方法，其中該應(yīng)力修正布植制程的植入摻質(zhì)為鍺或氙。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體晶體管元件的制作方法，其中該應(yīng)力修正布植制程的植入能量介于25至150KeV之間。
15.根據(jù)權(quán)利要求11所述的半導(dǎo)體晶體管元件的制作方法，其中該應(yīng)力修正布植制程的植入摻質(zhì)為鍺，植入能量100KeV，劑量在5E15atoms/cm2。
16.根據(jù)權(quán)利要求11所述的半導(dǎo)體晶體管元件的制作方法，其中該應(yīng)力修正布植制程具有一投射范圍其值小于該側(cè)壁子層的厚度。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體晶體管元件的制作方法，其中該側(cè)壁子層的厚度為600至700埃。
18.根據(jù)權(quán)利要求11所述的半導(dǎo)體晶體管元件的制作方法，其中該側(cè)壁子層為氮化硅所構(gòu)成。
19.根據(jù)權(quán)利要求11所述的半導(dǎo)體晶體管元件的制作方法，其中該柵極結(jié)構(gòu)與該硅基底之間設(shè)有柵極介電層。
20.根據(jù)權(quán)利要求11所述的半導(dǎo)體晶體管元件的制作方法，其中該應(yīng)力修正布植制程可以降低該硅基底的空隙缺陷。
全文摘要
本發(fā)明提供一種具超淺接面漏極/源極延伸半導(dǎo)體晶體管元件的制作方法，包含有提供一基底；于該基底上形成一柵極結(jié)構(gòu)，其包含有兩側(cè)壁以及一上表面；于該柵極結(jié)構(gòu)的側(cè)壁上形成偏側(cè)壁子；進行離子布植制程，于該柵極結(jié)構(gòu)兩側(cè)的該基底形成超淺接面摻雜區(qū)域；于該柵極結(jié)構(gòu)的偏側(cè)壁子上以及其上表面沉積一襯墊層；于該襯墊層上沉積一側(cè)壁子層；進行一應(yīng)力修正布植制程，改變該側(cè)壁子層的應(yīng)力狀態(tài)由伸張狀態(tài)(tensile)改變至較為壓縮(compressive)的狀態(tài)；以及進行一干蝕刻制程，將該側(cè)壁子層蝕刻成側(cè)壁子。
文檔編號H01L21/336GK1725454SQ20041007096
公開日2006年1月25日 申請日期2004年7月21日 優(yōu)先權(quán)日2004年7月21日
發(fā)明者王俞仁, 顏英偉, 詹書儼 申請人:聯(lián)華電子股份有限公司