專利名稱：混合模式制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路制程，且特別是有關(guān)于一種用于集成電路制造的混合模式(mixed-mode)制程。
背景技術(shù)：
隨著應(yīng)用于集成電路的半導(dǎo)體組件制作困難度的提升，便產(chǎn)生了現(xiàn)今具有相對(duì)緊鄰的有源組件(例如場(chǎng)效應(yīng)晶體管)以及電容器的有源半導(dǎo)體組件的需求。如此的有源及無源組件的混合則須藉助于半導(dǎo)體組件的混合模式制程(mixed-mode process)而制備。
因此，借由所謂的混合模式制作程序可將如金氧半導(dǎo)體場(chǎng)效應(yīng)晶體管(于下文中簡(jiǎn)稱為MOSFET)、晶體管以及如導(dǎo)線等主要組件依照所期望的方式確實(shí)地合并以及制作于同一集成電路中。
如此的混合模式制程可改善IC產(chǎn)品的制作效率及組件表現(xiàn)。此外，其亦可降低所需的制程步驟而于單一集成電路上同時(shí)形成不同類型的組件進(jìn)而降低制作成本。
美國(guó)第5,918,119專利中解說了一種整合多個(gè)具有不同柵極介電層(gate dielectric)厚度的MOSFET組件以及電容器的混合模式制程。此外，美國(guó)第6,586,299號(hào)專利則教導(dǎo)了一種同時(shí)形成導(dǎo)線、晶體管以及電容結(jié)構(gòu)的混合模式制程。然而，于上述兩篇美國(guó)專利中當(dāng)形成組件時(shí)皆無采用掩膜層(hard mask layer)的使用，故于制作MOSFET組件時(shí)需多使用一道額外微影程序。因此，吾等便需要一種用于IC制作的簡(jiǎn)化混合模式制程，以改善制作效率。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的就是提供一種可于半導(dǎo)體結(jié)構(gòu)上同時(shí)形成數(shù)種不同類型組件的一種混合模式制程以及具有較少半導(dǎo)體結(jié)構(gòu)制造步驟的混合模式制程。
此外，本發(fā)明的另一目的就是提供一種采用掩膜層的混合模式制程，并于不同類型組件形成后分別留下于各組件之上。
為達(dá)上述目的，本發(fā)明提供了一種混合模式制程，包括下列步驟提供一半導(dǎo)體結(jié)構(gòu)；依序形成一第一導(dǎo)電層、一介電層以及一第二導(dǎo)電層于該半導(dǎo)體結(jié)構(gòu)上；于一部分的該第二導(dǎo)電層及該介電層內(nèi)形成一第一堆棧結(jié)構(gòu)并露出未為該第一堆棧結(jié)構(gòu)所覆蓋的第一導(dǎo)電層；順應(yīng)地沉積一掩膜層于該第一導(dǎo)電層上并覆蓋其上的該第一堆棧結(jié)構(gòu)；以及圖案化該掩膜層及該第一導(dǎo)電層以于該半導(dǎo)體結(jié)構(gòu)上同時(shí)形成一電容器以及一第二堆棧結(jié)構(gòu)，其中該電容器包括該第一堆棧結(jié)構(gòu)、于該第一堆棧結(jié)構(gòu)上的一圖案化掩膜層以及于該第一堆棧結(jié)構(gòu)之下的一圖案化第一導(dǎo)電層而該第二堆棧結(jié)構(gòu)包括一圖案化的第一導(dǎo)電層以及堆棧于其上的一圖案化掩膜層。
此外，于該半導(dǎo)體結(jié)構(gòu)上形成該第一導(dǎo)電層前更包括選擇性地形成一柵介電層于一部分的該半導(dǎo)體結(jié)構(gòu)上的步驟而于圖案化該掩膜層及該第一導(dǎo)電層時(shí)該柵極介電層亦為圖案化以形成一第二堆棧結(jié)構(gòu)，其中該第二堆棧結(jié)構(gòu)包括堆棧于該半導(dǎo)體結(jié)構(gòu)上的一圖案化第一導(dǎo)電層、一圖案化掩膜層以及一圖案化柵極介電層。接著可于該第二堆棧結(jié)構(gòu)兩側(cè)該半導(dǎo)體結(jié)構(gòu)內(nèi)形成源/漏極區(qū)并于該第二堆棧結(jié)構(gòu)的各側(cè)壁上形成一間隔物。最后選擇性地形成一硅化物層于該源/漏極區(qū)的上表面以于該半導(dǎo)體結(jié)構(gòu)上以形成包含有該第二堆棧結(jié)構(gòu)的一金氧半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。
藉由上述混合模式制程的施行，便可于一半導(dǎo)體結(jié)構(gòu)上同時(shí)形成兩種不同類型的組件。
此外，依據(jù)本發(fā)明一實(shí)施例的一種采用掩膜層的混合模式制程，包括下列步驟提供具有一導(dǎo)電區(qū)域、一金氧半導(dǎo)體區(qū)域以及一電容器區(qū)域的一半導(dǎo)體結(jié)構(gòu)；依序形成一第一導(dǎo)電層、一介電層以及一第二導(dǎo)電層于該半導(dǎo)體結(jié)構(gòu)上；于該電容器區(qū)域內(nèi)一部分的該第二導(dǎo)電層以及該介電層內(nèi)形成一第一堆棧結(jié)構(gòu)并露出未為該第一堆棧結(jié)構(gòu)所覆蓋的第一導(dǎo)電層；順應(yīng)地沉積一掩膜層于該第一導(dǎo)電層上并覆蓋其上的該第一堆棧結(jié)構(gòu)；分別于該晶體管區(qū)域、該導(dǎo)電區(qū)域以及該金氧半導(dǎo)體區(qū)域內(nèi)的掩膜層中形成一第一圖案、一第二圖案以及一第三圖案，其中該第一圖案位于覆蓋該第一堆棧結(jié)構(gòu)的該掩膜層而該第二圖案及該第三圖案則分別覆蓋其它部分的該掩膜層；以及圖案化該掩膜層與該第一導(dǎo)電層以分別于該晶體管區(qū)域、該導(dǎo)電區(qū)域及該金氧半導(dǎo)體區(qū)域的該半導(dǎo)體結(jié)構(gòu)上同時(shí)形成一電容器、一第二堆棧結(jié)構(gòu)以及一第三堆棧結(jié)構(gòu)，其中該電容器包括該第一堆棧結(jié)構(gòu)、位于該第一堆棧結(jié)構(gòu)上的一圖案化掩膜層以及該第一堆棧結(jié)構(gòu)下方的第一導(dǎo)電層，該第二堆棧結(jié)構(gòu)及該第三導(dǎo)電結(jié)構(gòu)分別包括一圖案化第一導(dǎo)電層及堆棧于其上的一圖案化掩膜層。
此外，于該半導(dǎo)體結(jié)構(gòu)上形成該第一導(dǎo)電層前更包括選擇性地形成一柵極介電層于該金氧半導(dǎo)體區(qū)域內(nèi)一部分的該半導(dǎo)體結(jié)構(gòu)上的步驟，而于圖案化該掩膜層及該第一導(dǎo)電層時(shí)，亦圖案化位于該金氧半導(dǎo)體區(qū)域內(nèi)的該柵極介電層以形成一第二堆棧結(jié)構(gòu)，其中該第二堆棧結(jié)構(gòu)包括堆棧于該半導(dǎo)體結(jié)構(gòu)上的一圖案化的第一導(dǎo)電層、一圖案化掩膜層以及一圖案化柵極介電層。接著于該金氧半導(dǎo)體區(qū)域內(nèi)的該第三堆棧結(jié)構(gòu)兩側(cè)的半導(dǎo)體結(jié)構(gòu)內(nèi)形成源/漏極區(qū)，以及于該第三堆棧結(jié)構(gòu)的各側(cè)壁上形成一間隔物，最后選擇性地形成一硅化物層于該源/漏極區(qū)的上表面以于該半導(dǎo)體結(jié)構(gòu)上形成包含有該第三堆棧結(jié)構(gòu)的一金氧半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。


圖1為一示意圖，用以顯示具有一隔離結(jié)構(gòu)的一半導(dǎo)體結(jié)構(gòu)；圖2為一示意圖，用以顯示當(dāng)圖1結(jié)構(gòu)上形成有額外膜層的情形；圖3為一示意圖，用以顯示當(dāng)圖2結(jié)構(gòu)于一蝕刻步驟后所形成的一第一堆棧結(jié)構(gòu)；圖4為一示意圖，用以顯示當(dāng)圖3結(jié)構(gòu)上具有掩膜層及額外膜層的情形；圖5為一示意圖，用以顯示當(dāng)圖4結(jié)構(gòu)于另一蝕刻步驟后的結(jié)構(gòu)；以及圖6為一示意圖，用以顯示于當(dāng)圖6的結(jié)構(gòu)于一離子布植程序及形成有間隔物及硅化物層后的結(jié)構(gòu)。
符號(hào)說明10～半導(dǎo)體結(jié)構(gòu)； 12～隔離結(jié)構(gòu)；14～導(dǎo)電區(qū)域； 16～金氧半導(dǎo)體區(qū)域；18～電容器區(qū)域； 20～柵極介電層；
22～第一導(dǎo)電層； 24～介電層；26～第二導(dǎo)電層；20b～圖案化的柵極介電層；22a、22b、22c～圖案化的第一導(dǎo)電層；24a～圖案化的介電層；26a～圖案化的第二導(dǎo)電層； 28a～第一圖案；30～第一堆棧結(jié)構(gòu)；32～掩膜層；34a～第二圖案； 34b～第三圖案；34c～第四圖案； 36～第一組件；38～第二堆棧結(jié)構(gòu)；40～第二組件；42～源/漏極區(qū)； 44～間隔物；46～硅化物層；M～金氧半導(dǎo)體晶體管。
具體實(shí)施例方式
為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖示，作詳細(xì)說明如下本發(fā)明的混合模式制程將配合圖1至圖6作一詳細(xì)敘述如下。如圖1所示，首先提供具有至少一導(dǎo)電區(qū)域14、一金氧半導(dǎo)體(metal-oxidesemiconductor；以下簡(jiǎn)稱為MOS)區(qū)域16以及一電容器區(qū)域18的一半導(dǎo)體結(jié)構(gòu)10。半導(dǎo)體結(jié)構(gòu)10例如為一硅基底，或可為包括形成于如基底或晶片上的導(dǎo)電及/或絕緣層與有源及/或無源組件的一結(jié)構(gòu)。
如場(chǎng)氧化物(filed oxide，F(xiàn)OX)的隔離結(jié)構(gòu)12則接著形成于導(dǎo)電區(qū)域14以及晶體管區(qū)域18內(nèi)的部分半導(dǎo)體結(jié)構(gòu)10上。隔離結(jié)構(gòu)12亦可采用由習(xí)知淺溝槽隔離技術(shù)所制作的淺溝槽隔離物(shallow trench isolation，STI)所替代。
如圖2所示，接著于MOS區(qū)域16內(nèi)的半導(dǎo)體結(jié)構(gòu)10上選擇地形成一柵極介電層20。然后于半導(dǎo)體結(jié)構(gòu)10上依序形成一第一導(dǎo)電層22、一介電層24以及一第二導(dǎo)電層26。接著，藉由一微影步驟(未圖示)以定義形成于半導(dǎo)體結(jié)構(gòu)10上的光阻材料層而形成覆蓋于電容區(qū)域18內(nèi)部分的第二導(dǎo)電層26上的一第一圖案28a。在此，柵極介電層20可為熱氧化形成的二氧化硅或具有高介電常數(shù)(介電常數(shù)通常大于5)的高介電材料，例如為二氧化鉿、二氧化鋯、二氧化鈦、氧化鋁或氧化鉭。此外，第一導(dǎo)電層22及第二導(dǎo)電層26的材質(zhì)可為多晶硅而介電層24的材質(zhì)則可為二氧化硅、氮化硅、氮氧化硅或前述可由化學(xué)氣相沉積法或?yàn)R鍍法所形成的高介電材料。介電層24的厚度約為60～500埃而第一導(dǎo)電層22與第二導(dǎo)電層26的厚度則分別約為1500～3000埃與1500～3000埃。
如圖3所示，接著施行一蝕刻步驟(未圖標(biāo))，采用電容器區(qū)域18內(nèi)的第一圖案28a作為蝕刻掩膜以圖案化未為該第一圖案28a所覆蓋的第二導(dǎo)電層26與介電層24。故于此蝕刻步驟結(jié)束及去除第一圖案28a后，于電容區(qū)域18內(nèi)便形成有包含有圖案化的介電層24a與圖案化的第二導(dǎo)電層26a的第一堆棧結(jié)構(gòu)30。
如圖4所示，接著于第一導(dǎo)電層22上順應(yīng)地沉積一掩膜層32并覆蓋于其上的第一堆棧結(jié)構(gòu)30。掩膜層32材質(zhì)可為氮化硅材料或?yàn)楫愑诘谝粚?dǎo)電層22的傳統(tǒng)絕緣材料或非光阻材料。其厚度約為1000～3000埃。接著，經(jīng)由另一微影步驟(未圖示)以定義沉積于掩膜層32及其上方第一堆棧結(jié)構(gòu)30上的光阻材料以于掩膜層32上形成分別覆蓋于導(dǎo)電區(qū)域14、MOS區(qū)域16及電容器區(qū)域18內(nèi)的部分掩膜層32的一第二圖案34a、一第三圖案34b以及一第四圖案34c。
如圖5所示，接著另外施行一蝕刻步驟(未圖示)并采用分別形成于電容器區(qū)域18、MOS區(qū)域16及導(dǎo)電區(qū)域14內(nèi)的第二圖案34a、第三圖案34b及第四圖案34c作為蝕刻掩膜，蝕刻定義未為此些圖案所覆蓋的掩膜層34部分及第一導(dǎo)電層22直到露出如半導(dǎo)體結(jié)構(gòu)10或隔離結(jié)構(gòu)12等較下方結(jié)構(gòu)。并此蝕刻步驟結(jié)束接著移除上述圖案，以于電容器區(qū)域18內(nèi)形成為圖案化的掩膜層32a所覆蓋且包括第一堆棧結(jié)構(gòu)30的第一組件36，以及于MOS區(qū)域16內(nèi)形成包括圖案化的柵極介電層20b、導(dǎo)電層22b及掩膜層32b的第二堆棧結(jié)構(gòu)38以及于導(dǎo)電區(qū)域14內(nèi)形成包括圖案化的第一導(dǎo)電層22c以及堆棧于其上的圖案化掩膜層32c的第二組件40。
如圖6所示，接著施行一離子布植程序(未圖標(biāo))以于鄰近于第二堆棧結(jié)構(gòu)38兩側(cè)的半導(dǎo)體結(jié)構(gòu)中形成源/漏極區(qū)42。接著于第一組件36、第二組件40以及第二堆棧結(jié)構(gòu)38的兩側(cè)形成由如氮化硅的絕緣材質(zhì)所構(gòu)成的間隔物44。接著，藉由自對(duì)準(zhǔn)金屬硅化程序(未圖標(biāo))的施行，以于MOS區(qū)域16內(nèi)的源/漏極區(qū)42上表面形成一硅化物層46而于半導(dǎo)體結(jié)構(gòu)10上形成了如金氧半導(dǎo)體晶體管M的第三組件。
如圖6所示，如電容器的第一組件36中的經(jīng)圖案化的第一導(dǎo)電層22a、介電層24a以及第二導(dǎo)電層26a分別作為其下電極、介電材料層與上電極。而覆蓋于第一組件36上的圖案化的掩膜層34a則保護(hù)了此第一組件36免于受到當(dāng)形成源/漏極區(qū)42時(shí)所施行的離子布植的傷害。此外，為圖案化的掩膜層34c所覆蓋且保護(hù)的經(jīng)圖案化的第一導(dǎo)電層22c所構(gòu)成的第二組件40亦可免于形成源/漏極區(qū)42時(shí)所施行的離子布植的傷害而可作為導(dǎo)線之用。再者，形成于隔離結(jié)構(gòu)12上如導(dǎo)線的第二組件40以及可作為電容器的第一組件36可更選擇地形成于非為隔離結(jié)構(gòu)12的半導(dǎo)體結(jié)構(gòu)10上。
藉由前述圖1至圖6所描述的本發(fā)明實(shí)施例的混合模式制程，熟悉此技藝者可經(jīng)由修改此制程而于半導(dǎo)體結(jié)構(gòu)上同時(shí)形成多于兩種不同類型組件，而非以本發(fā)明實(shí)施例中的前述混合模式制程而加以限定本發(fā)明。
相較于美國(guó)第5,918,119號(hào)專利以及第6,586,229號(hào)專利，本發(fā)明提供了一種采用掩膜層的混合模式制程以同時(shí)于半導(dǎo)體結(jié)構(gòu)上形成多種不同類型的組件。
由于本發(fā)明于不同組件上使用非光阻材料的圖案化掩膜層，本發(fā)明的混合模式制程可確保電容器中的介電層厚度并有效維持其電容值。再者，形成于每一組件表面的掩膜層可有效保護(hù)其下組件免于如源/漏極區(qū)離子布植的離子植入程序影響。因此，便可以防止使用如傳統(tǒng)圖案化光阻材料所常見的離子擊穿效應(yīng)并可省去額外一道的微影制程。
此外，相較于美國(guó)第6,586,229號(hào)專利所圖示制程，藉由本發(fā)明的混合模式制程可較簡(jiǎn)單地制作出一電容器，且于本發(fā)明中亦可形成采用自對(duì)準(zhǔn)金屬硅化制程以制作出具有降低電阻值的MOSFET。如此，采用本發(fā)明的混合模式制程將可改善所制造出IC產(chǎn)品的制造效率及其組件表現(xiàn)。更者，可更為精簡(jiǎn)其所需的制造步驟而實(shí)現(xiàn)節(jié)省成本的目的。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種混合模式制程，包括下列步驟提供一半導(dǎo)體結(jié)構(gòu)；依序形成一第一導(dǎo)電層、一介電層以及一第二導(dǎo)電層于該半導(dǎo)體結(jié)構(gòu)上；于一部分的該第二導(dǎo)電層及該介電層內(nèi)形成一第一堆棧結(jié)構(gòu)并露出未為該第一堆棧結(jié)構(gòu)所覆蓋的第一導(dǎo)電層；順應(yīng)地沉積一掩膜層于該第一導(dǎo)電層上并覆蓋其上的該第一堆棧結(jié)構(gòu)；以及圖案化該掩膜層及該第一導(dǎo)電層以于該半導(dǎo)體結(jié)構(gòu)上同時(shí)形成一電容器以及一第二堆棧結(jié)構(gòu)，其中該電容器包括該第一堆棧結(jié)構(gòu)、于該第一堆棧結(jié)構(gòu)上的一圖案化掩膜層以及于該第一堆棧結(jié)構(gòu)之下的一圖案化第一導(dǎo)電層而該第二堆棧結(jié)構(gòu)包括一圖案化的第一導(dǎo)電層以及堆棧于其上的一圖案化掩膜層。
2.根據(jù)權(quán)利要求1所述的混合模式制程，其中該圖案化掩膜層覆蓋該第一堆棧結(jié)構(gòu)的側(cè)壁。
3.根據(jù)權(quán)利要求1所述的混合模式制程，其中該該介電層的材質(zhì)為二氧化硅、氮化硅、氮氧化硅或高介電常數(shù)材料。
4.根據(jù)權(quán)利要求1所述的混合模式制程，其中該第二堆棧結(jié)構(gòu)為一導(dǎo)線。
5.根據(jù)權(quán)利要求1所述的混合模式制程，其中該掩膜層的材質(zhì)為異于該第一導(dǎo)電層材質(zhì)的非光阻材料。
6.根據(jù)權(quán)利要求1所述的混合模式制程，于該半導(dǎo)體結(jié)構(gòu)上形成該第一導(dǎo)電層前更包括選擇性地形成一柵介電層于一部分的該半導(dǎo)體結(jié)構(gòu)上的步驟。
7.根據(jù)權(quán)利要求6所述的混合模式制程，于圖案化該掩膜層及該第一導(dǎo)電層時(shí)該柵極介電層亦為圖案化以形成一第二堆棧結(jié)構(gòu)，其中該第二堆棧結(jié)構(gòu)包括堆棧于該半導(dǎo)體結(jié)構(gòu)上的一圖案化第一導(dǎo)電層、一圖案化掩膜層以及一圖案化柵極介電層。
8根據(jù)權(quán)利要求7所述的混合模式制程，其中于該半導(dǎo)體結(jié)構(gòu)上形成該電容器及該第二堆棧結(jié)構(gòu)后，更包括下列步驟于該第二堆棧結(jié)構(gòu)兩側(cè)該半導(dǎo)體結(jié)構(gòu)內(nèi)形成源/漏極區(qū)；于該第二堆棧結(jié)構(gòu)的各側(cè)壁上形成一間隔物；以及選擇性地形成一硅化物層于該源/漏極區(qū)的上表面以于該半導(dǎo)體結(jié)構(gòu)上形成包含有該第二堆棧結(jié)構(gòu)的一金氧半導(dǎo)體場(chǎng)效應(yīng)晶體管。
9.一種混合模式制程，包括下列步驟提供具有一導(dǎo)電區(qū)域、一金氧半導(dǎo)體區(qū)域以及一電容器區(qū)域的一半導(dǎo)體結(jié)構(gòu)；依序形成一第一導(dǎo)電層、一介電層以及一第二導(dǎo)電層于該半導(dǎo)體結(jié)構(gòu)上；于該電容器區(qū)域內(nèi)一部分的該第二導(dǎo)電層以及該介電層內(nèi)形成一第一堆棧結(jié)構(gòu)并露出未為該第一堆棧結(jié)構(gòu)所覆蓋的第一導(dǎo)電層；順應(yīng)地沉積一掩膜層于該第一導(dǎo)電層上并覆蓋其上的該第一堆棧結(jié)構(gòu)；分別于該晶體管區(qū)域、該導(dǎo)電區(qū)域以及該金氧半導(dǎo)體區(qū)域內(nèi)的掩膜層中形成一第一圖案、一第二圖案以及一第三圖案，其中該第一圖案位于覆蓋該第一堆棧結(jié)構(gòu)的該掩膜層而該第二圖案及該第三圖案則分別覆蓋其它部分的該掩膜層；以及圖案化該掩膜層與該第一導(dǎo)電層以分別于該晶體管區(qū)域、該導(dǎo)電區(qū)域及該金氧半導(dǎo)體區(qū)域的該半導(dǎo)體結(jié)構(gòu)上同時(shí)形成一電容器、一第二堆棧結(jié)構(gòu)以及一第三堆棧結(jié)構(gòu)，其中該電容器包括該第一堆棧結(jié)構(gòu)、位于該第一堆棧結(jié)構(gòu)上的一圖案化掩膜層以及該第一堆棧結(jié)構(gòu)下方的第一導(dǎo)電層，該第二堆棧結(jié)構(gòu)及該第三導(dǎo)電結(jié)構(gòu)分別包括一圖案化第一導(dǎo)電層及堆棧于其上的一圖案化掩膜層。
10.根據(jù)權(quán)利要求9所述的混合模式制程，其中該圖案化掩膜層覆蓋該第一堆棧結(jié)構(gòu)的側(cè)壁。
11.根據(jù)權(quán)利要求9所述的混合模式制程，其中該介電層材質(zhì)為二氧化硅、氮化硅、氮氧化硅或高介電常數(shù)材料。
12.根據(jù)權(quán)利要求9所述的混合模式制程，其中該第二堆棧結(jié)構(gòu)為一導(dǎo)線。
13.根據(jù)權(quán)利要求9所述的混合模式制程，其中該掩膜層的材質(zhì)為異于該第一導(dǎo)電層的非光阻材料。
14.根據(jù)權(quán)利要求9所述的混合模式制程，于該半導(dǎo)體結(jié)構(gòu)上形成該第一導(dǎo)電層前更包括選擇性地形成一柵極介電層于該金氧半導(dǎo)體區(qū)域內(nèi)一部分的該半導(dǎo)體結(jié)構(gòu)上的步驟。
15.根據(jù)權(quán)利要求14所述的混合模式制程，于圖案化該掩膜層及該第一導(dǎo)電層時(shí)，亦圖案化位于該金氧半導(dǎo)體區(qū)域內(nèi)的該柵極介電層以形成一第二堆棧結(jié)構(gòu)，其中該第二堆棧結(jié)構(gòu)包括堆棧于該半導(dǎo)體結(jié)構(gòu)上的一圖案化的第一導(dǎo)電層、一圖案化掩膜層以及一圖案化柵極介電層。
16.根據(jù)權(quán)利要求15所述的混合模式制程，其中于該半導(dǎo)體結(jié)構(gòu)上形成該晶體管、該第二堆棧結(jié)構(gòu)及該第三堆棧結(jié)構(gòu)后，更包括下列步驟于該金氧半導(dǎo)體區(qū)域內(nèi)的該第三堆棧結(jié)構(gòu)兩側(cè)的半導(dǎo)體結(jié)構(gòu)內(nèi)形成源/漏極區(qū)；于該第三堆棧結(jié)構(gòu)的各側(cè)壁上形成一間隔物；以及選擇性地形成一硅化物層于該源/漏極區(qū)的上表面以于該半導(dǎo)體結(jié)構(gòu)上形成包含有該第三堆棧結(jié)構(gòu)的一金氧半導(dǎo)體場(chǎng)效應(yīng)晶體管。
全文摘要
本發(fā)明是關(guān)于一種采用掩膜層的混合模式制程，包括下列步驟提供一半導(dǎo)體結(jié)構(gòu)；依序形成一第一導(dǎo)電層、一介電層以及一第二導(dǎo)電層于該半導(dǎo)體結(jié)構(gòu)上；于一部分的該第二導(dǎo)電層及該介電層內(nèi)形成一第一堆棧結(jié)構(gòu)并露出未為該第一堆棧結(jié)構(gòu)所覆蓋的第一導(dǎo)電層；順應(yīng)地沉積一掩膜層于該第一導(dǎo)電層上并覆蓋其上的該第一堆棧結(jié)構(gòu)；以及圖案化該掩膜層及該第一導(dǎo)電層以于該半導(dǎo)體結(jié)構(gòu)上同時(shí)形成一電容器以及一第二堆棧結(jié)構(gòu)。
文檔編號(hào)H01L21/8242GK1641859SQ20041007392
公開日2005年7月20日 申請(qǐng)日期2004年9月6日 優(yōu)先權(quán)日2004年1月15日
發(fā)明者黃耀生, 陳慧倫, 李明益 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司