專利名稱：一種互補(bǔ)金屬氧化物半導(dǎo)體及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及互補(bǔ)金屬半導(dǎo)體(CMOS)器件，尤其涉及構(gòu)成金屬氧化半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的方法和結(jié)構(gòu)，該MOSFET具有薄側(cè)壁分隔幾何結(jié)構(gòu)。
背景技術(shù)：
圖1(a)-1(e)描述了一部分根據(jù)傳統(tǒng)制造技術(shù)生產(chǎn)的半導(dǎo)體器件的截面圖。如圖1(a)所示，半導(dǎo)體器件10形成在一個(gè)晶片上?；?2和構(gòu)圖的柵堆層15在該器件上形成。每一個(gè)構(gòu)圖的柵堆層15可以由一種柵材料組成，像多晶硅，例如，按常規(guī)已知，柵15在一個(gè)薄柵電介質(zhì)層20上形成，該電介質(zhì)層20事先形成在基底12的頂面。在與半導(dǎo)體器件10的有源器件區(qū)域16、18和柵15的低阻抗鈷、鈦、鎳的硅化物接觸形成之前，薄氮化物分隔在每個(gè)柵側(cè)壁首先生成。典型地，如圖1(a)所示，一個(gè)電介質(zhì)蝕刻阻止層25首先沉積在基底表面的薄柵氧化物層20和構(gòu)圖的柵堆層15上，層25厚度范圍是10-300，最好是50-150。當(dāng)電介質(zhì)蝕刻阻止層在分隔層的反應(yīng)離子蝕刻(RIE)過(guò)程中防止基底的凹進(jìn)時(shí)，它所具有的缺點(diǎn)是，在要在硅化物形成之前使用的大范圍的預(yù)清潔中容易受到去除和底切的影響。于是，如圖1(b)所示，另一個(gè)電介質(zhì)層30在構(gòu)圖的柵堆層和有源器件區(qū)域上沉積。這種電介質(zhì)層典型地由氮化物材料形成。如圖1(c)所示，RIE處理的執(zhí)行結(jié)果導(dǎo)致了每個(gè)柵壁上都有垂直氮化物分隔層35a、35b形成。在金屬沉積之前，該金屬可以是鈷、鈦、鎳，一個(gè)長(zhǎng)的氧化物剝離(lengthy oxide strip)處理被執(zhí)行以為硅化物的形成做準(zhǔn)備。這種氧化物剝離對(duì)實(shí)現(xiàn)無(wú)缺陷硅化物非常重要。然而，如圖1(d)所述，長(zhǎng)的氧化物剝離的問(wèn)題是，在分隔25下面的電介質(zhì)蝕刻阻止層在區(qū)域40a、40b處的底切(undercut)變得非常嚴(yán)重。最后所得氧化物的損失或下切引起了以下問(wèn)題1)如圖1(e)所示，最終沉積得到的阻擋氮化物層50將會(huì)與柵電介質(zhì)邊緣17發(fā)生反應(yīng)，從而降低了柵電介質(zhì)的可靠性。2)在源/漏區(qū)域60a，b的硅化物可能會(huì)與在柵導(dǎo)體邊緣的柵電介質(zhì)發(fā)生接觸，這將會(huì)引發(fā)擴(kuò)散而柵短路。3)不同批次之間底切程度的變化很大。以上所述問(wèn)題對(duì)連續(xù)的CMOS規(guī)模所需要的帶有薄分隔幾何結(jié)構(gòu)的晶體管尤為敏感。
在高性能MOSFET的設(shè)計(jì)中，薄側(cè)壁分隔幾何結(jié)構(gòu)是一個(gè)越來(lái)越重要的方面。薄分隔使得硅化物同接近溝道的延伸邊緣很近，因此減小了MOSFET的串聯(lián)電阻并提高了驅(qū)動(dòng)電流。分隔蝕刻處理(尤其是RIE)的使用基本上受益于在氮化物分隔薄膜下的底部電介質(zhì)層(典型的是氧化物)。該電介質(zhì)為氮化物分隔RIE提供蝕刻阻止。如果沒(méi)有蝕刻阻止層在此，則分隔RIE在下面的基底產(chǎn)生凹進(jìn)，會(huì)降低MOSFET串聯(lián)電阻，并且在薄SOI基底的情況下，減少可用于硅化物處理的硅的量。為了避免在薄SOI上薄分隔幾何結(jié)構(gòu)的相關(guān)問(wèn)題，在預(yù)硅化物清潔中執(zhí)行氧化物去除步驟時(shí)，迫切需要提供一種方法來(lái)避免氧化物底切。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種方法，在硅化物形成之前，執(zhí)行清潔步驟時(shí)，尤其是為薄分隔層MOSFET，避免例如氧化物的底切。
根據(jù)本目標(biāo)相，已經(jīng)發(fā)現(xiàn)形成薄的氮化物栓塞的封裝和密封了一段在垂直分隔元件下的電介質(zhì)蝕刻阻止層，這將消除前面所提到的底切和相關(guān)問(wèn)題。
本發(fā)明的一個(gè)優(yōu)選方面是涉及一種制作CMOS器件的方法，包括的步驟有(a)在半導(dǎo)體基底的表面提供構(gòu)圖的柵堆層區(qū)，該構(gòu)圖的柵堆層包括柵電介質(zhì)和暴露的垂直邊緣。(b)在柵區(qū)、暴露的垂直邊緣和基底表面上形成電介質(zhì)蝕刻阻止層。(c)在每個(gè)垂直邊緣上形成分隔層元件，該分隔層包含有一個(gè)氮化物層。(d)利用蝕刻方法移去電介質(zhì)(氧化物)蝕刻阻止層，使得分隔層下面仍保持有一部分電介質(zhì)。(e)在柵區(qū)域，每個(gè)垂直側(cè)壁上的分隔層元件和基底表面上形成薄氮化物層。(f)蝕刻所述的氮化物栓塞層，使得它保持封裝和密封至少一部分存在于分隔層下面的電介質(zhì)。(g)執(zhí)行預(yù)硅化物清理處理，從可能阻礙硅化物形成的基底和柵導(dǎo)體去除任何剩余的材料，其中，通過(guò)提供所述氮化物栓塞層來(lái)防止電介質(zhì)底切，此栓塞層形成了蝕刻阻擋層以保護(hù)分隔層元件下的電介質(zhì)層。
以上步驟(d)中有兩個(gè)變型在這里進(jìn)一步確定。
本發(fā)明的第一個(gè)變型中，電介質(zhì)層的移去(步驟(d))包含實(shí)施一個(gè)干法蝕刻處理。例如，對(duì)干氧化物蝕刻，可以使用RIE方法，該RIE方法是選擇性的和各向異性的，與晶片表面正交的分隔層下面的電介質(zhì)層的垂直邊緣與離柵最遠(yuǎn)的垂直氮化物分隔層元件的垂直邊緣對(duì)準(zhǔn)。被用作移去氧化物的干法處理的另一個(gè)例子是化學(xué)順流蝕刻(CDE)。CDE不必須各向異性，CDE處理后的電介質(zhì)邊緣可以是也可以不是垂直的，并可以與離柵最遠(yuǎn)的垂直氮化物分隔層元件的垂直邊緣對(duì)準(zhǔn)。與最大限度地來(lái)自柵的垂直氮化物分隔層的垂直邊緣相一致，或者可以接近于柵稍微凹進(jìn)。
本發(fā)明的第二個(gè)變型中，電介質(zhì)層的移去(步驟(d))包含實(shí)施一個(gè)濕法蝕刻處理，具有選擇性使得分隔層下的電介質(zhì)層向著柵拉回，并且與垂直氮化物分隔層元件的遠(yuǎn)邊緣脫離對(duì)準(zhǔn)。
在每一個(gè)變型中，氮化物栓塞都能有效地密封一部分分隔層元件下地電介質(zhì)(氧化物)層，從而防止由于硅化物的預(yù)清理所引起的氧化物移去和底切。
而且，對(duì)每一個(gè)變型(氧化物的濕或干法去除)，它們隨后的過(guò)程是相似的。
現(xiàn)在確定以上所述步驟(f)的兩個(gè)變型。在第一個(gè)變型中，步驟(f)中描述的氮化物蝕刻用干法蝕刻進(jìn)行，例如RIE或CDE。氮化物有選擇性地從源/漏區(qū)域和柵頂部移去，但是至少一部分氮化物栓塞層保留在電介質(zhì)層的邊緣。這種氮化物蝕刻變型同以上所描述的兩種氧化物蝕刻變型是兼容的。
在第二個(gè)變型中，步驟(f)中所描述的氮化物蝕刻是利用濕法或液相蝕刻來(lái)執(zhí)行。這種濕氮化物蝕刻把氮化物從源/漏區(qū)域和柵的頂部移去，同時(shí)至少保留一部分氮化物栓塞相鄰于電介質(zhì)蝕刻阻止層以便在硅化物的預(yù)清理中阻擋橫向氧化物蝕刻。此氮化物蝕刻變型與步驟(d)中第一種變型的CDE和步驟(d)的第二種變型中描述的濕氧化物蝕刻是相兼容的。


本裝置更多的特征、方面以及優(yōu)點(diǎn)和本發(fā)明的方法通過(guò)以下描述、所附權(quán)利要求書(shū)和附圖將會(huì)變得更加易懂圖1(a)-1(e)顯示了根據(jù)現(xiàn)有技術(shù)方法的CMOS處理步驟的剖面圖。
圖2(a)-2(h)顯示了根據(jù)本發(fā)明第一個(gè)實(shí)施例的基本處理步驟的剖面圖。
圖3(a)-3(h)顯示了根據(jù)本發(fā)明第二個(gè)實(shí)施例的基本處理步驟的剖面圖。
具體實(shí)施例方式
當(dāng)執(zhí)行預(yù)硅化物清理來(lái)去除硅表面上(或者是源/漏極，或者是柵區(qū)域)剩余的材料時(shí)，圖2(a)至2(h)描述的方法用來(lái)避免氧化物底切。這種方法使得制作帶有薄分隔層幾何結(jié)構(gòu)的晶體管成為可能，并且提高了FET串聯(lián)阻抗。
本發(fā)明中制作CMOS器件的各種方法步驟和和使用的材料，加上各種實(shí)施例，將會(huì)通過(guò)以下的討論更加詳細(xì)地描述。
圖2(a)示出了本發(fā)明中初始采用的結(jié)構(gòu)。具體地，圖2(a)所示的初始結(jié)構(gòu)包含半導(dǎo)體基底12，半導(dǎo)體基底12有形成在一部分半導(dǎo)體基底上的構(gòu)圖的柵堆層15。依據(jù)本發(fā)明，每個(gè)構(gòu)圖的柵堆層包括一個(gè)柵電介質(zhì)20，形成在柵電介質(zhì)頂上的柵導(dǎo)體15，和另外一個(gè)形成在柵導(dǎo)體和基底區(qū)域頂上的電介質(zhì)蝕刻阻止材料。
圖2(a)所示結(jié)構(gòu)包含有本領(lǐng)域中眾所周知的傳統(tǒng)材料，而且是利用本領(lǐng)域中的一些已知的制作方法來(lái)完成。例如，半導(dǎo)體基底12可以包含有任何半導(dǎo)體材料，包括但不局限于Si，Ge，SiGe，GaAs，InAs，InP和各種其它III/V半導(dǎo)體化合物。半導(dǎo)體基底12也包括分層的基底，此基底包含有相同的或不同的半導(dǎo)體材料，例如，Si/Si或Si/SiGe，絕緣體上硅(SOI)，應(yīng)變的硅，或絕緣體上應(yīng)變硅?；滓罁?jù)想要制造的器件可以是n型或p型(或兩者的結(jié)合)。
此外，半導(dǎo)體基底12可能包含有源器件區(qū)域，布線區(qū)域，隔離區(qū)域或其它類似的CMOS器件的一些典型區(qū)域。為更清楚的說(shuō)明，這些區(qū)域在附圖中沒(méi)有顯示，而只是意味著包含在區(qū)域12中。在本發(fā)明的兩個(gè)優(yōu)選實(shí)施例中，半導(dǎo)體基底12包含有Si或SOI。本發(fā)明中帶有SOI基底的CMOS器件在薄硅層上制成，此硅層存在于隱埋的氧化物區(qū)域(BOX)之上。
通過(guò)使用本領(lǐng)域中傳統(tǒng)的方法，一層?xùn)烹娊橘|(zhì)材料20，例如氧化物，氮化物，氮氧化物，高-K材料或這些材料的任意結(jié)合或多層，在半導(dǎo)體基底12的表面形成。例如，通過(guò)一種熱生長(zhǎng)方法，如氧化，氮化，等離子體輔助氮化或氧氮化，或者，通過(guò)利用沉積方法如化學(xué)蒸汽沉積(CVD)，等離子體輔助CVD，蒸發(fā)或化學(xué)溶液沉積來(lái)制作柵電介質(zhì)層。
在半導(dǎo)體基底12上形成柵電介質(zhì)20后，柵導(dǎo)體15在柵電介質(zhì)的頂上形成。這里所用的術(shù)語(yǔ)“柵導(dǎo)體”表示一種電導(dǎo)性材料，該材料可以通過(guò)隨后的處理例如離子注入或硅化或任何的結(jié)合使其具有電導(dǎo)性。隨后，利用本領(lǐng)域中的蝕刻方法和傳統(tǒng)的光刻術(shù)來(lái)對(duì)柵形成圖案。接下來(lái)，電介質(zhì)蝕刻阻止層25在構(gòu)圖的柵導(dǎo)體的頂部形成。該電介質(zhì)蝕刻阻止層或帽層25在基底12和柵堆層15的頂部沉積得到。在優(yōu)選的實(shí)施例中，帽層25是一種氧化物，厚度在10-300，并通過(guò)傳統(tǒng)的沉積方法來(lái)制作，例如但不局限于CVD，等離子體輔助CVD(PECVD)，或臭氧輔助CVD?？梢宰鳛檫x擇的傳統(tǒng)的熱生長(zhǎng)處理也可被用來(lái)制作電介質(zhì)帽層25，例如氧化處理。
接下來(lái)，如圖2(b)和2(c)所示出的，分隔層元件35a，35b在柵側(cè)壁形成。氮化物薄膜30在構(gòu)圖的柵堆層、柵側(cè)壁和基底表面上的電介質(zhì)蝕刻阻止層上沉積，由此開(kāi)始形成分隔層。氮化物厚度在700?；蚋。诒景l(fā)明中，厚度最好選500?；蚋　？梢岳斫庠诒景l(fā)明中，這些厚度值是例舉性的，其它厚度方案也是預(yù)期的。氮化物層的成分可以表現(xiàn)氮和硅的任何合適的組合或化學(xué)計(jì)量。沉積方法包括本技術(shù)中大量熟知的方法，例如但不局限于PECVD，快速熱CVD(RTCVD)，或低壓CVD(LPCVD)。經(jīng)過(guò)沉積以后，如圖2(a)所示的結(jié)構(gòu)上的氮化物層30(通過(guò)化學(xué)蒸汽沉積或類似的共形沉積處理)，垂直柵壁分隔層35a、35b然后通過(guò)高定向、各向異性的分隔層蝕刻，例如RIE來(lái)形成。氮化物層相對(duì)于下面的電介質(zhì)蝕刻阻止層25選擇性地被蝕刻，留下垂直氮化物分隔層35a，35b。
如圖2(d)-2(f)顯示了處理中的關(guān)鍵要素，在分隔層形成之后，留在基底12上的電介質(zhì)蝕刻阻止層25通過(guò)氧化蝕刻方法被首先去除。按常規(guī)，已知這種蝕刻或者是干法的，或者是濕法的(RIE或CDE)。圖2(d)中描述了一個(gè)RIE例子，它是去除保留的電介質(zhì)蝕刻阻止層25，除了垂直氮化物分隔層下面的帽電介質(zhì)的一小部分。如圖2(d)所示，一旦電介質(zhì)RIE完成，垂直分隔層底下的電介質(zhì)蝕刻阻止層的邊緣，既邊緣38a，38b將會(huì)與分隔層的垂直邊緣相齊平。下一步，如圖2(e)所示，一個(gè)薄氮化物“栓塞”層40在剩余的含有暴露的柵和基底表面的結(jié)構(gòu)之上沉積。優(yōu)選地，該薄氮化物栓塞厚度為100或更少，可以包括以下材料但不局限于Si3N4，SixNy，含有碳的SixNy，氮氧化物或含碳的氮氧化物。沉積以后，如圖2(f)所示，通過(guò)使用一種各向異性的干法蝕刻，氮化物“栓塞”層40被蝕刻，從基底表面和柵頂部去除栓塞層。作為該處理的一個(gè)結(jié)果，薄垂直氮化物部分45a，45b仍然保持有密封各個(gè)下面的電介質(zhì)蝕刻阻止邊緣38a，38b的功能。如果用CDE代替RIE來(lái)蝕刻電介質(zhì)蝕刻阻止層，蝕刻阻止層的邊緣可以相對(duì)于垂直分隔層邊緣有輕微的凹進(jìn)。在這種情況下，濕蝕刻方法可以用于從基底表面和柵頂部去除氮化物“栓塞”層，留下一個(gè)氮化物“栓塞”來(lái)阻擋電介質(zhì)蝕刻阻止層隨后的橫向蝕刻。一旦電介質(zhì)邊緣被密封，如圖2(g)所描述的，長(zhǎng)氧化物剝離操作被執(zhí)行，作為隨后的硅化物預(yù)清理的一部分，而在蝕刻阻止層中沒(méi)有氧化物底切生成。即，在用于形成硅化物的金屬沉積之前，一系列的濕清洗、干清洗或其它的物理清洗技術(shù)可被用于除去雜質(zhì)，例如硅晶片表面上的抗蝕劑殘留，在等離子體清潔/剝離中形成的殘留氧化物，注入物殘留，金屬和微粒。
圖1(a)-1(d)中所描述的在傳統(tǒng)的CMOS制作中現(xiàn)有技術(shù)方法中突出的三個(gè)問(wèn)題得到了解決。
如圖2(h)所示，在分隔層和氮化物栓塞層在位的情況下，可以理解，源/漏區(qū)域(沒(méi)有顯示)可通過(guò)傳統(tǒng)的技術(shù)制成，例如利用本領(lǐng)域中所熟知的離子注入處理在半導(dǎo)體基底12的表面注入離子。可以理解，在該方法中的任何時(shí)刻源/漏極都可以形成。進(jìn)一步地，注意到在本發(fā)明中，這時(shí)在柵材料中注入摻雜劑也是可能的。各種離子注入條件可被用來(lái)在基底中形成深源/漏區(qū)域。在一種實(shí)施例中，通過(guò)利用本領(lǐng)域技術(shù)人員所熟知的激活退火條件來(lái)激活這時(shí)本發(fā)明中的源/漏區(qū)域。然而，優(yōu)選的是，延遲源/漏區(qū)域的激活直到在基底中形成淺結(jié)區(qū)之后。
最后，硅化物觸點(diǎn)60a，60b可以在半導(dǎo)體基底12的一部分上形成，以接觸各源/漏區(qū)域。尤其是，利用傳統(tǒng)的硅化處理可以形成硅化物觸點(diǎn)，該處理包含有以下步驟沉積一層難熔金屬，如Ti，Ni，Co或在半導(dǎo)體基底暴露的表面上的金屬合金，在能把難熔的金屬層轉(zhuǎn)化成難熔金屬硅化物層的條件下，對(duì)難熔金屬層進(jìn)行退火，如果需要的話，從沒(méi)有轉(zhuǎn)化為硅化物層的結(jié)構(gòu)上去除任何沒(méi)有反應(yīng)的難熔金屬。本領(lǐng)域技術(shù)人員知道在制作硅化物觸點(diǎn)時(shí)所用的典型的退火溫度。注意到，由于有氮化物分隔層和氮化物栓塞，氮化物觸點(diǎn)可以自對(duì)準(zhǔn)于下面基底中存在的任何深結(jié)垂直邊緣。
注意到，在本發(fā)明的優(yōu)選實(shí)施例中，如圖2(h)所示，硅化物區(qū)域70也在構(gòu)圖的柵堆層區(qū)域的頂部形成。
最后，如圖2(h)所示，作為進(jìn)一步CMOS處理的前體，沉積一種蝕刻阻止(或阻擋)層80。
正如關(guān)于圖2(d)所提到的，利用氧化物蝕刻處理，基底12上保留的氧化物帽層25被去除，該氧化物蝕刻處理可能是如圖2(d)所示的干式方法(RIE或CDE)，或是圖3(d)-3(h)所描述的濕式方法。關(guān)于本發(fā)明的第二個(gè)變化，圖3(a)-3(c)中所描述的步驟與在此相對(duì)于圖2(a)-2(c)所解釋的一樣。然而”栓塞”方法的變型以圖3(d)中所描述的濕蝕刻步驟開(kāi)始，其中用濕蝕刻代替干蝕刻用來(lái)去除保留的氧化物電介質(zhì)層25。在本領(lǐng)域中已知，傳統(tǒng)的濕蝕刻處理是各向異性的，為了去除氧化物層25，可以包含非水溶劑中的水溶性氫氟酸或氫氟酸，它們可以包括氟化銨緩沖劑和/或表面活性劑或其它可溶的蝕刻劑。作為圖3(d)所示的濕蝕刻處理的結(jié)果，有一種氧化物25的最終的“回拉(pullback)”保留在形成的垂直氮化物分隔層35a、35b的下面。在氮化物分隔層35a、35b之下形成的濕蝕刻氧化物回拉，如39a、39b所示，可以得到高度控制，在隨后的氮化物沉積/蝕刻處理中回拉區(qū)域可以被有效地“塞住”。如圖3(e)所示，薄氮化物”栓塞”層40被沉積在包含暴露的柵的剩余結(jié)構(gòu)和基底表面上。優(yōu)選地，薄氮化物栓塞厚度為100?；蚋?，并且包括以下材料但不局限于Si3N4，SixNy，含碳的SixNy，氮氧化物或含碳的氮氧化物。
如圖3(f)所示，經(jīng)沉積后，利用干蝕刻(例如RIE或CDE)蝕刻氮化物”栓塞”層40，去除在柵頂部和基底表面上的層。然而，作為該處理的一個(gè)結(jié)果，薄氮化物”栓塞”45a，45b保持有封裝和密封下面的氧化物電介質(zhì)部分39a、39b的功能。
一旦電介質(zhì)部分被密封，在隨后的硅化物的預(yù)清理(圖3(g))中，長(zhǎng)的剝離就可執(zhí)行而不會(huì)產(chǎn)生氧化物底切。
在本發(fā)明的另一個(gè)實(shí)施例中，可利用濕化學(xué)方法(含有乙二醇中的熱磷酸，氫氟酸或其他已知的氮化物蝕刻)對(duì)薄氮化物栓塞層進(jìn)行蝕刻，使得除對(duì)下面電介質(zhì)(既“栓塞”區(qū)域)的密封和封裝有作用的區(qū)域外，其它地方的氮化物均被去除。
最后，如圖3(h)所描述的，利用以上所提到的傳統(tǒng)的硅化處理，在源/漏擴(kuò)散區(qū)域形成硅化物觸點(diǎn)60a，60b。任選地，硅化物觸點(diǎn)70可以在柵堆層15的頂部形成。接著，如圖3(h)所示，觸點(diǎn)蝕刻阻止(或阻擋)薄膜80被沉積。
有利的是，對(duì)于傳統(tǒng)的CMOS工藝中如圖1(a)-1(d)所描述的現(xiàn)有技術(shù)中的三個(gè)問(wèn)題均得到了解決。
盡管本發(fā)明特別地顯示和描述關(guān)于例證性的和被執(zhí)行的實(shí)施例，本領(lǐng)域技術(shù)人員可以理解，在不偏離本發(fā)明的實(shí)質(zhì)和范圍下，在形式上和細(xì)節(jié)上可作前述和其它修改，本發(fā)明的范圍只受所附權(quán)利要求書(shū)的限制。
權(quán)利要求
1.一種形成CMOS器件的方法，包括步驟(a)在半導(dǎo)體基底的表面上提供一個(gè)構(gòu)圖的柵堆層，所述構(gòu)圖的柵堆層包括帶有暴露的垂直側(cè)壁的、在柵導(dǎo)體之下的柵電介質(zhì)；(b)在所述的柵區(qū)域、暴露的垂直側(cè)壁和基底表面之上形成一電介質(zhì)層；(c)形成分隔層元件覆蓋在形成于每一垂直側(cè)壁的所述電介質(zhì)層，所述分隔層包括氮化物層；(d)通過(guò)蝕刻處理去除所述電介質(zhì)層，使得所述電介質(zhì)層的一部分位于每一所述分隔層的剩留部分之下；(e)在所述柵區(qū)域、所述分隔層元件和所述基底表面之上形成一薄氮化物層；(f)蝕刻所述的薄氮化物層以生成一氮化物栓塞層，氮化物栓塞層封裝和密封至少一部分位于每一所述分隔層之下的所述電介質(zhì)層；(g)執(zhí)行預(yù)硅化物清理處理以去除保留在所述基底和所述柵表面上的材料，其中，通過(guò)提供所述氮化物栓塞層封裝和密封在每一所述分隔層元件之下的所述剩余的電介質(zhì)層，清理處理中的電介質(zhì)底切被防止。
2.權(quán)利要求1的方法，進(jìn)一步包括步驟(h)在所述半導(dǎo)體基底的暴露區(qū)域形成各硅化物觸點(diǎn)，以接觸形成在所述CMOS器件中的各源和漏區(qū)域；以及(i)放置一接觸蝕刻阻止層，由于在步驟(f)中形成的氮化物栓塞層，該接觸蝕刻阻止層不與在構(gòu)圖的柵區(qū)域邊緣處的柵氧化物相接觸。
3.權(quán)利要求1的方法，其中步驟(a)包括沉積、光刻和蝕刻步驟。
4.權(quán)利要求3的方法，其中所述分隔層通過(guò)以下過(guò)程順序形成沉積共形氮化物層并且各向異性地蝕刻所述氮化物層，以在覆蓋所述電介質(zhì)層的每一柵側(cè)壁上形成每一所述分隔層元件。
5.權(quán)利要求1的方法，其中去除所述電介質(zhì)層的步驟(d)包括執(zhí)行帶有選擇性的干法蝕刻處理，使得在每一所述分隔層之下的所述電介質(zhì)層的所述部分的邊緣與所述氮化物分隔層元件的垂直邊緣相對(duì)準(zhǔn)。
6.權(quán)利要求5的方法，其中所述干法蝕刻處理包括反應(yīng)離子蝕刻(RIE)處理。
7.權(quán)利要求5的方法，其中所述干法蝕刻處理包括化學(xué)順流蝕刻(chemical downstream etching，CDE)。
8.權(quán)利要求1的方法，其中去除所述電介質(zhì)層的步驟(d)包括實(shí)施濕法蝕刻處理，所述濕法蝕刻處理是帶選擇性的和各向同性的，使得位于每一所述分隔層之下的所述電介質(zhì)層被與分隔層元件的垂直邊緣脫離對(duì)準(zhǔn)地回拉。
9.權(quán)利要求1的方法，其中生成所述氮化物栓塞層的步驟(f)包括實(shí)施選擇性地去除氮化物的干法蝕刻處理。
10.權(quán)利要求1的方法，其中生成所述氮化物栓塞層的步驟(f)包括實(shí)施一種選擇性地去除氮化物的濕法蝕刻處理。
11.一種互補(bǔ)金屬氧化物(CMOS)結(jié)構(gòu)，包括形成在半導(dǎo)體基底表面上的柵區(qū)域，所述柵包括形成在其暴露的垂直側(cè)壁上的電介質(zhì)層；形成在覆蓋在所述電介質(zhì)層上的所述柵堆層的每一所述垂直側(cè)壁上的垂直氮化物分隔層，由此所述電介質(zhì)層的一部分位于所述垂直氮化物分隔層之下和所述基底表面之上；形成在所述柵堆層、垂直氮化物分隔層和下面的電介質(zhì)層部分之上的氮化物栓塞，所述氮化物栓塞封裝和密封所述下面的電介質(zhì)層；以及形成在同所述構(gòu)圖的柵區(qū)域相鄰的所述半導(dǎo)體基底的其它部分上的硅化物觸點(diǎn)，用于接觸形成在所述半導(dǎo)體基底中的源和漏區(qū)域。
12.權(quán)利要求11的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)結(jié)構(gòu)，其中位于所述垂直氮化物分隔層之下的所述電介質(zhì)層的所述部分的邊緣與所述垂直氮化物分隔層元件的垂直邊緣相對(duì)準(zhǔn)。
13.權(quán)利要求11的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)結(jié)構(gòu)，其中位于所述垂直氮化物分隔層之下的所述電介質(zhì)層的所述部分的邊緣被與所述垂直氮化物分隔層元件的垂直邊緣脫離對(duì)準(zhǔn)地回拉。
14.權(quán)利要求11的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)結(jié)構(gòu)，其中所述半導(dǎo)體基底包括Si，Ge，SiGe，GaAs，InAs，InP，Si/Si，Si/SiGe，或絕緣體上硅。
15.權(quán)利要求14的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)結(jié)構(gòu)，其中所述半導(dǎo)體基底包括Si或絕緣體上硅。
16.權(quán)利要求11的CMOS結(jié)構(gòu)，其中所述構(gòu)圖的柵區(qū)域至少包括柵電介質(zhì)和柵導(dǎo)體材料。
17.權(quán)利要求16的CMOS結(jié)構(gòu)，其中所述柵電介質(zhì)包括氧化物、氮化物、氮氧化物或是它們的組合和多層。
18.權(quán)利要求16的CMOS結(jié)構(gòu)，其中所述柵電介質(zhì)是一種選自由SiO2，ZrO2，Ta2O5，HfO2和Al2O3構(gòu)成的組中的氧化物。
19.權(quán)利要求16的CMOS結(jié)構(gòu)，其中所述柵材料包括多晶硅、無(wú)定形硅、導(dǎo)電的元素金屬、導(dǎo)電的元素金屬的合金、導(dǎo)電的元素金屬的硅化物或氮化物，或是它們的任意組合。
20.權(quán)利要求19的CMOS結(jié)構(gòu)，其中所述柵材料包括多晶硅或無(wú)定形硅。
全文摘要
一種制作CMOS器件的方法，避免在硅化物的預(yù)清理步驟中電介質(zhì)層底切。CMOS制作過(guò)程包括一個(gè)半導(dǎo)體基底表面上的柵堆層，構(gòu)圖的柵堆層，它包括在帶有垂直側(cè)壁導(dǎo)體下的柵電介質(zhì)。一個(gè)在基底表面上形成的電介質(zhì)層，電介質(zhì)層上的各個(gè)氮化物分隔層元件在每個(gè)垂直側(cè)壁上形成。利用一種蝕刻方法去除基底表面上的電介質(zhì)層，使得每個(gè)分隔層下的部分電介質(zhì)層都有所剩余。然后，氮化物層在整個(gè)樣品(柵堆層，每個(gè)柵側(cè)壁上的分隔層元件和基底表面)沉積，隨后利用蝕刻方法去除它，使得僅保留一部分氮化物薄膜(“栓塞”)。栓塞封閉和密封了每個(gè)所述分隔層下的電介質(zhì)層，因而在隨后的硅化物的預(yù)清理方法中，電介質(zhì)材料沒(méi)被切割。通過(guò)防止底切，本發(fā)明也防止了蝕刻阻止薄膜(在觸點(diǎn)形成前沉積)同柵氧化物相連接。因此，薄分隔層晶體管幾何結(jié)構(gòu)的集成是可以實(shí)現(xiàn)的，這種集成被用來(lái)提高晶體管驅(qū)動(dòng)電流。
文檔編號(hào)H01L21/28GK1601725SQ20041007975
公開(kāi)日2005年3月30日 申請(qǐng)日期2004年9月16日 優(yōu)先權(quán)日2003年9月22日
發(fā)明者阿圖爾·C·阿杰梅里, 安德里斯·布萊恩特, 珀西·V·吉爾伯特, 邁克爾·A·格里博爾尤克, 愛(ài)德華·P·馬切耶夫斯基, 瑞尼·T·默, 什瑞什·那拉辛哈 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司