專(zhuān)利名稱(chēng)：非晶電介質(zhì)薄膜及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用作高度集成存儲(chǔ)器件的電容器的非晶電介質(zhì)薄膜(amorphpus dielectric thin film)及其制造方法，更具體地，涉及一種使用具有非晶微觀結(jié)構(gòu)的基于Bi-Ti-Si-O(BTSO)的材料作為存儲(chǔ)器件的電容器的非晶電介質(zhì)薄膜，及其制造方法。
背景技術(shù)：
按照摩爾定律，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，即高度集成的存儲(chǔ)器件，的存儲(chǔ)密度每三年幾乎翻兩番，同時(shí)設(shè)計(jì)規(guī)則持續(xù)地降低。因此，每個(gè)單元所占據(jù)的平面空間持續(xù)減小。特別地，在DRAM由單個(gè)晶體管和單個(gè)電容器構(gòu)成的情況下，電容器的平面空間不可避免的被減小，反過(guò)來(lái)減小了電容器的平面尺寸，因此通過(guò)公式1說(shuō)明的關(guān)系降低了電容器的電容C，公式1如下C=ϵAt]]>(此處ε表示介電常數(shù)，A表示有效面積，t表示電介質(zhì)膜的厚度)。
因此，盡管器件的特征尺寸持續(xù)減小，但是應(yīng)當(dāng)保持DRAM器件工作所需的電容(＞25fF/cell)。因此，一直進(jìn)行致力于降低電介質(zhì)膜厚度和增加電介質(zhì)膜有效面積的研究。近來(lái)，人們?cè)谑褂镁哂懈呓殡姵?shù)(高K)的高電介質(zhì)氧化物層代替用于形成傳統(tǒng)的電介質(zhì)膜的諸如SiO2的材料方面做出了相當(dāng)多的努力。
在半導(dǎo)體工業(yè)中，在柵極氧化物層和DRAM電容器的電介質(zhì)膜中采用了高電介質(zhì)薄膜(high dielectric thin film)。在柵極氧化物層的情況中，目前的研究方向是基于Hf或Zr的氧化物層和例如鑭系元素的三價(jià)金屬氧化物層。通常，由于能帶較窄，所以高電介質(zhì)柵極氧化物層具有大泄露電流(leakage current)以及在接合到硅表面期間的高溫下熱穩(wěn)定性下降的問(wèn)題。因此，通過(guò)添加具有良好熱穩(wěn)定性和寬能帶的SiO2或AL2O3來(lái)進(jìn)行彌補(bǔ)電介質(zhì)膜缺陷的研究(參考Journal of Applied Physics，87，484(2000)；Appl.Phys.Lett.80，3385(2002)；Appl.Phys.Lett.81，1071(2002))。
但是，由于通過(guò)高電介質(zhì)材料與SiO2或AL2O3的混合形成的膜具有非晶微觀結(jié)構(gòu)和明顯較低的介電常數(shù)的問(wèn)題，所以使用非晶結(jié)構(gòu)混合物作為電容器電介質(zhì)材料并不具有吸引力。例如，當(dāng)薄膜變到具有非晶微觀結(jié)構(gòu)時(shí)，在具有鈣鈦礦結(jié)構(gòu)的晶體薄膜中已知為250或更高的(Ba，Sr)TiO3薄膜(BST)的介電常數(shù)下降至大約25。
為了能夠被用作吉比特級(jí)別DRAM的電容器電介質(zhì)材料，薄膜的物理厚度應(yīng)當(dāng)小于15nm，并且等效的氧化物層厚度大約小于1nm。因此，實(shí)際是不可能使用非晶電介質(zhì)薄膜的。因此，關(guān)于電容器電介質(zhì)膜的研究集中在晶體的高電介質(zhì)薄膜上，該薄膜具有一個(gè)問(wèn)題，即一旦薄膜厚度減小到約15nm，通過(guò)晶粒邊界的泄露電流就增大。
另一方面，在制造三維電容器期間的三維地構(gòu)成的圖形的情況下，當(dāng)采用例如BST的多原子電介質(zhì)材料時(shí)出現(xiàn)的嚴(yán)重問(wèn)題是很難用一致的成分(consistent composition)沉積薄膜。這是因?yàn)橹T如Ba和Sr的二價(jià)堿土金屬具有小的電荷半徑比(charge-to radius ratio)，其導(dǎo)致了不穩(wěn)定的前體結(jié)構(gòu)(precursor structure)和不充足的汽壓。

發(fā)明內(nèi)容
本發(fā)明提供一種具有高介電常數(shù)的非晶材料，其在制造三維電容器期間能夠獲得一致的厚度和成分，當(dāng)用作例如DRAM的半導(dǎo)體器件的電容器時(shí)不會(huì)產(chǎn)生泄露電流。
按照本發(fā)明的一個(gè)方面，提供一種用在半導(dǎo)體器件中的電介質(zhì)膜，其中用在半導(dǎo)體器件中的非晶電介質(zhì)薄膜包括Bi、Ti、Si和O。
優(yōu)選地是通過(guò)化學(xué)式Bi1-x-yTiySiyOz來(lái)表示電介質(zhì)膜，此處0.2＜x＜0.5，0＜y＜0.5，1.5＜z＜2。
按照本發(fā)明的另一個(gè)方面，提供一種制造用在半導(dǎo)體器件中的非晶電介質(zhì)薄膜的方法，半導(dǎo)體器件包括底層結(jié)構(gòu)、電介質(zhì)膜和上電極。此時(shí)，通過(guò)在底層結(jié)構(gòu)中包括Bi、Ti、Si和O形成該非晶電介質(zhì)薄膜。
優(yōu)選地，使用原子層沉積形成該非晶電介質(zhì)薄膜。


通過(guò)參照附圖及詳細(xì)說(shuō)明典型的實(shí)施例，本發(fā)明上述和其它的特征及優(yōu)點(diǎn)將顯而易見(jiàn)，其中圖1A是顯示DRAM的電容器結(jié)構(gòu)的視圖，所述DRAM是半導(dǎo)體存儲(chǔ)器件；圖1B是顯示根據(jù)本發(fā)明的基于BTSO的電介質(zhì)膜的樣本的透射電子顯微鏡(TEM)照片，該電介質(zhì)膜形成厚度約為12.9nm；圖2A示出用于解釋按照本發(fā)明制造的圖1B的基于BTSO的電介質(zhì)膜的泄露電流特征的曲線圖；圖2B是說(shuō)明按照本發(fā)明的厚度約為9.6nm、12.9nm和14.2nm的電介質(zhì)層的等價(jià)氧化物層的厚度的曲線圖；圖2C是顯示相對(duì)于圖2B中等效氧化物層的厚度的介電常數(shù)的曲線圖；以及圖3A和3B分別示出基于Bi-Ti-O的薄膜的橫截面的TEM相片和按照位置標(biāo)注的原子比的曲線圖，該基于Bi-Ti-O的薄膜沉積在在硅襯底上由SiO2形成的孔形圖案(hole pattern)中，該孔形圖案具有大約為7的高寬比(aspect ratio)和根據(jù)位置繪圖的原子比(graph plotting atomic ratioaccording to position)。
具體實(shí)施例方式
以下將參照附圖詳細(xì)說(shuō)明含有非晶電介質(zhì)薄膜的半導(dǎo)體器件及其制造方法。
圖1A給出了作為半導(dǎo)體存儲(chǔ)器件的DRAM的電容器結(jié)構(gòu)。在底層結(jié)構(gòu)11上形成電介質(zhì)膜12，在電介質(zhì)膜12上形成上電極13。此處，本發(fā)明特征在于使用基于Bi(鉍)-Ti(鈦)-Si(硅)-O(氧化物)的材料作為電介質(zhì)膜12。
沒(méi)有定義上述材料的成分比，但優(yōu)選以相同的比例形成Bi和Ti。關(guān)于Si，在Si與其它材料的比下降50％或更少時(shí)，其介電常數(shù)的值傾向于增加。然而，如果Si的比例過(guò)分的降低，非晶電介質(zhì)薄膜12變成晶體薄膜，結(jié)晶化能夠?qū)е滦孤峨娏?。按照本發(fā)明的電介質(zhì)膜12優(yōu)選具有化學(xué)式Bi1-x-yTixSiyOz，(其中0.2＜x＜0.5，0＜y＜0.5，1.5＜z＜2)。
具有上述化學(xué)成分的BTSO基材料不是晶體材料而是非晶材料，因此，不會(huì)由薄膜形成導(dǎo)致通過(guò)晶粒邊緣的泄露電流。此外，其具有不需要用于結(jié)晶化的單獨(dú)退火工藝即可獲得的大約60或更大的高介電常數(shù)。此外，雖然作為非晶電介質(zhì)材料的BTSO薄膜是包括三價(jià)金屬離子的多原子氧化物層，但由于BTSO薄膜具有小的離子半徑、與3或更大的大原子價(jià)有關(guān)的好的前體揮發(fā)性和好的穩(wěn)定性，所以對(duì)薄膜工藝是有利的。
此后將詳細(xì)說(shuō)明按照本發(fā)明的BTSO薄膜的制造方法的一個(gè)實(shí)施例。此處，Ru/SiO2/Si襯底被用作底層結(jié)構(gòu)11，在其上形成電介質(zhì)膜12。為了分析電介質(zhì)膜12的特性，使用原子層沉積形成電介質(zhì)膜12的三個(gè)樣本，其厚度分別約為9.6nm、12.9nm和14.2nm。該樣本具有40％Bi、40％Ti和20％Si的金屬組分。
為了形成按照本發(fā)明的電介質(zhì)膜12，使用在低溫下執(zhí)行的原子層沉積。此處，使用Bi(mmp)3、Ti(mmp)4和Si(OEt)4作為形成薄膜的前體，O3作為反應(yīng)氣體，其中mmp表示1-甲氧基-2-甲基-2-丙氧化物，Et表示乙烷基。以非晶態(tài)形成電介質(zhì)膜12，這不包括用于結(jié)晶化的退火工藝。可以采用制造電容器的傳統(tǒng)技術(shù)。
圖1B是厚度約為12.9nm的電介質(zhì)膜12樣本的TEM相片。參照?qǐng)D1B，能夠確認(rèn)底層結(jié)構(gòu)的Ru層和作為本發(fā)明的電介質(zhì)膜12的BSTO層。此處，電介質(zhì)膜12是非晶態(tài)的。按照本發(fā)明形成的電介質(zhì)膜12的密度相當(dāng)高，大約在6.5-7.1g/cm3，是在X射線反射率(XRR)試驗(yàn)中測(cè)量的。
為了檢驗(yàn)按照上述方法制造的電介質(zhì)膜12的電氣特性，測(cè)量泄露電流、擊穿電壓和介電常數(shù)。
圖2A給示出了電介質(zhì)膜12的泄露電流。參照?qǐng)D2A，與DRAM電容器的要求一樣，在1V時(shí)電流密度小于10-7A/cm2，因此顯示出極好的絕緣特性。直接涉及器件可靠性的電介質(zhì)漏電強(qiáng)度是0.6至1.6MV/cm，因此顯示出相對(duì)較好的絕緣特性。
圖2B給出了按照本發(fā)明的厚度約為9.6nm、12.9nm和14.2nm的電介質(zhì)層的等效氧化物層的厚度。參照?qǐng)D2B，物理厚度約為9.6nm的電介質(zhì)膜12的樣本具有厚度約為5.9的等效氧化物層。物理厚度約為12.9nm和14.2nm的電介質(zhì)膜12的另兩個(gè)樣本分別具有厚度約為8.3和9.8的等效氧化物層。
圖2C是顯示相對(duì)于圖2B中等效氧化物層厚度的介電常數(shù)的曲線圖。參照?qǐng)D2C，對(duì)于厚度約為9.6nm的電介質(zhì)膜12的情況，介電常數(shù)約為64。厚度分別約為12.9nm和14.2nm的另兩個(gè)樣本分別具有55或更高的介電常數(shù)值，根據(jù)厚度稍有差別。獲得的介電常數(shù)值明顯大于非晶電介質(zhì)薄膜的傳統(tǒng)的已知值。具體地，非晶BST((Ba，Sr)TiO3)的傳統(tǒng)已知的介電常數(shù)約為25，按照本發(fā)明的非晶BTSO薄膜的介電常數(shù)是其兩倍多。
圖3A和3B用于確認(rèn)電介質(zhì)膜12的厚度和組分的一致性，當(dāng)多原子電介質(zhì)膜被應(yīng)用于復(fù)雜的三維器件中時(shí)，厚度和組分的一致性被視為傳統(tǒng)的問(wèn)題。此處，圖3A和3B分別示出了基于Bi-Ti-O的薄膜的橫截面的TEM相片和根據(jù)位置繪圖的原子比的曲線圖，該基于Bi-Ti-O的薄膜沉積在在硅襯底上由SiO2形成的孔形圖案中，該孔形圖案具有大約為7的高寬比和根據(jù)位置繪圖的原子比。實(shí)驗(yàn)關(guān)注具有BiTi組分的薄膜，因?yàn)楫?dāng)Si被包含在組分分析中時(shí)，由于將該薄膜涂覆在由SiO2形成的孔形圖案中，致使很難獲得精確的數(shù)據(jù)。由于為了在其上形成薄膜引入了很多工藝，所以Si本身不會(huì)在處理中產(chǎn)生問(wèn)題，但是Bi和Ti的組分一致性經(jīng)常引起問(wèn)題。
參照?qǐng)D3A的TEM相片，能夠看出均勻地形成了Bi和Ti組分的薄膜。
為了確認(rèn)一致性，在圖3A中TEM相片上1至9表示的9個(gè)位置上，通過(guò)EDS(能量擴(kuò)散X射線系統(tǒng))分析每個(gè)位置的組分。然后在圖3B所示的曲線中標(biāo)注測(cè)量的結(jié)果。參照?qǐng)D3B，Bi/(Bi+Ti)的原子比一直約為0.6。換言之，就厚度和組分而言，與其它的多原子電介質(zhì)材料相比，按照本發(fā)明的基于Bi-Ti-Si-O的薄膜顯示出極好的階梯覆蓋(step coverage)。
本發(fā)明產(chǎn)生下面的結(jié)果。
第一，基于BTSO的非晶薄膜被用作諸如DRAM器件的電容器的電介質(zhì)膜材料，因此防止了電介質(zhì)薄膜的物理厚度降低時(shí)導(dǎo)致的泄露電流增加。
第二，盡管使用非晶薄膜，但獲得了60或更大的介電常數(shù)。在沒(méi)有執(zhí)行用于使非晶薄膜結(jié)晶化的退火工藝的電容器制造中，這樣大的介電常數(shù)通常是不能得到的。
第三，由于形成非晶薄膜的成分具有相對(duì)較大的電荷半徑比，所以在制造三維結(jié)構(gòu)的電容器期間厚度和組分的一致性最好。
盡管已經(jīng)參照其典型的實(shí)施例部分顯示和說(shuō)明了本發(fā)明，但本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，在沒(méi)有脫離由下面的權(quán)利要求限定的本發(fā)明的實(shí)質(zhì)和范圍的情況下，在此可進(jìn)行各種形式和細(xì)節(jié)上的變化。
權(quán)利要求
1.一種用在半導(dǎo)體器件中的非晶電介質(zhì)薄膜，所述非晶電介質(zhì)薄膜包括Bi、Ti、Si和O。
2.如權(quán)利要求1所述的用在半導(dǎo)體器件中的非晶電介質(zhì)薄膜，其中所述非晶電介質(zhì)薄膜通過(guò)化學(xué)式Bi1-x-yTiySiyOz來(lái)表示，此處0.2＜x＜0.5，0＜y＜0.5和1.5＜z＜2。
3.一種制造用在半導(dǎo)體器件中的非晶電介質(zhì)薄膜的方法，其中所述半導(dǎo)體器件包括一底層結(jié)構(gòu)、一電介質(zhì)膜和一上電極，所述方法包括在所述底層結(jié)構(gòu)上形成包括Bi、Ti、Si和O的所述非晶電介質(zhì)薄膜。
4.如權(quán)利要求3的制造非晶電介質(zhì)薄膜的方法，其中使用原子層沉積形成所述非晶電介質(zhì)薄膜。
5.如權(quán)利要求4所述的制造非晶電介質(zhì)薄膜的方法，其中使用O3作為反應(yīng)氣體，通過(guò)一前體，在所述底層結(jié)構(gòu)上，由Bi、Ti和Si以單層的形式形成所述非晶電介質(zhì)薄膜。
6.如權(quán)利要求3至5之中任意一項(xiàng)所述的制造非晶電介質(zhì)薄膜的方法，其中所述非晶電介質(zhì)薄膜具有Bi1-x-yTiySiyOz的化學(xué)組成，此處0.2＜x＜0.5，0＜y＜0.5和1.5＜z＜2。
全文摘要
一種用在半導(dǎo)體器件中的非晶電介質(zhì)薄膜和制造該非晶電介質(zhì)薄膜的方法。該非晶電介質(zhì)薄膜包括用作諸如DRAM器件中電容器的電介質(zhì)材料的Bi、Ti、Si和O，并具有60或更高的介電常數(shù)。這樣的BTSO基薄膜即使在其厚度已經(jīng)減小時(shí)也能防止泄露電流的增加，因此允許半導(dǎo)體器件被高度集成。
文檔編號(hào)H01B3/12GK1661781SQ20041008325
公開(kāi)日2005年8月31日 申請(qǐng)日期2004年9月29日 優(yōu)先權(quán)日2004年2月28日
發(fā)明者閔約賽, 曹永真 申請(qǐng)人:三星電子株式會(huì)社