專(zhuān)利名稱(chēng)：半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體裝置，特別是有關(guān)于一種具有鑲嵌結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)。
背景技術(shù)：
互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)的制造技術(shù)為目前超大規(guī)模集成電路的主要制造技術(shù)。近年來(lái)，半導(dǎo)體結(jié)構(gòu)在尺寸上的縮減對(duì)于元件速度、性能、電路密度與單位半導(dǎo)體晶片的成本方面已經(jīng)有顯著的改進(jìn)。然而，隨著互補(bǔ)型金屬氧化物半導(dǎo)體的尺寸持續(xù)地縮小，業(yè)者仍需面對(duì)許多技術(shù)上的重大挑戰(zhàn)。
這些挑戰(zhàn)包括內(nèi)連線結(jié)構(gòu)的制造?；パa(bǔ)型金屬氧化物半導(dǎo)體裝置通常包括形成于基底上的晶體管、電容器、電阻等半導(dǎo)體結(jié)構(gòu)。而這些半導(dǎo)體結(jié)構(gòu)需要經(jīng)由分別形成于不同介電層的金屬或金屬合金等導(dǎo)電層，與外部電路連接。且介電層之中通常形成多個(gè)溝槽與孔洞以提供金屬層之間及/或金屬層與半導(dǎo)體結(jié)構(gòu)之間的電性連接。
一般而言，溝槽與孔洞之中需要形成一或多個(gè)黏合/阻障層以防止電子由例如銅、鋁等導(dǎo)電層中擴(kuò)散至附近的介電層，且加強(qiáng)導(dǎo)電層與介電層之間的附著力或黏合度。例如，通常使用鉭當(dāng)作第一阻障層以提供其與介電層之間較佳的附著品質(zhì)，另一方面，使用氮化鉭當(dāng)作第二阻障層以提供第一鉭阻障層與例如銅等填入溝槽或孔洞的材料之間較佳的附著品質(zhì)。
然而，特別是當(dāng)孔洞尺寸縮小至小于0.15μm時(shí)，沉積于孔洞底部的阻障層厚度可能隨著溝槽的寬度而不同。上述孔洞底部的阻障層的厚度差異，可能會(huì)影響孔洞的阻障層的電子特性，例如接觸阻值。
例如，圖1a所示，提供一基底100，此基底100形成有導(dǎo)電層110、蝕刻緩沖層112以及金屬間介電層114。較寬的溝槽120與孔洞122形成于圖1a的左側(cè)，而較窄的溝槽124與孔洞126形成于圖1a的右側(cè)。一或多個(gè)阻障層，例如阻障層130形成于孔洞122、126與溝槽120、124的表面，并填入導(dǎo)電插塞于其中。
如圖1a所示，在較寬溝槽120上的孔洞122底部的阻障層130厚度W1比起較窄溝槽124上的孔洞126底部的阻障層130厚度W2還厚，由于阻障層130的厚度不同，所以孔洞122與孔洞126的阻障層130的電子特性，例如接觸阻值有可能不同。
另一問(wèn)題有可能發(fā)生在鑲嵌制程中，亦即當(dāng)露出、清洗或蝕刻下層導(dǎo)電層時(shí)，可能會(huì)轟擊或部分地去除孔洞開(kāi)口下方的銅金屬，然后再沉積于孔洞的側(cè)壁。在銅導(dǎo)電層形成凹陷可降低阻值，但再沉積層對(duì)于阻障層與后續(xù)形成的晶種層有不利的影響。再者，形成于孔洞側(cè)壁的再沉積的銅層可能會(huì)引起電子遷移與銅擴(kuò)散至介電層而導(dǎo)致半導(dǎo)體結(jié)構(gòu)失效。
例如，圖1b至圖1d顯示用來(lái)完成孔洞內(nèi)的傳統(tǒng)阻障層結(jié)構(gòu)的制程剖面圖。例如圖1b顯示標(biāo)準(zhǔn)的鑲嵌或雙鑲嵌制程?；?01上形成有導(dǎo)電層140、蝕刻緩沖層142與金屬間介電層144。而孔洞146形成于蝕刻緩沖層142與金屬間介電層144之中。
圖1c顯示進(jìn)行清洗步驟，以去除孔洞146之中的導(dǎo)電層140表面的原生氧化層、銅氧化物、或聚合物。如上所述，導(dǎo)電層140的一部分可再沉積于孔洞146的側(cè)壁，如再沉積區(qū)域128所示。然后，沉積阻障層150于再沉積區(qū)域128的表面，且以銅132填入孔洞146之中，如圖1d所示。如上所述，再沉積區(qū)域128的銅對(duì)于集成電路的性能與可靠度有不利的影響。
有鑒于此，有需要提供一種鑲嵌結(jié)構(gòu)，能夠防止或降低孔洞內(nèi)插塞與下層導(dǎo)電層之間的接觸阻值變化，并且/或者防止或降低在制程中再沉積導(dǎo)電層對(duì)于元件的影響。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)，具有阻障層于鑲嵌開(kāi)口之中，用來(lái)解決現(xiàn)有技術(shù)的問(wèn)題。
根據(jù)上述的目的，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，具有阻障層于該鑲嵌開(kāi)口之中。此半導(dǎo)體結(jié)構(gòu)包括一導(dǎo)電層，設(shè)于一基底上；一蝕刻緩沖層，設(shè)于該導(dǎo)電層上；一介電層，設(shè)于該蝕刻緩沖層上；一第一溝槽與一第一孔洞，穿過(guò)該介電層，且該第一孔洞下方的該導(dǎo)電層內(nèi)形成有一第一凹陷；一第二溝槽與一第二孔洞，穿過(guò)于該介電層，該第二溝槽比該第一溝槽還窄，且該第二孔洞下方的該導(dǎo)電層內(nèi)形成有一第二凹陷，且該第二凹陷的比該第一凹陷還深；一第一阻障層，形成于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞，而該第一孔洞與該第二孔洞的底部的第一阻障層大體上被去除；一第二阻障層，形成于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞的表面，其中該導(dǎo)電層一部分的材料介于該第一阻障層與該第二阻障層之間；以及一導(dǎo)電插塞，設(shè)于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞上方。
本發(fā)明另提供一種半導(dǎo)體結(jié)構(gòu)，包括一基底，其上方形成有一導(dǎo)電層；一介電層，位于該導(dǎo)電層的上方；一孔洞，位于該介電層內(nèi)，且填充有一導(dǎo)電材料，該孔洞具有一底部與一側(cè)壁；一第一阻障層，形成于該孔洞的側(cè)壁，其具有由該導(dǎo)電層再沉積的材料于上方；一第二阻障層，形成于該孔洞的該側(cè)壁的該第一阻障層上與再沉積材料上，借以密封該介于該第一阻障層與該第二阻障層之間的再沉積材料，另外，更包括導(dǎo)電材料，用來(lái)填入孔洞。
本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)，包括一導(dǎo)電層，設(shè)于一基底上；一介電層，設(shè)于該導(dǎo)電層上；一第一溝槽與一第一孔洞，穿過(guò)該介電層；一第二溝槽與一第二孔洞，穿過(guò)于該介電層，該第二溝槽比該第一溝槽還窄；一第一阻障層，形成于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞，而該第一孔洞與該第二孔洞的底部的第一阻障層大體上被去除；一第一凹陷，位于該第一孔洞底部的該導(dǎo)電層之中；一第二凹陷，位于該第二孔洞底部的該導(dǎo)電層之中，該第二凹陷比起該第一凹陷還深；一第二阻障層，形成于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞的表面一導(dǎo)電插塞，設(shè)于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞上方。
本發(fā)明另還提供一種半導(dǎo)體結(jié)構(gòu)，包括一基底，其上方形成有一導(dǎo)電層；一蝕刻緩沖層，位于該導(dǎo)電層的上方；一介電層，位于該蝕刻緩沖層的上方；一開(kāi)口，位于該介電層與該蝕刻緩沖層內(nèi)，該開(kāi)口填充有一導(dǎo)電材料，以電性接觸至少一部分該導(dǎo)電層，該開(kāi)口在介電層的表面具有一第一尺寸，且在該蝕刻緩沖層具有一第二尺寸；其中該開(kāi)口下方的該導(dǎo)電層具有一凹陷，且當(dāng)該第一尺寸與該第二尺寸的比值小于10時(shí)，該凹陷的深度大于50埃，當(dāng)該第一尺寸與該第二尺寸的比值大于10時(shí)，該凹陷的深度小于50埃。
本發(fā)明又提供一種半導(dǎo)體結(jié)構(gòu)，包括一基底，其上方形成有一導(dǎo)電層；一蝕刻緩沖層，位于該導(dǎo)電層的上方；一介電層，位于該蝕刻緩沖層的上方；一開(kāi)口，位于該介電層與該蝕刻緩沖層內(nèi)，該開(kāi)口填充有一導(dǎo)電材料，以電性接觸至少一部分該導(dǎo)電層；以及一凹陷，位于該開(kāi)口下方的該導(dǎo)電層，且該凹陷在該蝕刻緩沖層具有一第一尺寸，且在該凹陷的底部具有一第二尺寸，且第二尺寸小于95％的第一尺寸。
本發(fā)明是這樣實(shí)現(xiàn)的本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括一導(dǎo)電層，設(shè)于一基底上；一介電層，設(shè)于該導(dǎo)電層上；一第一溝槽與一第一孔洞，穿過(guò)該介電層；一第二溝槽與一第二孔洞，穿過(guò)于該介電層，該第二溝槽比該第一溝槽還窄；一第一阻障層，形成于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞，而該第一孔洞與該第二孔洞的底部的第一阻障層大體上被去除；一第一凹陷，位于該第一孔洞底部的該導(dǎo)電層之中；一第二凹陷，位于該第二孔洞底部的該導(dǎo)電層之中，該第二凹陷比起該第一凹陷還深；一第二阻障層，形成于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞的表面；以及一導(dǎo)電插塞，設(shè)于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞上方。
本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，該第一孔洞與該第二孔洞的寬度小于或等于0.15μm。
本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，該第一阻障層與該第二阻障層的厚度介于1埃至300埃之間。
本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，更包括一蝕刻緩沖層，介于該介電層與該導(dǎo)電層之間。
本發(fā)明另提供一種半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括一基底，其上方形成有一導(dǎo)電層；一介電層，位于該導(dǎo)電層的上方；一孔洞，位于該介電層內(nèi)，且填充有一導(dǎo)電材料，該孔洞具有一底部與一側(cè)壁；一第一阻障層，形成于該孔洞的側(cè)壁；一第二阻障層，形成于該孔洞的該側(cè)壁的該第一阻障層上與形成于該孔洞的該底部的該導(dǎo)電層上；以及一金屬層，介于部分的該第一阻障層與該第二阻障層之間。
本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，該導(dǎo)電層更包括一凹陷，其深度介于1埃至100埃之間。
本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，該側(cè)壁的該第一阻障層與該第二阻障層的厚度比例介于1∶10至10∶1之間。
本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，該第一阻障層與該第二阻障層的厚度介于5埃至300埃之間。
本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括一基底，其上方形成有一導(dǎo)電層；一蝕刻緩沖層，位于該導(dǎo)電層的上方；一介電層，位于該蝕刻緩沖層的上方；一開(kāi)口，位于該介電層與該蝕刻緩沖層內(nèi)，該開(kāi)口填充有一導(dǎo)電材料，以電性接觸至少一部分該導(dǎo)電層，該開(kāi)口在介電層的表面具有一第一尺寸，且在該蝕刻緩沖層處具有一第二尺寸；其中該開(kāi)口下方的該導(dǎo)電層具有一凹陷，且當(dāng)該第一尺寸與該第二尺寸的比值小于10時(shí)，該凹陷的深度大于50埃，當(dāng)該第一尺寸與該第二尺寸的比值大于10時(shí)，該凹陷的深度小于50埃。
本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，更包括一或多個(gè)阻障層，形成于該開(kāi)口的側(cè)壁與底部。
本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，該開(kāi)口的底部的該阻障層的數(shù)目少于該側(cè)壁的阻障層的數(shù)目。
本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，該第二尺寸小于95％的第一尺寸。
本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，能夠防止或降低孔洞內(nèi)插塞與下層導(dǎo)電層之間的接觸阻值變化，并且/或者防止或降低在制程中再沉積導(dǎo)電層對(duì)于元件的影響。


圖1a至圖1d顯示鑲嵌結(jié)構(gòu)之中的已知阻障層；圖2a至圖2f顯示根據(jù)本發(fā)明實(shí)施例的一在鑲嵌結(jié)構(gòu)之中的阻障層的制程剖面圖；
圖3a至圖3f顯示根據(jù)本發(fā)明實(shí)施例的一在鑲嵌結(jié)構(gòu)之中的阻障層的制程剖面圖。
具體實(shí)施例方式
為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下以下，請(qǐng)參照?qǐng)D2a，提供一基底200，此基底200形成有導(dǎo)電層210、蝕刻緩沖層212以及金屬間介電層214。此基底200可包括電路與其它結(jié)構(gòu)(圖未顯示)。例如，基底200可含有晶體管、電容器、電阻器以及其它類(lèi)似的元件。在一實(shí)施例中，導(dǎo)電層210是金屬層，其連接于電子元件或其它金屬層。在一較佳實(shí)施例中，導(dǎo)電層210，亦可用含有導(dǎo)電區(qū)域的金屬間介電層取代，而后續(xù)形成的鑲嵌結(jié)構(gòu)分別與上述導(dǎo)電區(qū)域電性連接。
導(dǎo)電層210可以由任何導(dǎo)電材料構(gòu)成，但本發(fā)明實(shí)施例之一，以銅構(gòu)成導(dǎo)電層210較佳。如上所述，銅具有低阻值的特性，而可提供較佳的導(dǎo)電性。蝕刻緩沖層212提供蝕刻緩沖能力，亦即當(dāng)作蝕刻停止層，而可用于后續(xù)步驟選擇性地蝕刻金屬間介電層214。在一實(shí)施例中，蝕刻緩沖層212可由例如含硅材料或含氮材料等介電材料構(gòu)成。金屬間介電層214則最好是采用例如摻氟介電材料或摻碳介電材料等低介電常數(shù)(k大約小于3)的材料構(gòu)成。在一較佳實(shí)施例中，蝕刻緩沖層212的厚度大于10％的導(dǎo)電層210的厚度。
值得注意的是，用于導(dǎo)電層210、蝕刻緩沖層212以及金屬間介電層214的材料，必須選擇金屬間介電層214與蝕刻緩沖層212之間，以及蝕刻緩沖層212與導(dǎo)電層210之間具有高蝕刻選擇比(high etch selectivity)的材料。借此，鑲嵌結(jié)構(gòu)可使用下述的方式形成于上述各層之中。在一實(shí)施例中，金屬間介電層214包含二氧化硅(或含氟硅玻璃)，其例如以化學(xué)氣相沉積法等沉積方法形成。在此實(shí)施例形成銅鑲嵌結(jié)構(gòu)制程中，氮化硅(SiNx，3＞x＞0)或碳氮化硅(SiCxNy，5≥(x，y)＞0)特別適用于蝕刻緩沖層212。
如圖2b所示，在金屬間介電層214之中形成溝槽220、230以及孔洞222、232。此溝槽220、230與孔洞222、232可利用含有微影技術(shù)的雙鑲嵌制程形成。通常，微影技術(shù)包括涂布光致抗蝕劑、曝光以及光致抗蝕劑材料顯影等步驟以去除一部分的光致抗蝕劑材料。而殘留的光致抗蝕劑材料可在例如蝕刻步驟等后續(xù)步驟保護(hù)該光致抗蝕劑材料的下層的材料。蝕刻步驟可以是濕蝕刻或干蝕刻，非等向性蝕刻(anisotropic etching)或等向性蝕刻(isotropic etching)，然而最好是非等向性的干蝕刻步驟。在進(jìn)行蝕刻步驟后，可去除殘留的光致抗蝕劑材料。
如圖2c所示，即使孔洞222、232具有大體上相同的尺寸，但溝槽220較溝槽230還寬。例如，在一實(shí)施例中，較寬的溝槽220的寬度大約為0.5μm至大約10μm，且較窄的溝槽230的寬度則是大約0.5μm以下。再者，較寬的溝槽220與較窄的溝槽230的寬度比最好是大于3。孔洞222、232的寬度皆大約為0.04μm至0.15μm，而最好為小于0.15μm。其它尺寸亦可使用。
在一實(shí)施例中，金屬間介電層214是由含氟硅玻璃構(gòu)成，蝕刻緩沖層212是由氮化硅構(gòu)成，而導(dǎo)電層210是由銅構(gòu)成。溝槽220、230與孔洞222、232可使用CF4、C5F8或其它類(lèi)似的氣體蝕刻而成。之后，使用另一個(gè)例如含有CF4的溶液的蝕刻液去除孔洞222、232之中的蝕刻緩沖層212，以露出導(dǎo)電層210的表面。
值得注意的是，可以進(jìn)行預(yù)清洗(pre-clean)制程，以清除孔洞的側(cè)壁的不純物以及清除下層的導(dǎo)電層的表面。預(yù)清洗制程可以是反應(yīng)性或非反應(yīng)性預(yù)清洗制程。例如，反應(yīng)性制程可以是使用含氫等離子(hydrogen containing plasma)的等離子制程，而非反應(yīng)制程可以是使用含氬等離子的等離子制程。
圖2c顯示由圖2b所示的構(gòu)造形成第一阻障層250后的構(gòu)造。第一阻障層250可以是介電或?qū)щ娮枵蠈樱鐬楹獙?、含碳層、含氫層、含硅層、金屬層、摻有不純物的金屬?例如硼)，上述金屬例如為鉭、氮化鉭、鈦、氮化鈦、鈦化鋯、氮化鈦鋯、鎢、氮化鎢、硼化鈷、合金或是以上的組合。第一阻障層250可以采用物理氣相沉積法(PVD)、原子層氣相沉積法(ALD)、旋涂沉積法或其它適合的方法來(lái)形成。第一阻障層250的厚度大約介于5埃至300埃之間。
如圖2d所示，沿著孔洞222、232的底部去除第一阻障層250并清洗導(dǎo)電層210的表面。如上所述與圖2c所示，形成于孔洞222內(nèi)底部的第一阻障層250的厚度大于形成于孔洞232內(nèi)底部的第一阻障層250的厚度。為了降低較厚的第一阻障層250的影響，第一阻障層250可采用介電阻障層。再者，可采用例如離子轟擊制程或含等離子制程以去除孔洞222、232的底部的第一阻障層250。上述含等離子制程可采用含氬、含氫、含氦、含氮或含金屬的等離子環(huán)境，或者含有以上等離子的組合。離子轟擊可以采用含有金屬或非金屬離子的環(huán)境下進(jìn)行。也可以采用轟擊蝕刻或沉積制程使得大體上去除孔洞底部的第一阻障層250，但沿著溝槽的底部留下至少一部分的第一阻障層250。上述用來(lái)去除孔洞222、232底部的第一阻障層250的離子轟擊或等離子制程，可能會(huì)在孔洞222、232的側(cè)壁產(chǎn)生再沉積的導(dǎo)電材料(圖未顯示)于第一阻障層250上，或者在孔洞222、232至少其一的底部產(chǎn)生位于導(dǎo)電層210內(nèi)的凹陷。然而，第一阻障層250是介于導(dǎo)電層210的再沉積導(dǎo)電材料與金屬間介電層214之間。借此，第一阻障層250有助于防止或減少電子遷移及擴(kuò)散至金屬間介電層214。此制程將在以下利用圖3a至圖3f更詳細(xì)地說(shuō)明。
由于孔洞232內(nèi)的第一阻障層250的厚度較孔洞222內(nèi)的第一阻障層250還薄，所以在蝕刻步驟會(huì)去除孔洞232內(nèi)的一部分的導(dǎo)電層210。利用上述蝕刻步驟對(duì)導(dǎo)電層210的蝕刻速率可能遠(yuǎn)大于對(duì)第一阻障層250的蝕刻速率，導(dǎo)電層210與第一阻障層250的蝕刻速率比是5.5至1。然而，可調(diào)整蝕刻參數(shù)以大體上去除所有孔洞222底部的第一阻障層250。因此，凹陷的量會(huì)隨著溝槽和孔洞的尺寸而改變。借此，可將接觸阻值控制在較佳值。
值得注意的是，第一阻障層250也可以由其它大體上垂直于離子轟擊方向I的表面被去除。例如，在圖2d所示的實(shí)施例中，可由金屬間介電層214的頂部表面以及金屬間介電層214內(nèi)的雙鑲嵌結(jié)構(gòu)的水平表面去除第一阻障層250。
在一較佳實(shí)施例中，當(dāng)溝槽寬度與孔洞寬度比小于10時(shí)，凹陷的深度會(huì)大于約50埃，當(dāng)溝槽寬度與孔洞寬度比大于10時(shí)，凹陷的深度則會(huì)小于約50埃。形成于導(dǎo)電層210的凹陷具有圓形角落，且凹陷的寬度W4大約小于形成于蝕刻緩沖層212的開(kāi)口的寬度W3的95％。
請(qǐng)參照?qǐng)D2e，形成第二阻障層260于金屬間介電層214與第一阻障層250的表面。上述第二阻障層260最好為導(dǎo)電層，例如含硅層、含碳層、含氮層、含氫層、或金屬層、摻有不純物的金屬層(例如硼)，上述金屬例如為鉭、氮化鉭、鈦、氮化鈦、鈦化鋯、氮化鈦鋯、鎢、氮化鎢、鈷、鎳、釕、鈀、合金或是以上的組合。其中又以純鈦、鉭、鈷、鎳、鈀或類(lèi)似的金屬較佳。第二阻障層260可以采用物理氣相沉積(PVD)、等離子加強(qiáng)型化學(xué)氣相沉積(PECVD)、低壓化學(xué)氣相沉積(LPCVD)、原子層沉積(ALD)、旋涂沉積或其它適合的方法來(lái)形成。再者，第二阻障層260也可以是多層結(jié)構(gòu)。
圖2f顯示以導(dǎo)電插塞270填入溝槽220、230與孔洞222、232，且進(jìn)行表面平坦化后的結(jié)構(gòu)。在一實(shí)施例中，導(dǎo)電插塞270包括由電鍍法(electro-plating)進(jìn)行銅晶種層的沉積以及銅層的沉積。上述平坦化可利用化學(xué)機(jī)械研磨法進(jìn)行。
值得注意的是，在介于導(dǎo)電插塞270與下層導(dǎo)電層210的孔洞底部設(shè)置一或多個(gè)阻障層，可用來(lái)防止孔洞誤對(duì)準(zhǔn)所造成的問(wèn)題。當(dāng)孔洞無(wú)法直接置于導(dǎo)電層210上方時(shí)，一部分的孔洞會(huì)跨于介電材料。為了防止或降低電子由導(dǎo)電插塞270擴(kuò)散至下層的介電材料，最好是設(shè)置一或多層阻障層，例如第二阻障層260于孔洞222、232的底部。
之后，進(jìn)行標(biāo)準(zhǔn)制程以完成半導(dǎo)體裝置的封裝。
值得注意的是，在此實(shí)施例中，導(dǎo)電層被露出或凹陷，此部分的下層導(dǎo)電層可沿孔洞的側(cè)壁重新被沉積。由于此再沉積層可能引起電子遷移或者銅會(huì)向介電層擴(kuò)散，也可能導(dǎo)致附著力不佳的問(wèn)題，所以最好是先沉積第一阻障層，然后去除孔洞底部的第一阻障層以在下層的導(dǎo)電層形成凹陷，再沉積第二阻障層。此制程將以圖3a至圖3f更詳細(xì)地說(shuō)明。
請(qǐng)參照?qǐng)D3a，提供一基底300，此基底300形成有導(dǎo)電層210、蝕刻緩沖層212以及金屬間介電層214，其中相同的符號(hào)表示與圖2a至圖2f相同的元件，此基底300可包括電路與其它結(jié)構(gòu)(圖未顯示)，例如，基底300可含有晶體管、電容器、電阻器以及其它類(lèi)似的元件。
接著，請(qǐng)參照?qǐng)D3b，形成孔洞320，此孔洞320例如為雙鑲嵌結(jié)構(gòu)，且可以利用一或多個(gè)制程步驟來(lái)完成(如單鑲嵌結(jié)構(gòu))?？锥?20可參考上述圖2b所述的圖案化和蝕刻方式來(lái)形成。
值得注意的是，本實(shí)施例雖然僅以一個(gè)鑲嵌結(jié)構(gòu)(單一溝槽與孔洞)為例，然而，本發(fā)明的實(shí)施例同樣可適用于多個(gè)溝槽與孔洞的情況，例如圖2a至圖2f所示的實(shí)施例。
圖3c顯示由圖3b的結(jié)構(gòu)形成第一阻障層330之后的結(jié)構(gòu)。第一阻障層330可以采用與圖2c所示的第一阻障層250相同的材料，以及以相同的方式來(lái)形成。
值得注意的是，另一實(shí)施例中，是在去除蝕刻緩沖層212之前形成第一阻障層330。在此實(shí)施例中，形成孔洞320后、去除孔洞320底部的蝕刻緩沖層212之前沉積第一阻障層330，然后沉積第一阻障層330之后，一并地去除第一阻障層330與蝕刻緩沖層212。
請(qǐng)參照?qǐng)D3d，去除孔洞320底部的第一阻障層330，以露出下層的導(dǎo)電層并在導(dǎo)電層210內(nèi)形成一凹陷?？刹捎美珉x子轟擊制程或含等離子制程以去除孔洞320底部的第一阻障層330。上述含等離子制程可采用含氬、含氫、含氦、含氮或含金屬的等離子環(huán)境，或者含有以上等離子的組合。離子轟擊可以采用含有金屬或非金屬離子的環(huán)境下進(jìn)行。其中以氬或鉭離子較佳。也可以采用轟擊蝕刻或沉積制程使得大體上去除孔洞320底部的第一阻障層330，但在溝槽的側(cè)壁留下至少一部分的第一阻障層330。
如圖3d所示，離子轟擊或等離子制程會(huì)導(dǎo)致孔洞320的側(cè)壁形成再沉積的導(dǎo)電材料，亦即再沉積區(qū)域332于在第一阻障層330上。由于第一阻障層330位于導(dǎo)電層210的再沉積導(dǎo)電材料與金屬間介電層214之間，所以在導(dǎo)電層之中的凹陷可以控制導(dǎo)電層210的再沉積導(dǎo)電材料以維持單一的接觸阻值。再者，再沉積的導(dǎo)電材料可增加孔洞與導(dǎo)電層210之間的接觸面積，而降低接觸阻值。第一阻障層330可防止或降低導(dǎo)電層210與介電層之間的相互擴(kuò)散，此部分是圖1a至圖1d所示的現(xiàn)有技術(shù)未揭示的。借此，第一阻障層330可防止或降低電子遷移與電子往金屬間介電層214擴(kuò)散。
值得注意的是，由于離子轟擊或等離子制程會(huì)使得孔洞320之中的導(dǎo)電層210產(chǎn)生凹陷。在一實(shí)施例中，凹陷部分的深度可以是大約1納米至100納米之間。另外，此再沉積層可包括含氫、含氧、含碳或含氟材料。
由于去除孔洞320的底部的第一阻障層330的蝕刻制程方向性，也可以從其它表面去除第一阻障層330。例如，在一實(shí)施例中，借由微調(diào)蝕刻制程，如離子轟擊的方向性成為大體上垂直于孔洞320底部的表面，則可由金屬間介電層214的頂部表面以及金屬間介電層214內(nèi)的雙鑲嵌結(jié)構(gòu)的水平表面去除第一阻障層330。
如圖3e所示，形成第二阻障層340于金屬間介電層214與導(dǎo)電層210表面，第二阻障層340最好為導(dǎo)電層，例如含硅層、含碳層、含氮層、含氫層、或金屬層、摻有不純物的金屬層、鉭、氮化鉭、鈦、氮化鈦、鈦化鋯、氮化鈦鋯、鎢、氮化鎢、鈷、鎳、釕、鈀、合金或是以上的組合。其中又以純鈦、鉭、鈷、鎳、鈀或類(lèi)似的金屬。第二阻障層340可以采用物理氣相沉積(PVD)、等離子加強(qiáng)型化學(xué)氣相沉積(PECVD)、低壓化學(xué)氣相沉積(LPCVD)、原子層沉積(ALD)、旋涂沉積或其它適合的方來(lái)形成。再者，第二阻障層340可以是多層結(jié)構(gòu)。
為了達(dá)成側(cè)壁部具有較佳的階梯覆蓋能力，且為了使孔洞320的底部具有較佳的阻值，孔洞320的底部上的第二阻障層340的厚度最好小于第一阻障層330與孔洞320的側(cè)壁上的第二阻障層340的總厚度。
側(cè)壁的阻障層也可以具有不同的厚度以達(dá)到階梯覆蓋能力?？锥?20的側(cè)壁的第一阻障層330與第二阻障層340的厚度比為1∶10至10∶1之間。在實(shí)施例中，第一阻障層330的厚度介于5埃至300埃之間，而第二阻障層340的厚度介于5埃至300埃之間。
圖3f顯示以導(dǎo)電插塞342填入孔洞320，且進(jìn)行表面平坦化后的結(jié)構(gòu)。在一實(shí)施例中，導(dǎo)電插塞342包括由電化學(xué)沉積法(ECD)形成銅材料。通常，電化學(xué)沉積法是以物理氣相沉積或化學(xué)氣相沉積先進(jìn)行銅晶種層的沉積，再以電鍍制程沉積銅層于孔洞之中，具體的方式為基板300置于電鍍?nèi)芤海沂┘与娏?。并且，可利用例如化學(xué)機(jī)械研磨法(CMP)進(jìn)行基板300的上方導(dǎo)電層的平坦化。
之后，進(jìn)行標(biāo)準(zhǔn)制程以完成半導(dǎo)體裝置的封裝。
本發(fā)明的實(shí)施例之一，是在鑲嵌開(kāi)口的側(cè)壁形成兩個(gè)或更多的阻障層。在清洗或蝕刻制程可能產(chǎn)生的下層導(dǎo)電層再沉積物，被設(shè)置于兩個(gè)側(cè)壁阻障層之間，用來(lái)解決或降低再沉積的導(dǎo)電層的附著力及可靠度的問(wèn)題。再者，側(cè)壁阻障層的連續(xù)性可減輕電子遷移及銅擴(kuò)散的問(wèn)題。
由于本發(fā)明的實(shí)施例的第二阻障層能夠保護(hù)再沉積的導(dǎo)電層，所以能夠控制下層導(dǎo)電物的凹陷對(duì)于可靠度的影響較小。鑲嵌開(kāi)口之中的底部阻障層的數(shù)目比側(cè)壁阻障層的數(shù)目還少，而提供較低的阻值。(通常底部的阻障層愈少，阻值特性愈佳)。值得注意的是，可分別地控制第一阻障層與第二阻障層的厚度，來(lái)符合特別的需求。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下100、101基底110、140導(dǎo)電層
112蝕刻緩沖層114、144金屬間介電層120、124溝槽122、126、146孔洞130、142、150阻障層132銅金屬128再沉積區(qū)域W1、W2阻障層厚度200、300基底210導(dǎo)電層212蝕刻緩沖層214金屬間介電層220、230溝槽222、232、320孔洞250、260、330、340阻障層270導(dǎo)電插塞332再沉積區(qū)域I離子轟擊方向W3開(kāi)口的寬度W4凹陷的寬度
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括一導(dǎo)電層，設(shè)于一基底上；一介電層，設(shè)于該導(dǎo)電層上；一第一溝槽與一第一孔洞，穿過(guò)該介電層；一第二溝槽與一第二孔洞，穿過(guò)于該介電層，該第二溝槽比該第一溝槽還窄；一第一阻障層，形成于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞，而該第一孔洞與該第二孔洞的底部的第一阻障層被去除；一第一凹陷，位于該第一孔洞底部的該導(dǎo)電層之中；一第二凹陷，位于該第二孔洞底部的該導(dǎo)電層之中，該第二凹陷比起該第一凹陷還深；一第二阻障層，形成于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞的表面；以及一導(dǎo)電插塞，設(shè)于該第一溝槽、該第一孔洞、該第二溝槽及該第二孔洞上方。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該第一孔洞與該第二孔洞的寬度小于或等于0.15μm。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該第一阻障層與該第二阻障層的厚度介于1埃至300埃之間。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于更包括一蝕刻緩沖層，介于該介電層與該導(dǎo)電層之間。
5.一種半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括一基底，其上方形成有一導(dǎo)電層；一介電層，位于該導(dǎo)電層的上方；一孔洞，位于該介電層內(nèi)，且填充有一導(dǎo)電材料，該孔洞具有一底部與一側(cè)壁；一第一阻障層，形成于該孔洞的側(cè)壁；一第二阻障層，形成于該孔洞的該側(cè)壁的該第一阻障層上與形成于該孔洞的該底部的該導(dǎo)電層上；以及一金屬層，介于部分的該第一阻障層與該第二阻障層之間。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該導(dǎo)電層更包括一凹陷，其深度介于1埃至100埃之間。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該側(cè)壁的該第一阻障層與該第二阻障層的厚度比例介于1∶10至10∶1之間。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該第一阻障層與該第二阻障層的厚度介于5埃至300埃之間。
9.一種半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括一基底，其上方形成有一導(dǎo)電層；一蝕刻緩沖層，位于該導(dǎo)電層的上方；一介電層，位于該蝕刻緩沖層的上方；一開(kāi)口，位于該介電層與該蝕刻緩沖層內(nèi)，該開(kāi)口填充有一導(dǎo)電材料，以電性接觸至少一部分該導(dǎo)電層，該開(kāi)口在介電層的表面具有一第一尺寸，且在該蝕刻緩沖層處具有一第二尺寸；其中該開(kāi)口下方的該導(dǎo)電層具有一凹陷，且當(dāng)該第一尺寸與該第二尺寸的比值小于10時(shí)，該凹陷的深度大于50埃，當(dāng)該第一尺寸與該第二尺寸的比值大于10時(shí)，該凹陷的深度小于50埃。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其特征在于更包括一或多個(gè)阻障層，形成于該開(kāi)口的側(cè)壁與底部。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該開(kāi)口的底部的該阻障層的數(shù)目少于該側(cè)壁的阻障層的數(shù)目。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其特征在于該第二尺寸小于95％的第一尺寸。
全文摘要
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包括一基底，其上方形成有一導(dǎo)電層，以及一介電層，位于該導(dǎo)電層的上方。再者，包括一孔洞，位于該介電層內(nèi)，且填充有一導(dǎo)電材料，該孔洞具有一底部與一側(cè)壁，一第一阻障層，形成于該孔洞的側(cè)壁，一第二阻障層，形成于該孔洞的該側(cè)壁的該第一阻障層上與形成于該孔洞的該底部的該導(dǎo)電層上，再者此半導(dǎo)體結(jié)構(gòu)亦包括一金屬層，介于部分的該第一阻障層與該第二阻障層之間。本發(fā)明所述的半導(dǎo)體結(jié)構(gòu)，能夠防止或降低孔洞內(nèi)插塞與下層導(dǎo)電層之間的接觸阻值變化，并且/或者防止或降低在制程中再沉積導(dǎo)電層對(duì)于元件的影響。
文檔編號(hào)H01L21/4763GK1722425SQ200510072260
公開(kāi)日2006年1月18日 申請(qǐng)日期2005年5月27日 優(yōu)先權(quán)日2004年5月28日
發(fā)明者李碧惠, 朱鴻源, 吳炳坤, 盧靜文, 林俊成, 眭曉林, 潘興強(qiáng) 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司