專利名稱：存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失存儲器件及其制造方法，本發(fā)明尤其涉及一種諸如電可擦除編程只讀存儲(下文簡稱EEPROM)器件的存儲器件及其制造方法。
背景技術(shù)：
作為本領(lǐng)域的已知技術(shù)，與靜態(tài)隨機存取存儲器和動態(tài)隨機存取存儲器不同，非易失存儲器件是指在其中即使在連接電源時數(shù)據(jù)也不會被擦除的器件。在非易失存儲器件的EEPROM器件中，在其柵極上施加更高的電壓，以執(zhí)行編程和擦除操作。更為具體來講，EEPROM器件的編程和擦除都是通過F-N隧穿實施的，其中，電子隧穿通過形成于一部分溝道區(qū)內(nèi)的隧道氧化膜?！禝EEE Standard Definition and Characterization of Floating GateSemiconductor Arrays(浮動?xùn)虐雽?dǎo)體陣列的IEEE標準定義和特性)》(IEEEstd 1005-1998)中公開了EEPROM器件。
EEPROM器件可以在一個字節(jié)單元，即八位單元中執(zhí)行擦除操作。EEPROM器件在每個字節(jié)處包含選擇晶體管以擦除每個字節(jié)。
圖1是一電路圖，其對在每一字節(jié)處執(zhí)行擦除操作的普通EEPROM器件進行了示意性地說明。
如圖1所示，EEPROM器件的單位單元包括由一個字節(jié)(八個部件位(unit-bit))組成的一存儲單元塊10和一選擇存儲單元塊10的選擇晶體管20。
如上所述，存儲單元塊10由八個部件位構(gòu)成，而每個部件位由高壓晶體管(HV)和存儲晶體管(MT)構(gòu)成，高壓晶體管用于在選擇了字線WL時切換位線BL1-BL8的信號，存儲晶體管在選擇晶體管20切換時運行。這時，存儲晶體管(MT)大體是指EEPROM器件，其包括隧穿氧化膜，浮動?xùn)烹姌O和控制柵電極。
在選擇了字線(WL)時，選擇晶體管20將來自控制線(C/L)的信號傳輸至存儲晶體管(MT)。這時，重要的是將晶體管20設(shè)計為閾值電壓幾乎為0，并具有體效應(yīng)(body effect)，從而在沒有壓降的情況下，將控制線(C/L)的大部分電壓傳輸至存儲晶體管(MT)。在傳統(tǒng)工藝中，在裸露的半導(dǎo)體襯底，例如p型半導(dǎo)體襯底中形成選擇晶體管20，以具有近乎為0的閾值電壓和體效應(yīng)。
由于半導(dǎo)體器件的高度集成，所以還要求在更為狹窄的區(qū)域內(nèi)形成EEPROM器件。因此，為了減小EEPROM器件的面積，已經(jīng)有人提出了減小存儲單元塊10面積的常規(guī)方法。換言之，在傳統(tǒng)的EEPROM器件中，存儲單元塊10占用的面積大約為40到120μm2；選擇晶體管20占用的面積大約為10到15μm2，與存儲單元塊10相比，這一面積非常小。因此，有人致力于減少占據(jù)EEPROM器件絕大部分面積的存儲單元塊10的面積。
目前，由于光刻工藝的顯著發(fā)展，可以將存儲單元塊10的部件位所占的面積減小至1.0到3.0μm2，從而將存儲單元塊10的面積減小至10到25μm2。
如果存儲單元塊10的面積減小，那么絕不能忽視選擇晶體管20在EEPROM器件中所占的面積。有必要降低選擇晶體管20的面積，以制造更高度集成的EEPROM器件。
目前，已經(jīng)提出了通過減小選擇晶體管20的溝道長度以減小選擇晶體管20的面積的常規(guī)方法。
但是，如果在施加?xùn)艠O電壓和漏極電壓(字線電壓和控制線電壓)的狀態(tài)下，減小選擇晶體管20的溝道長度，那么在溝道區(qū)中將形成高電場，從而減小了選擇晶體管20的閾值電壓，導(dǎo)致結(jié)區(qū)電流泄漏。
由于在選擇晶體管20中閾值電壓的減小和泄漏電流的產(chǎn)生，所以選擇晶體管20會在不需要的狀態(tài)下導(dǎo)通，這是不可取的。因此，存儲晶體管(MT)的運行可能發(fā)生錯誤。

發(fā)明內(nèi)容
在一實施例中，諸如EEPROM(電可擦除編程只讀存儲器)器件的存儲器件包括半導(dǎo)體襯底；在半導(dǎo)體的預(yù)定區(qū)域內(nèi)形成的第一區(qū)域，其中布置了多個存儲晶體管；以及，鄰近第一區(qū)域形成的第二區(qū)域，其中形成了選擇晶體管以便為多個存儲晶體管中的至少一個提供預(yù)定電壓。這時，所述襯底的第二區(qū)域可以具有比第一區(qū)域更高的雜質(zhì)濃度。
根據(jù)本發(fā)明的另一實施例，存儲器件包括半導(dǎo)體襯底；在半導(dǎo)體襯底的預(yù)定區(qū)域內(nèi)形成的單元塊區(qū)域，其中在字節(jié)單元中提供多個存儲晶體管；和選擇晶體管區(qū)域，其中提供了選擇晶體管以切換在字節(jié)單元中提供的存儲晶體管。這時，在半導(dǎo)體襯底的選擇晶體管區(qū)域形成了阱。
根據(jù)本發(fā)明的又一實施例，存儲器件包括p型硅襯底；在硅襯底的預(yù)定區(qū)域內(nèi)形成的單元塊區(qū)域，其中，在字節(jié)單元中提供多個存儲晶體管；以及一選擇晶體管區(qū)域，其中，提供了多個選擇晶體管以切換存儲晶體管，所述選擇晶體管具有減小的線寬，并且是針對每一存儲晶體管而提供的。這時，在單元塊區(qū)域和選擇晶體管區(qū)域的至少一個中形成p阱。
p型硅襯底的雜質(zhì)濃度大致處于4.0到5.0×1014/cm3的范圍內(nèi)，p阱的雜質(zhì)濃度大約處于1017到1020/cm3的范圍。P阱所具有的深度范圍大約為1到3μm。
存儲晶體管可以由八個串連的存儲晶體管組成。
在所述單元塊區(qū)域還提供了高壓晶體管，并且將其串連至存儲晶體管中的一個。
所述存儲晶體管包括形成于硅襯底上的浮動?xùn)烹姌O；形成于浮動?xùn)烹姌O上的控制柵電極；插入到控制柵電極和浮動?xùn)烹姌O之間的柵電極間氧化膜；布置在硅襯底和浮動?xùn)烹姌O之間的隧道電介質(zhì)膜和柵極電介質(zhì)膜；以及形成于浮動?xùn)烹姌O之下的半導(dǎo)體襯底中的單元結(jié)區(qū)。
所述選擇晶體管包括形成于硅襯底上的柵電極；在p阱區(qū)域中于柵電極兩側(cè)形成源極區(qū)域和漏極區(qū)域；以及插入到半導(dǎo)體襯底和柵電極之間的柵極電介質(zhì)膜。
選擇晶體管的柵電極是由形成存儲晶體管的浮動?xùn)烹姌O和控制柵電極的材料的分層膜形成的。選擇晶體管的面積大致處于5到7μm2的范圍。
根據(jù)本發(fā)明的又一實施例，一種制造存儲器件的方法包括在具有單元塊區(qū)域和選擇晶體管區(qū)域的p型半導(dǎo)體襯底中形成器件隔離層；在選擇晶體管區(qū)域中形成p阱；在單元塊區(qū)域內(nèi)形成存儲晶體管，在選擇晶體管區(qū)域內(nèi)形成選擇晶體管。
根據(jù)本發(fā)明的又一實施例，一種制造存儲器件的方法包括在具有單元塊區(qū)域和選擇晶體管區(qū)域的p型半導(dǎo)體襯底中形成器件隔離層；在單元塊區(qū)域和選擇晶體管區(qū)域共同形成具有相同雜質(zhì)濃度的p阱；在單元塊區(qū)域內(nèi)形成存儲晶體管，在選擇晶體管區(qū)域內(nèi)形成選擇晶體管。
根據(jù)本發(fā)明的又一實施例，一種制造存儲器件的方法包括在具有單元塊區(qū)域和選擇晶體管區(qū)域的p型半導(dǎo)體襯底中形成器件隔離層；在單元塊區(qū)域中有選擇地形成第一p阱；在選擇晶體管區(qū)域中形成第二p阱；在單元塊區(qū)域內(nèi)形成一存儲晶體管，在選擇晶體管區(qū)域內(nèi)形成選擇晶體管。這時第一p阱和第二p阱具有不同的雜質(zhì)濃度。


通過參照附圖，對本發(fā)明的示范性實施例予以詳細說明，本發(fā)明的上述特征和優(yōu)勢會變得更加明顯。
圖1是說明普通EEPROM器件的電路圖。
圖2是說明根據(jù)本發(fā)明的一實施例的EEPROM器件的剖面圖。
圖3是說明圖2的存儲晶體管的放大剖面圖。
圖4是說明根據(jù)本發(fā)明的另一實施例的EEPROM器件的剖面圖。
圖5是說明根據(jù)本發(fā)明的又一實施例的EEPROM器件的剖面圖。
圖6到圖9是說明根據(jù)本發(fā)明的一實施例的EEPROM器件的制造方法的剖面圖。
具體實施例方式
現(xiàn)在，將參照示出了本發(fā)明示范性實施例的附圖，對本發(fā)明進行更加全面地說明。但是本發(fā)明可以以多種形式實現(xiàn)，而不應(yīng)解釋為只限于文中所述的實施例；相反，提供這些實施例以使得本發(fā)明充分、完整，并向本領(lǐng)域技術(shù)人員全面地表達本發(fā)明的原理。在附圖中，為了清晰起見，夸大了層和區(qū)域的厚度。還應(yīng)當?shù)玫嚼斫獾氖钱斕峒皩游挥诹硗獾膶踊蛞r底“上”時，其可能直接位于另一元件上，也可能存在介入其間的層。在附圖中采用相同的數(shù)字來表示類似的元件，因此，省略了對其進行的描述。
作為特征，本發(fā)明減小了選擇晶體管的溝道長度，來縮小選擇晶體管的面積，與此同時，增大半導(dǎo)體襯底的雜質(zhì)濃度，從而在其中形成選擇晶體管，以減少閾值電壓的降低和電流泄漏的產(chǎn)生。
作為本領(lǐng)域公知的內(nèi)容，閾值電壓與半導(dǎo)體襯底的雜質(zhì)濃度具有如下的關(guān)系。
(等式1) 其中，Vt為閾值電壓，Na為襯底雜質(zhì)濃度。
由于從函數(shù)的角度來講，在等式1中，閾值電壓Vt與襯底的雜質(zhì)濃度(Na)成正比，所以可以提高襯底的雜質(zhì)濃度來補償例如由于溝道長度的降低而導(dǎo)致的閾值電壓的下降。
而且，作為特征，本發(fā)明在一具有理想雜質(zhì)濃度的阱中形成了選擇晶體管，以補償由于選擇晶體管溝道長度的降低而導(dǎo)致閾值電壓的降低。
本發(fā)明減小了選擇晶體管的溝道長度，來縮小EEPROM器件的面積，并增大了具有該選擇晶體管的半導(dǎo)體襯底的雜質(zhì)濃度，以減少由于溝道長度的減小而導(dǎo)致的閾值電壓的降低，并減少電流泄漏的產(chǎn)生。隨著半導(dǎo)體襯底雜質(zhì)濃度的增大，閾值電壓得到了補償，從而減少了泄漏電流。因此，可以防止由選擇晶體管驅(qū)動的存儲晶體管的誤操作。
下面，將對具有上述特征的EEPROM器件進行更加詳細的說明。
如圖1所示，EEPROM器件包括具有多個儲存晶體管的單元塊區(qū)域和驅(qū)動單元塊區(qū)域的選擇晶體管。如圖2所示，單元塊區(qū)域和選擇晶體管集成在所述半導(dǎo)體襯底100中。在圖2的實施例中，用參考標號“A”表示單元塊區(qū)域，用參考標號“B”來表示用于形成選擇晶體管的區(qū)域(下文簡稱“選擇晶體管區(qū)域”)。
在圖2的實施例中，具有單元塊區(qū)域(A)和選擇晶體管區(qū)域(B)的半導(dǎo)體襯底100為p型硅襯底，所述半導(dǎo)體襯底100的雜質(zhì)濃度約為4.0到5.0×1014/cm3?？梢孕纬善骷綦x層105，以界定位于單元塊區(qū)域(A)和選擇晶體管區(qū)域(B)中的有源區(qū)。例如，可以采用淺溝槽隔離(Shallow TrenchIsolation，簡稱STI)技術(shù)，形成器件隔離層105。具體來說，單元塊區(qū)域A的器件隔離層105可以彼此間隔一定距離放置，從而使有源區(qū)具有指狀外形。
如圖2的實施例所述，可以在單元塊區(qū)域A中形成多個高壓晶體管和多個存儲晶體管。在圖2中，只對多個存儲晶體管150進行了圖示說明。
如圖2和圖3所示，存儲晶體管150包括在位于器件隔離層105之間的有源區(qū)內(nèi)形成的浮動?xùn)烹姌O120；在浮動?xùn)烹姌O120上形成的柵電極間絕緣膜125；以及形成于柵電極間絕緣膜125上的控制柵電極130。例如，浮動?xùn)烹姌O120和控制柵電極130可以是摻雜的多晶硅膜。例如，可以由氧化物-氮化物-氧化物(ONO)膜形成柵電極間絕緣膜125。柵極電介質(zhì)膜110位于所述半導(dǎo)體襯底100和浮動?xùn)烹姌O120之間。柵極電介質(zhì)膜110包括位于有源區(qū)內(nèi)的厚度相對較小的隧穿區(qū)域110a。本領(lǐng)域公知電荷通過隧穿區(qū)域110a移動至浮動?xùn)烹姌O120。在有源區(qū)中形成單元結(jié)區(qū)140，其位于浮動?xùn)烹姌O120之下。這時，在一個單元塊區(qū)域A中形成了八個浮動?xùn)烹姌O120和覆蓋浮動?xùn)烹姌O120的一個控制柵電極130。
EEPROM器件的存儲晶體管150可以具有提高的編程和擦除效率，從而改善編程和擦除特性，如下所述。
擦除效率αe如下述等式2所示。
(等式2)αe=ConoCtun+Cono+Cgox]]>其中，Cono為浮動?xùn)烹姌O120和控制柵電極130之間的電容；Ctun為浮動?xùn)烹姌O120和位于隧穿區(qū)域110a中的襯底100之間的電容；Cgox為襯底100和浮動?xùn)烹姌O120之間的電容。
根據(jù)上述等式2，應(yīng)當增加Cono，以提高擦除效率αe。為此，應(yīng)當減小柵電極間絕緣膜125的厚度。目前，由于淀積技術(shù)的發(fā)展，可以將柵電極間絕緣膜125的厚度降至足夠低，以提高擦除效率αe。
與此同時，通過下述等式3表示編程效率αp。
(等式3)αp=1-CturCtun+Cono+Cgox]]>根據(jù)等式3，應(yīng)當減小Ctun，以提高編程效率αp。為此，應(yīng)當減小隧穿區(qū)域110的線寬。當前，由于光刻工藝的發(fā)展，可以將隧穿區(qū)域110的線寬降至足夠小，以提高編程效率。隨著擦除效率和編程效率的提高，可以使存儲晶體管150的開關(guān)特性得到顯著提高。
另一方面，在選擇晶體管區(qū)域B中形成選擇晶體管160。選擇晶體管160包括柵電極135，以及位于所述柵電極135的兩側(cè)的源極區(qū)域141和漏極區(qū)域142。選擇晶體管160的柵電極135包括浮動?xùn)烹姌O120和控制柵電極130。如在存儲晶體管中一樣，柵電極間絕緣膜125位于浮動?xùn)烹姌O120和控制柵電極130之間。柵極電介質(zhì)膜110位于所述柵電極135和半導(dǎo)體襯底100之間。
在本實施例中，將柵電極135的線寬減小至預(yù)定長度，以減小選擇晶體管160所占的面積。例如，與傳統(tǒng)工藝相比，可以將選擇晶體管160的柵電極135的線寬減小了約一半，從而使選擇晶體管160占據(jù)的總面積為5到7μm2，并且可能具有6μm2左右的總占據(jù)面積。
本領(lǐng)域公知如果減小選擇區(qū)域的面積，亦即選擇晶體管160的線寬(溝道長度)，那么選擇晶體管160的閾值電壓Vt就會由于短溝道效應(yīng)(shortchannel effect)而減小。如果閾值電壓Vt減小，那么選擇晶體管160將在不需要的情況下開啟，從而導(dǎo)致單元塊區(qū)域A的存儲晶體管150誤操作。
為了解決上述缺陷，本實施例有選擇地增大了其中形成選擇晶體管160的半導(dǎo)體襯底100區(qū)域(選擇晶體管區(qū)域B)的雜質(zhì)濃度。也就是說，如等式1所示，閾值電壓Vt與襯底100的雜質(zhì)濃度(Na)成正比。因此，如果使其中形成選擇晶體管的襯底100區(qū)域的雜質(zhì)濃度(Na)增加一個預(yù)定量，那么就可以補償減小的閾值電壓Vt。
在本發(fā)明的實施例中，為了增大選擇晶體管區(qū)域B的雜質(zhì)濃度，在如圖2所示的選擇晶體管區(qū)域B中有選擇地形成p阱100a。這時，p阱100a可以具有理想地雜質(zhì)濃度，使得閾電壓Vt約為0.5到1V，并且具有大約1到3μm的深度。
參照圖4，在另一個實施例中，為了增大選擇晶體管區(qū)域B的雜質(zhì)濃度，在如圖4所示的單元塊區(qū)域A和選擇晶體管區(qū)域B中形成公共的p阱100b。這時，p阱100b具有高于襯底100的雜質(zhì)濃度，從而使單元塊區(qū)域A的存儲晶體管150實現(xiàn)最佳運行。在這種情況下，p阱100b可以具有大約1017到1020/cm3的雜質(zhì)濃度。在p阱100b的上述雜質(zhì)濃度中，選擇晶體管160可以具有0.5到1.1V左右的閾值電壓，并且具有1到3μm左右的深度。
這時，如圖4所示，可以形成公共的p阱100b，從而在單元塊區(qū)域A和選擇晶體管區(qū)域B具有相同的雜質(zhì)濃度。
現(xiàn)在，參照圖5，可以在單元塊區(qū)域A和選擇晶體管區(qū)域B中分別形成p阱100c和100d。形成于單元塊區(qū)域A的p阱100c和形成于選擇晶體管區(qū)域B的p阱100d可以具有不同的雜質(zhì)濃度。在這種情況下，形成于單元塊區(qū)域A的p阱100c所具有的雜質(zhì)濃度，可以使存儲晶體管150實現(xiàn)理想的開關(guān)操作。形成于選擇晶體管區(qū)域B的p阱100d所具有的雜質(zhì)濃度可以使閾值電壓為0.5到1.1V左右。
盡管如上所述，選擇晶體管160的閾值電壓大于0.5V，但是與現(xiàn)有技術(shù)相比，存儲晶體管150由于開關(guān)特性的改善而正常操作。換言之，由于半導(dǎo)體制造工藝的發(fā)展，提高了擦除效率和編程效率，所以，即使外加電壓比傳統(tǒng)技術(shù)低一些，也就是說，即使所施加的電壓參照一個較高的閾值電壓，存儲晶體管150也能夠正常操作。
其后，在所得的半導(dǎo)體襯底100上形成層間絕緣膜170。在層間絕緣膜170上形成金屬線180a和180b，從而分別與選擇晶體管150的源極141和漏極142接觸。這時，金屬線180b允許將選擇晶體管160的漏極142(或源極)與存儲晶體管150的控制柵130電連接。
在下面的表1中，對于面積的降低比率，將所發(fā)明的EEPROM器件與傳統(tǒng)的EEPROM器件進行對比。這里，將存儲晶體管150的單位面積設(shè)置為(A)μm2，將選擇晶體管的單位面積設(shè)置為(B)μm2，與傳統(tǒng)技術(shù)相比，其下降了一半。此外，將傳統(tǒng)技術(shù)中選擇晶體管的面積設(shè)置為(C)μm2。在本實施例的這一具體實例中，A＝2.8，B＝6，C＝12。
表1

根據(jù)表1，由于選擇晶體管的面積減小，所發(fā)明的EEPROM器件的單位單元的總有效面積得到了顯著降低。因此，縮小了所發(fā)明的EEPROM器件的尺寸，與此同時，可以防止對存儲單元晶體管的誤操作。
圖6到圖9是說明根據(jù)本發(fā)明的一實施例的EEPROM器件的制造方法的剖面圖。
首先，如圖6所示，采用傳統(tǒng)STI技術(shù)形成器件隔離層105，從而在具有單元塊區(qū)域A和選擇晶體管區(qū)域B的半導(dǎo)體襯底100，即p型襯底的預(yù)定部分內(nèi)形成有源區(qū)。
接下來，為了在選擇晶體管區(qū)域(B)中形成如圖2所示的p阱，采用已知的光刻工藝形成光刻膠圖案107，從而暴露選擇晶體管區(qū)域B，如圖7所示。其后，向暴露的選擇晶體管區(qū)域(B)至預(yù)定深度注入p型雜質(zhì)，例如硼雜質(zhì)，之后退火，以形成p阱100a。在本實施例中，選擇晶體管區(qū)域(B)可以具有理想的雜質(zhì)濃度，從而將閾值電壓(Vt)控制在0.5到1V左右。
此外，為了在如圖4所示的單元塊區(qū)域(A)和存儲晶體管區(qū)域(B)中形成公共p阱，可以在預(yù)定長度將p型雜質(zhì)注入到具有器件隔離層105的半導(dǎo)體襯底100中，之后進行退火，以形成公共p阱100b。這時，p阱100b可以具有使存儲晶體管進行理想操作的雜質(zhì)濃度。在這種情況下，選擇晶體管160的閾值電壓可能提高至大于0V，但是由于存儲晶體管150的開關(guān)特性的改善，即使在閾值電壓大于0V的情況下，存儲晶體管150也能正常操作。在這種情況下，由于在單元塊區(qū)域(A)和存儲晶體管區(qū)域(B)中形成了公共的p阱100b，所以，在制造過程中，不需要采用光刻膠圖案來選擇性地掩蔽單元塊區(qū)域(A)和存儲晶體管區(qū)域(B)，也不需要多個注入過程。因此，制造工藝得到了簡化。
與此同時，為了分別在單元塊區(qū)域(A)和存儲晶體管區(qū)域(B)分別形成如圖5所示的p阱，需要形成光刻膠圖案，以暴露單元塊區(qū)域(A)，之后，向暴露的單元塊區(qū)域(A)中注入p型雜質(zhì)至預(yù)定濃度，并退火以形成第一p阱100c。第一p阱100c可以具有使存儲晶體管150(圖5)在最佳狀態(tài)中進行操作的雜質(zhì)濃度。之后，去除第一光刻膠圖案，之后在半導(dǎo)體襯底100上形成第二光刻膠圖案108，以暴露選擇晶體管區(qū)域(B)。向暴露的選擇晶體管區(qū)域(B)注入p型雜質(zhì)并退火至預(yù)定濃度，以形成第二p阱100d。第二p阱可以具有使選擇晶體管160(圖5)具有0.5到1.0V左右的閾值電壓的雜質(zhì)濃度。這時，可以按照相反的順序形成第一p阱100c和第二p阱100d。與上述實施例相比，本實施例增加了工藝過程的數(shù)量，但是其優(yōu)勢在于能夠分別在單元塊區(qū)域(A)和選擇晶體管區(qū)域(B)中分別提供理想的雜質(zhì)濃度。
如圖2、圖4和圖5所示，在具有p阱的半導(dǎo)體襯底100上形成柵極電介質(zhì)膜110，在單元塊區(qū)域(A)的預(yù)定部分中形成隧穿區(qū)域110a，以界定隧穿氧化膜。接下來，淀積浮動?xùn)烹姌O材料，并對其構(gòu)圖，從而在單元塊區(qū)域(A)中形成浮動?xùn)烹姌O120，并且在選擇晶體管區(qū)域(B)中形成下部柵電極120。之后，僅在單元塊區(qū)域(A)中有選擇地淀積柵電極間絕緣膜125，例如ONO氧化膜。之后，在所得到的半導(dǎo)體襯底100上淀積控制柵電極材料，并對其構(gòu)圖，從而在單元塊區(qū)域(A)中形成控制柵電極130，在選擇晶體管區(qū)域(B)中形成上部柵電極130。這時，還可以在選擇晶體管區(qū)域(B)上形成柵極間絕緣膜125。在這種情況下，應(yīng)當將下部柵電極(浮動?xùn)挪牧?20)與上部柵電極(控制柵電極材料130)相連接，從而使其在選擇晶體管區(qū)域(B)中電接觸。將雜質(zhì)，例如n型雜質(zhì)注入到選擇晶體管區(qū)域(B)和單元塊區(qū)域(A)的有源區(qū)中，從而在單元塊區(qū)域(A)中形成單元結(jié)區(qū)140，在選擇晶體管區(qū)域(B)中形成源極區(qū)域141和漏極區(qū)域142。這時，可以在形成隧道氧化膜之前形成單元結(jié)區(qū)140。在所得到的半導(dǎo)體襯底上形成層間絕緣膜170，并對其進行蝕刻，從而暴露源極區(qū)域141和漏極區(qū)域142，以及控制柵電極130。之后，在層間絕緣膜170上形成與源極區(qū)域接觸的第一金屬線，形成第二金屬線以便將漏極區(qū)域和控制柵電極130電連接。
如上所述，根據(jù)本發(fā)明的一方面，相對增加在其中形成選擇晶體管的襯底區(qū)域的雜質(zhì)濃度，從而減小對字節(jié)單元中的存儲晶體管進行操作的選擇晶體管的面積。因此，可以減小EEPROM器件的尺寸，并對選擇晶體管減小的面積(亦即，由于溝道長度的減小而導(dǎo)致的閾值電壓的降低)予以補償，以防止對存儲晶體管誤操作。
現(xiàn)在，將以非限制的方式對本發(fā)明的實施例予以說明。
根據(jù)本發(fā)明的一個方面，存儲器件包括一個半導(dǎo)體襯底。第一區(qū)域界定在半導(dǎo)體襯底的一個區(qū)域上，在其上具有多個存儲晶體管。第二區(qū)域在半導(dǎo)體襯底中從其頂面形成至預(yù)定深度。第二區(qū)域與第一區(qū)域相鄰布置。第二區(qū)域具有選擇晶體管，以便為多個存儲晶體管中的至少一個提供預(yù)定電壓。這時，襯底的第二區(qū)域具有比位于預(yù)定深度以下的襯底區(qū)域更高的雜質(zhì)濃度。
根據(jù)本發(fā)明的另一個方面，存儲器件包括半導(dǎo)體襯底；形成于半導(dǎo)體襯底的預(yù)定區(qū)域的單元塊區(qū)域，該單元塊區(qū)域具有提供于其上的位于一個字節(jié)單元中的多個存儲晶體管；以及選擇晶體管區(qū)域，其具有提供于其上的選擇晶體管，用于對存儲晶體管進行切換。一阱位于半導(dǎo)體襯底的選擇晶體管區(qū)域。
根據(jù)本發(fā)明的另一方面，存儲晶體管包括p型硅襯底，和形成于所述硅襯底的預(yù)定區(qū)域的單元塊區(qū)域。所述單元塊區(qū)域具有提供于其上的位于字節(jié)單元中的多個存儲晶體管。所述存儲器件包括選擇晶體管區(qū)域，其具有提供于其上、用于對存儲晶體管進行切換的多個選擇晶體管。選擇晶體管是為多個存儲晶體管中的每一個提供的。在單元塊區(qū)域和選擇晶體管區(qū)域的至少一個中形成p阱。
根據(jù)本發(fā)明的又一方面，存儲器件包括半導(dǎo)體襯底；在半導(dǎo)體襯底的一部分上界定的第一區(qū)域，該第一區(qū)域具有布置于其上的多個存儲晶體管；以及在半導(dǎo)體襯底中從其頂面形成至預(yù)定深度的第二區(qū)域，第二區(qū)域由此界定了位于所述半導(dǎo)體襯底中的第一區(qū)域，該第二區(qū)域具有選擇晶體管，用于為其上的多個存儲晶體管中的至少一個提供預(yù)定電壓。襯底的第二區(qū)域具有比第一區(qū)域高的雜質(zhì)濃度。
根據(jù)本發(fā)明的一個方面，存儲器件包括半導(dǎo)體襯底和在半導(dǎo)體襯底中形成至預(yù)定深度的雜質(zhì)區(qū)域。所述雜質(zhì)區(qū)域具有比襯底上除雜質(zhì)區(qū)域以外的區(qū)域高的雜質(zhì)濃度。其他區(qū)域具有布置于其上的多個儲存晶體管。該雜質(zhì)區(qū)域具有選擇晶體管，以便為多個儲存晶體管中的至少一個提供預(yù)定電壓。
盡管已經(jīng)參照本發(fā)明的示范性實施例對本發(fā)明進行了特別地展示和說明，但是本領(lǐng)域的普通技術(shù)人員應(yīng)該理解的是，在不背離權(quán)利要求所定義的本發(fā)明的精神和范圍的情況下，在其形式和細節(jié)上可做出各種變化。
本發(fā)明要求于2004年5月27日提交到韓國知識產(chǎn)權(quán)局的韓國專利申請No.10-2004-0037656的優(yōu)先權(quán)，在此將其全文引入以做參考。
權(quán)利要求
1.一種存儲器件，其包括半導(dǎo)體襯底；在半導(dǎo)體襯底的一區(qū)域中界定的第一區(qū)域，所述第一區(qū)域具有布置于其上的多個存儲晶體管；以及與所述第一區(qū)域相鄰的第二區(qū)域，所述第二區(qū)域在半導(dǎo)體襯底中從其表面形成至預(yù)定深度，并且所述第二區(qū)域具有選擇晶體管，用于為其上的多個存儲晶體管中的至少一個提供預(yù)定電壓；其中，所述襯底的第二區(qū)域具有比位于所述預(yù)定深度以下的襯底區(qū)域更高的雜質(zhì)濃度。
2.如權(quán)利要求1所述的器件，其中，所述第二區(qū)域具有使所述選擇晶體管具有處于0.5到1.1V左右范圍內(nèi)的閾值電壓的雜質(zhì)濃度。
3.如權(quán)利要求1所述的器件，其中，所述襯底為p型襯底，所述第二區(qū)域包括p阱。
4.如權(quán)利要求1所述的器件，其中，所述襯底為p型襯底，并且在所述第一區(qū)域和第二區(qū)域內(nèi)形成p阱。
5.如權(quán)利要求4所述的器件，其中，所述p型襯底的雜質(zhì)濃度處于約4.0到5.0×1014/cm3的范圍內(nèi)，所述p阱的雜質(zhì)濃度處于約1017到1020/cm3的范圍內(nèi)。
6.如權(quán)利要求3所述的器件，其中，所述p阱具有處于約1到3μm范圍內(nèi)的深度。
7.一種存儲器件，其包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底的預(yù)定區(qū)域內(nèi)形成的單元塊區(qū)域，所述單元塊區(qū)域具有提供于其上的位于一字節(jié)單元中的多個存儲晶體管；具有提供于其上、用于對所述存儲晶體管進行切換選擇晶體管的選擇晶體管區(qū)域，其中，由雜質(zhì)形成的阱位于所述半導(dǎo)體襯底的選擇晶體管區(qū)域內(nèi)。
8.如權(quán)利要求7所述的器件，其中，所述半導(dǎo)體襯底為p型硅襯底，所述阱為p阱。
9.如權(quán)利要求7所述的器件，其中，所述半導(dǎo)體襯底為p型硅襯底，在所述單元塊區(qū)域內(nèi)額外形成p阱。
10.如權(quán)利要求9所述的器件，其中，形成于所述選擇晶體管區(qū)域內(nèi)的阱和形成于所述單元塊區(qū)域內(nèi)的阱具有相同的雜質(zhì)濃度。
11.如權(quán)利要求10所述的器件，其中，所述p型硅襯底的雜質(zhì)濃度處于約4.0到5.0×1014/cm3的范圍內(nèi)，所述p阱的雜質(zhì)濃度處于約1017到1020/cm3的范圍內(nèi)。
12.一種存儲器件，其包括p型硅襯底；在所述硅襯底的預(yù)定區(qū)域內(nèi)形成的單元塊區(qū)域，所述單元塊區(qū)域具有提供于其上的位于一字節(jié)單元中的多個存儲晶體管，以及具有提供于其上、用于對所述存儲晶體管進行切換的多個選擇晶體管的選擇晶體管區(qū)域，所述選擇晶體管是針對所述多個存儲晶體管中的每一個提供的，其中，在所述單元塊區(qū)域和選擇晶體管區(qū)域的至少一個中形成p阱。
13.如權(quán)利要求12所述的器件，其中，所述p型硅襯底的雜質(zhì)濃度處于約4.0到5.0×1014/cm3的范圍內(nèi)，所述p阱的雜質(zhì)濃度處于約1017到1020/cm3的范圍內(nèi)。
14.如權(quán)利要求12所述的器件，其中，所述p阱具有處于約1到3μm范圍內(nèi)的深度。
15.如權(quán)利要求12所述的器件，其中，所述存儲晶體管是由八個串連的存儲晶體管組成的。
16.如權(quán)利要求12所述的器件，其中，在所述單元塊區(qū)域中進一步提供高壓晶體如管，并將其串連至所述存儲晶體管中的一個。
17.如權(quán)利要求12所述的器件，所述多個存儲晶體管中的每一個包括形成于所述半導(dǎo)體襯底上的浮動?xùn)烹姌O；形成于所述浮動?xùn)烹姌O上的控制柵電極；插入到所述控制柵電極和浮動?xùn)烹姌O之間的柵電極間氧化膜；插入到所述半導(dǎo)體襯底和浮動?xùn)烹姌O之間的隧道電介質(zhì)膜和柵極電介質(zhì)膜；以及形成于所述浮動?xùn)烹姌O之下的半導(dǎo)體襯底中的單元結(jié)區(qū)。
18.如權(quán)利要求12所述的器件，其中，所述的多個選擇晶體管中的每一個包括形成于所述半導(dǎo)體襯底上的柵電極；在p阱區(qū)域中于所述柵電極兩側(cè)形成源極區(qū)域和漏極區(qū)域；以及插入到所述半導(dǎo)體襯底和柵電極之間的柵極電介質(zhì)膜。
19.如權(quán)利要求17所述的器件，其中，所述的多個選擇晶體管中的每一個的柵電極包括浮動?xùn)烹姌O和控制柵電極。
20.如權(quán)利要求12所述的器件，其中，所述的多個選擇晶體管中的每一個具有約5到7μm2范圍內(nèi)的面積。
21.一種制造存儲器件的方法，所述方法包括在具有單元塊區(qū)域和選擇晶體管區(qū)域的p型半導(dǎo)體襯底中形成器件隔離層；在所述選擇晶體管區(qū)域中形成p阱；以及在所述單元塊區(qū)域內(nèi)形成存儲晶體管，在所述選擇晶體管區(qū)域內(nèi)形成選擇晶體管。
22.一種制造存儲器件的方法，所述方法包括在具有單元塊區(qū)域和選擇晶體管區(qū)域的p型半導(dǎo)體襯底中形成器件隔離層；在所述單元塊區(qū)域和選擇晶體管區(qū)域內(nèi)共同形成具有相同雜質(zhì)濃度的多個p阱；在所述單元塊區(qū)域內(nèi)形成存儲晶體管，在所述選擇晶體管區(qū)域內(nèi)形成選擇晶體管。
23.一種制造存儲器件的方法，所述方法包括在具有單元塊區(qū)域和選擇晶體管區(qū)域的p型半導(dǎo)體襯底中形成器件隔離層；在所述單元塊區(qū)域中有選擇地形成第一p阱；在所述選擇晶體管區(qū)域中形成第二p阱；以及在所述單元塊區(qū)域內(nèi)形成存儲晶體管，在所述選擇晶體管區(qū)域內(nèi)形成選擇晶體管，其中，所述第一p阱和第二p阱具有不同的雜質(zhì)濃度。
24.一種存儲器件，其包括半導(dǎo)體襯底；在半導(dǎo)體襯底的一部分中界定的第一區(qū)域，所述第一區(qū)域具有布置于其上的多個存儲晶體管；以及在所述半導(dǎo)體襯底中從其表面形成至預(yù)定深度的第二區(qū)域，所述第二區(qū)域由此界定了位于所述半導(dǎo)體襯底中的第一區(qū)域，并且所述第二區(qū)域具有選擇晶體管，用于為其上的所述多個存儲晶體管中的至少一個提供預(yù)定電壓，其中，所述襯底的第二區(qū)域具有比第一區(qū)域高的雜質(zhì)濃度。
25.一種存儲器件，其包括半導(dǎo)體襯底；以及在半導(dǎo)體襯底中形成至預(yù)定深度的雜質(zhì)區(qū)域，其中，所述雜質(zhì)區(qū)域具有比襯底上除雜質(zhì)區(qū)域以外的區(qū)域高的雜質(zhì)濃度，其中，所述的其他區(qū)域具有布置于其上的多個存儲晶體管，其中，所述雜質(zhì)區(qū)域具有為所述多個存儲晶體管中的至少一個提供預(yù)定電壓的選擇晶體管。
全文摘要
本發(fā)明公開了一種存儲器件及其制造方法。在一實施例中，存儲器件包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成的第一區(qū)域，其中布置了多個存儲晶體管；以及與所述第一區(qū)域相鄰的第二區(qū)域，其中形成了用于為所述存儲晶體管提供預(yù)定電壓的選擇晶體管。所述襯底的第二區(qū)域可以具有比除第二區(qū)域以外的整個襯底區(qū)域更高的雜質(zhì)濃度。憑借縮短的溝道長度可以在不降低閾值電壓的情況下，實現(xiàn)選擇晶體管面積的減小。
文檔編號H01L29/423GK1702870SQ20051007596
公開日2005年11月30日 申請日期2005年5月27日 優(yōu)先權(quán)日2004年5月27日
發(fā)明者樸元虎 申請人:三星電子株式會社