專利名稱：疊層電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種能減低等效串聯(lián)電感(ESL)的疊層電容器。
背景技術(shù)：
近年來(lái)，為減少電能消耗，電源對(duì)設(shè)在數(shù)字電子設(shè)備中的中央處理單元(CPU)提供低電壓。另一方面，隨著當(dāng)今CPU工作頻率的不斷增大，必須給CPU提供較大的負(fù)載電流。
當(dāng)電流流過(guò)CPU中的引線時(shí)，會(huì)因引線的電感引起電壓降。如果負(fù)載電流突然變化，就會(huì)引起較大的電壓降。如果電源給CPU提供較低的電壓，就不能忽略這種電壓降，因?yàn)殡妷旱纳晕⒏淖兙涂赡軐?dǎo)致CPU的故障。因此，穩(wěn)定電壓的重要性就增大。
在CPU中，被稱做退耦電容器的疊層電容器與電源相連，用以穩(wěn)定電源。當(dāng)負(fù)載電流發(fā)生快速瞬變時(shí)，通過(guò)電容器的快速充電和放電，從疊層電容器通加給CPU電流，從而抑制電源電壓的變化。
然而，所述退耦電容器具有等效串聯(lián)電感(ESL)。電壓變化ΔV被表示為ΔV＝ESL×di/dt(這里的di/dt表示電流變化)。另一方面，隨著當(dāng)今CPU工作頻率的繼續(xù)提高，電流變化di/dt更大，而且發(fā)生得更快。因此，由于電流變化di/dt大，退耦電容器自身的ESL極大地影響著電壓的變化。由于通過(guò)減小這個(gè)ESL可使電源中電壓的變化受到抑制，所以提出能夠減小ESL的各種形式的疊層電容器。
一般地說(shuō)，疊層電容器具有與內(nèi)部電極呈交替疊置之片狀介電層的介電元件結(jié)構(gòu)，所述內(nèi)部電極的表面面積小于所述介電層的表面面積。引出電極從內(nèi)部電極引出到介電元件的外表面。當(dāng)通過(guò)引出電極把電流提供給內(nèi)部電極時(shí)，就會(huì)因流過(guò)內(nèi)部電極的電流產(chǎn)生ESL。
譬如，日本專利申請(qǐng)公開(kāi)No.2000-208361中揭示的一種普通疊層電容器，通過(guò)加大引出電極的寬度，同時(shí)減小其間的間隙，使電流流過(guò)的路徑縮短?？s短電流路徑減少了電流所產(chǎn)生的磁通量，從而減小ESL。
日本專利申請(qǐng)公開(kāi)No.2001-185441中揭示的另一種疊層電容器，試圖通過(guò)優(yōu)化各引線電極的長(zhǎng)度L與寬度W之比而減小ESL。日本專利申請(qǐng)公開(kāi)No.2001-284171中揭示的又一種疊層電容器，通過(guò)設(shè)置具有相反極性的相鄰引線電極，使各相鄰引線電極因流過(guò)的電流所致產(chǎn)生的磁通量互相抵銷而減小ESL。

發(fā)明內(nèi)容
然而，隨著近年來(lái)數(shù)字信號(hào)的傳送更快，已經(jīng)突顯出各種數(shù)字器件可以工作的時(shí)鐘頻率超過(guò)1GHz。由于電容器的電感成分阻礙電容器的快速充電和放電，在如此高的時(shí)鐘頻率下工作的數(shù)字器件所用的耦合電容必須具有較小的電感成分，以支持快速變化和大電流。當(dāng)在工作于1GHz或更高頻率下的CPU的電源電路中采用退耦電容器時(shí)，最好使ESL為100pH或更小。
鑒于上述，本發(fā)明的目的在于提供一種疊層電容器，用以給CPU等提供穩(wěn)定的電壓，同時(shí)使ESL被抑制在不超過(guò)100pH。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種疊層電容器，它包括介電元件、多個(gè)內(nèi)部電極、多個(gè)引出電極和多個(gè)外部電極。所述介電元件具有至少一個(gè)側(cè)表面，并包括多個(gè)疊置的片狀介電層，每個(gè)介電層限定一個(gè)預(yù)定的表面面積。所述多個(gè)內(nèi)部電極與各介電層交替疊置。每個(gè)內(nèi)部電極有一導(dǎo)體，它落在預(yù)定的表面面積內(nèi)，并具有位于一個(gè)側(cè)表面附近的第一邊緣。各介電層和內(nèi)部電極限定疊層的方向。每個(gè)引出電極從每一個(gè)第一邊緣延伸到一個(gè)側(cè)表面，而互相不接觸，并且在沿著與所述疊層方向正交的方向在一個(gè)側(cè)表面處的寬度為W。沿與疊層方向正交的方向，各相鄰引出電極的寬度中心之間限定一個(gè)間隔為P。沿所述疊層方向在所述側(cè)表面上設(shè)置所述多個(gè)外部電極，并沿正交方向排布它們。所述多個(gè)外部電極沿正交方向在所述表面上的寬度為W2，并與相應(yīng)的引出電極連接。寬度W1和W2以及間隔P被設(shè)定為滿足關(guān)系0.6P≤W1＜W2，以及0.7P≤W2＜P。
所述疊層電容器最好還具有多個(gè)絕緣層，它們形成于所述側(cè)表面上并且每個(gè)都位于相鄰的外部電極之間。
最好從每個(gè)內(nèi)部電極伸出至少兩個(gè)引出電極。


從以下結(jié)合附圖詳細(xì)描述優(yōu)選實(shí)施例，將使本發(fā)明的上述以及其它目的、特點(diǎn)和優(yōu)點(diǎn)變得愈為清晰，其中圖1是表示本發(fā)明一種優(yōu)選實(shí)施例疊層電容器的透視圖；圖2是第一實(shí)施例疊層電容器的分解透視圖；圖3是表示當(dāng)寬度W1和W2在規(guī)定的范圍內(nèi)變化時(shí)ESL變化的實(shí)驗(yàn)數(shù)據(jù)表；圖4(a)是表示當(dāng)ESL大于100pH時(shí)電壓V與電流A之間關(guān)系的曲線；圖4(b)是表示當(dāng)ESL小于等于100pH時(shí)電壓V與電流A之間關(guān)系的曲線；圖5是所述優(yōu)選實(shí)施例第一種改型的疊層電容器的透視圖，其中的疊層數(shù)目增多；圖6是表示所述優(yōu)選實(shí)施例第二種改型例的疊層電容器的透視圖，其中從單獨(dú)一個(gè)內(nèi)部電極引出多個(gè)引出電極。
具體實(shí)施例方式
以下將參照?qǐng)D1和2描述本發(fā)明一種優(yōu)選實(shí)施例的疊層電容器1。如圖1和2所示，所述疊層電容器1包括介電元件2和第一至第八電極10-17。由疊置的片狀介電層2A-2I構(gòu)成所述介電元件2，這些介電層實(shí)質(zhì)為矩形形狀。介電元件2具有第一側(cè)表面21和第二側(cè)表面22，它與第一側(cè)表面21相對(duì)(圖2中只對(duì)介電層2A有所表示)。通過(guò)疊置用作介電層的陶瓷坯片2A-2I并燒結(jié)已疊置的結(jié)構(gòu)而制成介電元件2。為了用經(jīng)燒結(jié)的組件作為電容器，隨后在介電元件2的各側(cè)面上形成外部電極40-47。
由鎳或鎳合金、銅或銅合金等基本金屬或者具有這些金屬之一為主要成分的金屬合金制成第一至第八電極10-17。將第一至第八電極10-17設(shè)置于每個(gè)介電層2B-2I的頂部上面，但不在介電層2A上。按照這種方式，使介電層2A-2I與電極10-17彼此交疊疊置。把所述第一至第八電極10-17中的每一個(gè)設(shè)置成使內(nèi)部電極10A-17A與引出電極10B-17B一一對(duì)應(yīng)。內(nèi)部電極10A-17A當(dāng)中每一個(gè)的形狀實(shí)質(zhì)上相似，并落在介電層2A-2I的表面面積內(nèi)，使得沿疊層方向?qū)嵸|(zhì)上互相重疊。內(nèi)部電極10A-17A當(dāng)中的每一個(gè)都被設(shè)置成使位于第一側(cè)表面21附近的第一邊緣10C-17C以及位于第二側(cè)表面22附近的第二邊緣10D-17D一一對(duì)應(yīng)。
引出電極10B-13B在沿疊層方向不重疊的位置處，從第一邊緣10C-13C引至介電元件2的第一側(cè)表面21。引出電極14B-17B在沿疊層方向不重疊的位置處，從第二邊緣14D-17D引至介電元件2的第二側(cè)表面22。這些沿疊層方向彼此鄰近的引出電極還在沿與該疊層方向正交的方向(下稱“正交方向”)上在第一側(cè)表面21上也彼此鄰近。
所述各引出電極10B-17B的形狀實(shí)質(zhì)上是一致的，并有兩個(gè)邊緣30，沿所述正交方向確定引出電極10B-17B的寬度W1。另一方面，沿所述正交方向相鄰的各引出電極沿該正交方向分開(kāi)一個(gè)間隔P。該間隔P表示沿正交方向相鄰引出電極中心之間的距離。
各外部電極40-43被設(shè)置在第一側(cè)面21上，并沿正交方向隔開(kāi)一定的間隔，而且與相應(yīng)的引出電極10B-13B一一對(duì)應(yīng)地連接。各外部電極44-47被設(shè)置在第二側(cè)面22上，并沿正交方向隔開(kāi)一定的間隔，而且與相應(yīng)的引出電極14B-17B一一對(duì)應(yīng)地連接。各外部電極40-47的形狀實(shí)質(zhì)上一致，它們每一個(gè)沿正交方向的寬度為W2。寬度W1和W2以及間隔P被設(shè)定為滿足關(guān)系0.6P≤W1＜W2，以及0.7P≤W2＜P。在相鄰?fù)獠侩姌O之間還設(shè)置絕緣層50。在裝配過(guò)程中，這些絕緣層50可以防止因跨過(guò)相鄰?fù)獠侩姌O之間的縫隙而形成的焊橋等所引起的短路。
采用這種結(jié)構(gòu)，疊層電容器1用外部電極40、42、44和46與電源相連，而以外部電極41、43、45和47接地。
接下去說(shuō)明設(shè)定寬度W1和W2與間隔P滿足關(guān)系0.6P≤W1＜W2，以及0.7P≤W2＜P的理由。電流產(chǎn)生磁通量。本實(shí)施例中，由于電流在彼此相鄰的各引出電極內(nèi)在疊層方向上沿著相反的方向流動(dòng)，所以，在彼此相鄰的各引出電極內(nèi)在沿疊層方向上沿相反方向產(chǎn)生磁通量。因此，各引出電極中的磁通量互相抵銷，從而在疊層電容器1中減小了ESL。希望的是把所述間隔P設(shè)定得盡可能短，以增強(qiáng)磁耦合，從而使被抵銷磁通量的量加大。
另一方面，還希望把寬度W1設(shè)定得寬些。加寬寬度W1，就使沿正交方向的引出電極之間的縫隙變窄，同時(shí)就使被抵銷磁通量的量加大。出于與加寬寬度W1同樣的理由，也應(yīng)加寬外部電極的寬度W2。
然而，如果寬度W1并不小于寬度W2，則外部電極就不能完全覆蓋各引出電極，加大了在引出電極之間可能發(fā)生焊橋，這可能導(dǎo)致短路。因此，必須將寬度W1設(shè)定得小于寬度W2。另一方面，如果寬度W2大于等于間隔P，則相鄰?fù)獠侩姌O就可能彼此接觸。所以，必須把寬度W2設(shè)定得小于間隔P。因此，本發(fā)明的發(fā)明人研究了當(dāng)在上述規(guī)定的范圍內(nèi)改變寬度W1和W2時(shí)疊層電容器1的ESL的變化。
圖3表示有關(guān)ESL變化研究的發(fā)現(xiàn)。這種研究中使用2012尺寸的疊層電容器，其中把間隔P設(shè)定在500μm。這里的2012的意思是產(chǎn)品線度為2.0×1.25×1.25mm。如圖3所示，只有在寬度W1大于等于0.6P并且寬度W2大于等于0.7P時(shí)ESL才低于100pH。
圖4(a)表示當(dāng)ESL大于100pH時(shí)，加給在低壓下且為1GHz或更高頻率下工作的數(shù)字器件的電壓V與電流A之間的關(guān)系。圖4(b)表示當(dāng)ESL小于等于100pH(W1≥0.6P且W2≥0.7P)時(shí)，加給在低壓下且為1GHz或更高頻率下工作的數(shù)字器件的電壓V與電流A之間的關(guān)系。如圖所示，比起ESL小于等于100pH時(shí)來(lái)，當(dāng)ESL超過(guò)100pH時(shí)，隨著電流A變化的電壓V的變化更大。其中，為了控制電壓的波動(dòng)，將W1設(shè)定得大于等于0.6P，并且W2設(shè)定得大于等于0.7P。
根據(jù)這些發(fā)現(xiàn)，將寬度W1和W2與間隔P設(shè)定成滿足關(guān)系0.6P≤W1＜W2，以及0.7P≤W2＜P，就可以保持ESL的值小于等于100pH，而防止在2012尺寸的疊層電容器中因焊橋所引起的短路。相應(yīng)地，這種結(jié)構(gòu)可以控制加給CPU的電壓的變化。
圖5示出第一種改型，其中對(duì)原有的疊層附加給另一組圖2所示的介電層2B-2I。另外，圖6示出第二種改型，其中上半部是這種疊層電容器的透視圖，下半部是這種疊層電容器的分解透視圖。在第二種改型中，從單獨(dú)一個(gè)內(nèi)部電極引出多個(gè)引出電極。在這種情況下，從同一內(nèi)部電極引出的引出電極具有相同的極性。
雖然已經(jīng)參照特定的實(shí)施例詳細(xì)描述了本發(fā)明，但對(duì)于那些熟悉本領(lǐng)域的人而言應(yīng)能理解，可以作出多種改型和變換，而不致脫離本發(fā)明的精髓，由所附各權(quán)利要求限定它的范圍。
權(quán)利要求
1.一種疊層電容器，它包括具有至少一個(gè)側(cè)表面的介電元件包含多個(gè)疊置的片狀介電層，每個(gè)介電層限定一個(gè)預(yù)定的表面面積；與各介電層交替疊置的多個(gè)內(nèi)部電極，每個(gè)內(nèi)部電極包含一落在預(yù)定的表面面積內(nèi)的導(dǎo)體，并具有位于一個(gè)側(cè)表面附近的第一邊緣，所述各介電層和內(nèi)部電極限定疊層的方向；多個(gè)引出電極，每個(gè)引出電極都從各第一邊緣延伸到一個(gè)側(cè)表面，而互相不接觸，并且沿著與所述疊層方向正交的方向在一個(gè)側(cè)表面處的寬度為W1；沿與疊層方向正的交方向，各相鄰引出電極的寬度中心之間限定間隔P；在所述側(cè)表面上設(shè)置多個(gè)外部電極，并沿所述疊層方向延伸，而且沿正交方向排布它們；每個(gè)外部電極沿正交方向在所述側(cè)表面上的寬度為W2，并與相應(yīng)的引出電極連接；其中，寬度W1和W2以及間隔P被設(shè)定為滿足關(guān)系0.6P≤W1＜W2，以及0.7P≤W2＜P。
2.如權(quán)利要求1所述的疊層電容器，其中，還包括多個(gè)絕緣層，它們形成于所述側(cè)表面上并且每個(gè)都位于相鄰的外部電極之間。
3.如權(quán)利要求1所述的疊層電容器，其中，從每個(gè)內(nèi)部電極伸出至少兩個(gè)引出電極。
全文摘要
一種疊層電容器，包括介電元件、多個(gè)內(nèi)部電極、多個(gè)引出電極和多個(gè)外部電極。該介電元件是由多個(gè)疊置的介電層形成的疊層元件，并有一側(cè)表面。各內(nèi)部電極與各介電層交替疊置。各引出電極的寬度為W1并從內(nèi)部電極被引出到所述側(cè)表面。所述外部電極的寬度為W2，并在第一側(cè)表面處與引出電極相連。各引出電極彼此分開(kāi)間隔P。寬度W1和W2以及間隔P被設(shè)定為滿足關(guān)系0.6P≤W1＜W2，以及0.7P≤W2＜P。
文檔編號(hào)H01G4/12GK1716477SQ20051008102
公開(kāi)日2006年1月4日 申請(qǐng)日期2005年6月28日 優(yōu)先權(quán)日2004年6月29日
發(fā)明者富樫正明, 福永達(dá)也 申請(qǐng)人:Tdk股份有限公司