專利名稱：碳化硅器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造功率器件的方法以及所得到的器件，更尤其涉及一種碳化硅功率器件以及制造碳化硅功率器件的方法。
背景技術(shù)：
功率器件廣泛地用于承載大電流并承受高電壓。當(dāng)前的功率器件通常由單晶硅半導(dǎo)體材料制成。一種廣泛使用的功率器件是功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。在功率MOSFET中，將控制信號(hào)提供給柵電極，該柵電極通過插入絕緣體與半導(dǎo)體表面分開，該絕緣體可以是但不限于是二氧化硅。通過傳輸多數(shù)載流子進(jìn)行電流導(dǎo)電，而不需要在雙極型晶體管操作中使用的少數(shù)載流子注入。功率MOSFET能夠提供非常安全的工作區(qū)，并且能夠與單位單元結(jié)構(gòu)并行。
如本領(lǐng)域技術(shù)人員所熟知的，功率MOSFET可包括橫向結(jié)構(gòu)或垂直結(jié)構(gòu)。在橫向結(jié)構(gòu)中，漏極、柵極和源極端子都在襯底的相同表面上。相反地，在垂直結(jié)構(gòu)中，源極和漏極在襯底的相對(duì)表面上。
一種廣泛使用的硅功率MOSFET是雙擴(kuò)散MOSFET(DMOSFET)，其使用雙擴(kuò)散工藝制造。在這些器件中，p基區(qū)和n+源區(qū)通過掩模中的公共開口擴(kuò)散。驅(qū)入p基區(qū)比n+源極深。在p基區(qū)和n+源區(qū)之間的橫向擴(kuò)散的差別形成了表面溝道區(qū)。在B.J.Baliga的由PWS PublishingCompany，1996年出版的名稱為“功率半導(dǎo)體器件”的教科書中，具體地說是在名稱為“功率MOSFET”的第7章中，可以找到包括DMOSFET的功率MOSFET的綜述，在此并入其公開作為參考。
當(dāng)前功率器件的研制工作也已經(jīng)包括研究使用碳化硅(SiC)器件用于功率器件。碳化硅與硅相比具有寬的帶隙，較低的介電常數(shù)、高的擊穿場(chǎng)強(qiáng)、高的導(dǎo)熱性和高的飽和電子漂移速度。這些特性可以允許碳化硅功率器件與常規(guī)硅基功率器件相比，在較高溫度、較高功率水平下并且在較低的特定開態(tài)電阻下工作。碳化硅器件比硅器件優(yōu)越的理論分析在Bhatnagar等人的名稱為“Comparison of6H-SiC，3C-SiC and Si for Power Devices”的公開物(IEEETransactions on Electron Devices，Vol.40，1993，第645-655頁)中能發(fā)現(xiàn)。在Palmour的名稱為“Power MOSFET in Silicon Carbide”的美國專利5,506,421中描述了一種以碳化硅制造的功率MOSFET，其被賦予本發(fā)明的受讓人。
雖然存在這些潛在優(yōu)點(diǎn)，但是其難以用碳化硅制造包括功率MOSFET的功率器件。例如，如上所述，通常使用雙擴(kuò)散工藝用硅制造雙擴(kuò)散MOSFET(DMOSFET)，其中將p基區(qū)驅(qū)入得比n+源極更深。不幸的是，在碳化硅中，常規(guī)p和n型摻雜劑的擴(kuò)散系數(shù)比硅小，從而難以使用可接受的擴(kuò)散時(shí)間和溫度獲得p基區(qū)和n+源區(qū)的所需深度。也可使用離子注入來注入p基極和n+源極。例如，參見Shenoy等人的“High-Voltage Double-Implanted Power MOSFET’s in 6H-SiC”，IEEE Electron Device Letters，Vol.18，No.3，1997年3月，第93-95頁。然而，難以控制離子注入?yún)^(qū)的深度和橫向范圍。而且，對(duì)于形成包圍源區(qū)的表面溝道的需要要求使用兩個(gè)分離的注入掩模。則其難以將p基區(qū)和源區(qū)相互對(duì)準(zhǔn)，從而可能影響器件性能。
利用p型注入以碳化硅形成FET的方法例如已經(jīng)由名稱為“Self-Aligned Method of Fabricating Silicon Carbide PowerDevices by Implantation and Lateral Diffusion”的共同受讓的美國專利No.6,107,142進(jìn)行了描述，在此并入其公開的全部內(nèi)容作為參考。而且，PCT國際公開物No.WO98/02916描述了一種用于制造摻雜p型溝道區(qū)層的方法，該溝道區(qū)層在其橫向相對(duì)側(cè)上具有碳化硅層的摻雜n型區(qū)，用于制造電壓控制的半導(dǎo)體器件。將掩蔽層施加到輕n摻雜的碳化硅層的頂部上。在延伸到碳化硅層的掩蔽層中蝕刻孔。將N型摻雜劑注入到由該孔限定的碳化硅層的區(qū)域中，用于在該區(qū)域下方在碳化硅層的表面附近層中獲得n型的高摻雜濃度。將在碳化硅中比n型摻雜劑擴(kuò)散速度高得多的p型摻雜劑注入到由該孔限定的碳化硅層的區(qū)域中至保持表面附近層的摻雜類型的這種程度。然后在將在表面附近層中注入的p型摻雜劑擴(kuò)散到輕n摻雜的碳化硅層的周圍區(qū)域中的這種溫度下加熱碳化硅層，至其中p型摻雜劑占支配地位的溝道區(qū)層在橫向上被產(chǎn)生至高摻雜的n型表面附近層且在該層和碳化硅層的輕n摻雜區(qū)之間的程度。
不需要使用p型注入形成的碳化硅MOSFET在名稱為“SiliconCarbide Inversion Channel MOSFETs”的共同受讓的美國專利No.6,429,041中進(jìn)行了描述，在此并入其公開的全部內(nèi)容作為參考。

發(fā)明內(nèi)容
本發(fā)明的一些實(shí)施例提供用于制造碳化硅MOSFET，其包括在具有漂移區(qū)的碳化硅襯底上形成混合p型碳化硅阱區(qū)?；旌蟨型碳化硅阱區(qū)包括在p型碳化硅外延層中的注入p型碳化硅阱部分，與注入p型碳化硅阱部分接觸并延伸到p型外延層的表面和外延p型碳化硅部分的注入p型碳化硅接觸部分，至少一部分外延p型碳化硅部分對(duì)應(yīng)于MOSFET的p型溝道區(qū)。制造MOSFET還包括形成第一n型碳化硅區(qū)。第一n型碳化硅區(qū)至少部分地在混合p型碳化硅阱區(qū)內(nèi)。制造MOSFET還包括形成與p型溝道區(qū)相鄰并延伸到漂移區(qū)以提供n型溝道區(qū)的第二n型碳化硅區(qū)，和在第二n型碳化硅和至少一部分第一n型碳化硅區(qū)上形成柵極電介質(zhì)。在柵極電介質(zhì)上形成柵極接觸。形成第一接觸以便接觸混合p型碳化硅阱區(qū)的一部分接觸部分第一n型碳化硅區(qū)。在襯底上形成第二接觸。
在本發(fā)明的另外的實(shí)施例中，其中漂移區(qū)是n型碳化硅漂移區(qū)，形成混合p型碳化硅區(qū)包括在n型碳化硅漂移區(qū)上形成p型碳化硅外延層、在p型碳化硅外延層中形成掩埋p型碳化硅區(qū)，該掩埋p型區(qū)具有比p型外延層的載流子濃度高的載流子濃度、和在從掩埋p型區(qū)延伸到p型碳化硅外延層的表面的p型碳化硅外延區(qū)中形成第二p型碳化硅區(qū)。形成掩埋p型碳化硅區(qū)可通過在p型碳化硅外延層上形成第一離子注入掩模、利用該第一離子注入掩模在p型外延層中注入p型摻雜劑來提供。第一離子注入掩模具有對(duì)應(yīng)于掩埋p型碳化硅區(qū)的位置的開口。形成第一n型碳化硅區(qū)可通過利用第一離子注入掩模在p型外延層中注入n型摻雜劑來提供。
在本發(fā)明的另外的實(shí)施例中，形成第二p型碳化硅區(qū)通過在p型碳化硅外延層上形成第二離子注入掩模并利用該第二離子注入掩模在p型外延層中注入p型摻雜劑來提供。第二離子注入掩模具有對(duì)應(yīng)于第二p型碳化硅區(qū)的位置的開口。另外，形成第二n型碳化硅區(qū)可通過在p型碳化硅外延層上形成第三離子注入掩模并利用該第三離子注入掩模在p型外延層中注入n型摻雜劑來提供。第三離子注入掩模具有對(duì)應(yīng)于第二n型碳化硅區(qū)的位置的開口。
在本發(fā)明的另外的實(shí)施例中，制造MOSFET包括通過將p型外延層暴露到從約1200℃到約1800℃的溫度下來激活注入的n型和p型摻雜劑。激活注入的n型和p型摻雜劑之前用鈍化材料覆蓋p型外延層的暴露部分。形成柵極電介質(zhì)可以通過圖案化鈍化材料以提供柵極電介質(zhì)來提供。電壓吸收區(qū)可形成在碳化硅器件DMOSFET周圍。
在本發(fā)明的另外的實(shí)施例中，漂移區(qū)包括在碳化硅襯底上的n型碳化硅外延層并且在該n型碳化硅外延層上形成p型外延層。
在本發(fā)明的其它實(shí)施例中，制造碳化硅功率器件包括在n型碳化硅襯底上的n型碳化硅漂移區(qū)上形成第一p型碳化硅外延層、形成通過第一p型碳化硅外延層并延伸到n型碳化硅漂移區(qū)的n型碳化硅的至少一個(gè)第一區(qū)域以便在第一p型碳化硅外延層中提供至少一個(gè)溝道區(qū)、在與n型碳化硅的第一區(qū)域相鄰并且間隔開的第一p型碳化硅外延層中形成n型碳化硅的至少一個(gè)第二區(qū)域并在p型碳化硅外延層中注入p型摻雜劑以在第一p型碳化硅外延層中形成p型碳化硅的至少一個(gè)掩埋區(qū)。掩埋區(qū)具有比p型碳化硅外延層高的載流子濃度、且位于n型碳化硅的第二區(qū)域和漂移區(qū)之間、并且基本上與鄰近n型碳化硅的第一區(qū)域的n型碳化硅的第二區(qū)域的側(cè)對(duì)準(zhǔn)。也將p型摻雜劑注入到p型碳化硅外延層中以形成通過n型碳化硅的第二區(qū)域延伸到p型碳化硅的掩埋區(qū)的p型碳化硅的至少一個(gè)接觸區(qū)。在n型碳化硅的第一區(qū)域和n型碳化硅的至少一部分第二區(qū)域上形成柵極電介質(zhì)。
在本發(fā)明的另外的實(shí)施例中，制造碳化硅功率器件包括在柵極電介質(zhì)上形成柵極接觸、形成第一接觸以便接觸p型碳化硅的接觸區(qū)的一部分與n型碳化硅的第二區(qū)域、和在襯底上形成第二接觸。
在本發(fā)明的一些實(shí)施例中，形成n型碳化硅的至少一個(gè)第二區(qū)域并在p型碳化硅外延層中注入p型摻雜劑以形成至少一個(gè)掩埋區(qū)通過下述來提供圖案化在p型外延層上的第一掩模層，該第一掩模層具有對(duì)應(yīng)于n型碳化硅的該至少一個(gè)第二區(qū)域和該至少一個(gè)掩埋區(qū)的開口，利用圖案化的第一掩模層注入p型摻雜劑以提供該至少一個(gè)掩埋區(qū)，和利用圖案化的第一掩模層注入n型摻雜劑以提供n型碳化硅的該至少一個(gè)第二區(qū)域。在p型碳化硅外延層中注入n型摻雜劑和注入p型摻雜劑之后激活注入的n型摻雜劑和p型摻雜劑。激活注入的n型摻雜劑和p型摻雜劑可以通過將注入的第一p型外延層暴露到從約1200℃到約1800℃的溫度下來提供。暴露注入的第一p型外延層之前用鈍化材料覆蓋第一p型外延層的暴露部分。形成柵極電介質(zhì)可通過圖案化鈍化材料以提供柵極電介質(zhì)來提供。
在本發(fā)明的另外的實(shí)施例中，在p型碳化硅外延層中注入p型摻雜劑以形成p型碳化硅的至少一個(gè)接觸區(qū)通過下述來提供在p型碳化硅外延層上形成第二掩模層，該第二掩模層具有對(duì)應(yīng)于該至少一個(gè)接觸區(qū)的位置的開口，和利用該第二掩模層在p型外延層中注入p型摻雜劑。此外，形成n型碳化硅區(qū)的至少一個(gè)第二區(qū)域可以通過下述來提供在p型碳化硅外延層上形成第三掩模層，該第三掩模層具有對(duì)應(yīng)于n型碳化硅的該至少一個(gè)第二區(qū)域的位置的開口，和利用第三掩模層在p型外延層中注入n型摻雜劑。
制造碳化硅功率器件還包括在碳化硅器件周圍形成電壓吸收區(qū)。也在碳化硅襯底上形成n型碳化硅外延層，該n型碳化硅外延層提供n型漂移區(qū)。而且，該掩埋區(qū)可以延伸到漂移區(qū)。
本發(fā)明的另外的實(shí)施例提供了垂直碳化硅MOSFET，其包括在碳化硅襯底上的混合p型碳化硅阱區(qū)、在混合p型碳化硅阱區(qū)中的n型碳化硅源區(qū)、與n型碳化硅源區(qū)相鄰并且間隔開的n型碳化硅溝道區(qū)以及在n型碳化硅溝道區(qū)和至少一部分n型碳化硅源區(qū)上的柵極電介質(zhì)。將柵極接觸提供在柵極電介質(zhì)上。將第一接觸提供在一部分混合p型碳化硅阱區(qū)和n型碳化硅源區(qū)上。將第二接觸提供在襯底上。
在本發(fā)明的另外的實(shí)施例中，混合p型碳化硅阱區(qū)包括在p型碳化硅外延層中的注入的p型碳化硅阱部分、接觸注入的p型碳化硅阱部分并延伸到p型外延層的表面的注入p型碳化硅接觸部分、和p型碳化硅外延層的外延p型碳化硅部分，其至少一部分對(duì)應(yīng)于MOSFET的p型溝道區(qū)。還將n型外延層提供在混合p型碳化硅阱區(qū)和襯底之間。
在本發(fā)明的一些實(shí)施例中，n型源區(qū)和n型溝道區(qū)包括具有注入的n型摻雜劑的p型外延層的區(qū)域。另外，將電壓吸收區(qū)提供在碳化硅器件MOSFET的周圍。鈍化層也可以提供在p型外延層的暴露部分上。
在本發(fā)明的其它實(shí)施例中，垂直碳化硅功率器件的單位單元包括在n型碳化硅襯底上的n型碳化硅漂移區(qū)上的第一p型碳化硅外延層、通過第一p型碳化硅外延層延伸到n型漂移區(qū)的n型碳化硅的至少一個(gè)第一區(qū)域、與n型碳化硅的第一區(qū)域相鄰并且間隔開的n型碳化硅的至少一個(gè)第二區(qū)域、和在第一p型碳化硅外延層中的p型碳化硅的至少一個(gè)注入的掩埋區(qū)。該注入的掩埋區(qū)具有比p型碳化硅外延層高的載流子濃度，位于n型碳化硅的該至少一個(gè)第二區(qū)域和漂移區(qū)之間，并且基本上與鄰近n型碳化硅的第一區(qū)域的n型碳化硅的第二區(qū)域的側(cè)對(duì)準(zhǔn)。將柵極電介質(zhì)提供在第一p型碳化硅層中的n型碳化硅的第一區(qū)域和n型碳化硅的至少一部分第二區(qū)域上方。
在本發(fā)明的另外的實(shí)施例中，單位單元包括通過n型碳化硅的該至少一個(gè)第二區(qū)域延伸到p型碳化硅的該至少一個(gè)掩埋區(qū)的p型碳化硅的至少一個(gè)接觸區(qū)。此外，在柵極電介質(zhì)上可以提供柵極接觸?？梢蕴峁┑谝唤佑|以接觸一部分接觸區(qū)和n型碳化硅的第二區(qū)域?？梢栽谝r底上提供第二接觸。
在本發(fā)明的另外的實(shí)施例中，n型外延層提供在第一p型碳化硅外延層和襯底之間。n型碳化硅的第一和第二區(qū)域可以是具有注入的n型摻雜劑的第一p型外延層的區(qū)域。在第一p型外延層中可以提供溝槽，且n型碳化硅的第一區(qū)域可以包括與該溝槽的側(cè)壁相鄰的n型碳化硅的區(qū)域。在第一p型外延層的暴露部分上可以提供鈍化層。電壓吸收區(qū)也可提供在碳化硅器件的周圍。
本發(fā)明的另外的實(shí)施例提供了通過形成第一導(dǎo)電類型的混合碳化硅阱區(qū)制造碳化硅金屬氧化物半導(dǎo)體(MOS)選通器件的方法和這些器件。形成混合碳化硅阱區(qū)包括形成第一導(dǎo)電類型的第一碳化硅外延層、在碳化硅外延層中注入離子以在碳化硅外延層中提供第一導(dǎo)電類型的注入阱部分、和在碳化硅外延層中注入離子以提供與注入阱部分接觸并延伸到外延層的表面的注入接觸部分。在混合碳化硅阱區(qū)內(nèi)至少部分地形成第二導(dǎo)電類型的第一碳化硅區(qū)。第二導(dǎo)電類型的第二碳化硅區(qū)被形成為與阱區(qū)相鄰并與第一碳化硅區(qū)間隔開。在第二碳化硅區(qū)和至少部分第一碳化硅區(qū)上形成柵極電介質(zhì)，并在柵極電介質(zhì)上形成柵極接觸。外延層的未注入部分對(duì)應(yīng)于器件的溝道區(qū)。
在本發(fā)明的另外的實(shí)施例中，第一導(dǎo)電類型是p型，以及第二導(dǎo)電類型是n型。在本發(fā)明的其它實(shí)施例中，第一導(dǎo)電類型是n型，以及第二導(dǎo)電類型是p型。
在本發(fā)明的一些實(shí)施例中，在第二導(dǎo)電類型的漂移區(qū)上形成外延層，且碳化硅的第一區(qū)域延伸到漂移區(qū)以提供場(chǎng)效應(yīng)晶體管。漂移區(qū)可以是碳化硅和/或碳化硅襯底的外延層。
在本發(fā)明的其它實(shí)施例中，在第一導(dǎo)電類型碳化硅層上形成外延層，且碳化硅的第一區(qū)域延伸到第一導(dǎo)電類型碳化硅層，以提供絕緣柵雙極晶體管。第一導(dǎo)電類型碳化硅層可以是碳化硅和/或碳化硅襯底的外延層。


圖1是本發(fā)明的一些實(shí)施例的功率MOSFET的截面圖。
圖2至11是示出用于制造本發(fā)明的一些實(shí)施例的圖1的功率MOSFET的方法的截面圖。
圖12是根據(jù)本發(fā)明的一些實(shí)施例的絕緣柵雙極晶體管(IGBT)的截面圖。
具體實(shí)施例方式
現(xiàn)在，以下將參考附圖更加全面地描述本發(fā)明，附圖中示出了本發(fā)明的實(shí)施例。然而，本發(fā)明可體現(xiàn)為多種不同的形式，且不應(yīng)該解釋為局限于在此列出的實(shí)施例。更確切地說，提供這些實(shí)施例以使本公開全面并完整，且這些實(shí)施例將全面地將本發(fā)明的范圍傳達(dá)給本領(lǐng)域技術(shù)人員。在圖中，為了清楚起見放大了層和區(qū)域的尺寸和相對(duì)尺寸。應(yīng)當(dāng)理解，當(dāng)元件或?qū)颖环Q為在另一元件或?qū)印吧厦妗?、“連接到”或“耦合到”另一元件或?qū)訒r(shí)，其可以直接在另一元件或?qū)由厦?、直接連接或耦合到另一元件或?qū)?，或者也可存在插入元件或?qū)印Ｏ喾?，?dāng)元件被稱為“直接”在另一元件或?qū)印吧稀薄ⅰ爸苯舆B接到”或“直接耦合到”另一元件或?qū)訒r(shí)，不存在插入元件或?qū)印Ｘ灤┤念愃频臄?shù)字表示類似的元件。如在此所使用的，術(shù)語“和/或”包括一種或多種相關(guān)所列項(xiàng)的任意以及所有組合。
應(yīng)當(dāng)理解，盡管在此可以使用術(shù)語第一、第二等來描述各種元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分應(yīng)當(dāng)不受這些術(shù)語的限制。這些術(shù)語僅用于區(qū)分一個(gè)元件、部件、區(qū)域、層或部分與另一個(gè)區(qū)域、層或部分。由此，在不脫離本發(fā)明的教導(dǎo)的情況下以下討論的第一元件、部件、區(qū)域、層或部分可稱作第二元件、部件、區(qū)域、層或部分。
另外，相對(duì)的術(shù)語，如“下部”或“底部”和“上部”或“頂部”在此可用于描述如圖中所示的一個(gè)元件與另外的元件的關(guān)系。應(yīng)當(dāng)理解，相對(duì)的術(shù)語意指包括除了圖中示出的定向之外的不同的器件定向。例如，如果圖中的器件被反轉(zhuǎn)，則描述為在其他元件的“下部”側(cè)上的元件將取向?yàn)樵谠撈渌摹吧喜俊眰?cè)上。因此，示范性術(shù)語“下部”可以根據(jù)圖的特定方向包括“下部”和“上部”兩個(gè)定向。類似地，如果在其中一個(gè)圖中的器件被反轉(zhuǎn)，則描述為在其他元件“下方”或“下面”的元件將取向?yàn)樵谠撈渌摹吧戏健薄Ｒ虼?，示范性術(shù)語“下方”或“下面”可以包括上方和下方兩個(gè)定向。
在此將參考作為本發(fā)明的理想化實(shí)施例的示范性圖示的截面圖描述本發(fā)明的實(shí)施例。由此，例如，可以預(yù)期由制造技術(shù)和/或容差導(dǎo)致的圖示形狀的變化。由此，本發(fā)明的實(shí)施例不應(yīng)解釋為局限于在此示出的區(qū)域的特定形狀，而是包括了例如由制造產(chǎn)生的形狀偏差。例如，示出為矩形的注入?yún)^(qū)在其邊緣處通常具有略圓的或彎曲的特征和/或注入濃度梯度，而不是從注入到非注入?yún)^(qū)的二元變化。相似地，通過注入形成的掩埋區(qū)可能導(dǎo)致在掩埋區(qū)和通過其發(fā)生注入的表面之間的區(qū)域中的一些注入。由此，在圖中示出的區(qū)域?qū)嶋H上是示意性的，且其形狀不意在表示器件的區(qū)域的精確形狀，且不意在限制本發(fā)明的范圍。
對(duì)于各種層/區(qū)域，參考特定極性導(dǎo)電類型描述本發(fā)明的實(shí)施例。然而，如本領(lǐng)域技術(shù)人員所理解的，可將區(qū)域/層的極性反轉(zhuǎn)以提供相反極性的器件。
本發(fā)明預(yù)防(prevention)的一些實(shí)施例提供了包括碳化硅的混合阱區(qū)的垂直功率MOSFET和/或IGBT。如在此所使用的，術(shù)語“混合阱區(qū)”指的是包括外延形成的區(qū)域和注入?yún)^(qū)兩者的碳化硅器件的阱區(qū)。如本領(lǐng)域技術(shù)人員已知的，碳化硅的摻雜區(qū)可以通過外延生長和/或通過注入形成。例如，碳化硅的p型區(qū)可以在存在p型摻雜劑的情況下通過外延生長或通過在未摻雜的p型或n型外延層中注入p型摻雜劑來形成。由外延生長形成的結(jié)構(gòu)不同于由注入形成的結(jié)構(gòu)。由此，術(shù)語“外延區(qū)”和“注入?yún)^(qū)”從結(jié)構(gòu)上區(qū)分不同的碳化硅區(qū)域，且在此可用作碳化硅區(qū)域的結(jié)構(gòu)特性的描述和/或作為形成這些碳化硅區(qū)域的方法的描述。
雖然參考MOSFET和IGBT描述本發(fā)明的實(shí)施例，但是混合阱區(qū)可用在其它器件如輕摻雜的MOSFET(LDMOSFET)或其它這類器件中。因此，本發(fā)明的一些實(shí)施例可包括具有在此參考MOSFET和/或IGBT描述的混合阱區(qū)的任何MOS選通器件。
現(xiàn)在參考圖1，示出了垂直功率MOSFET和垂直功率MOSFET的單位單元的實(shí)施例。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，垂直碳化硅MOSFET通常以單位單元重復(fù)。示出這些單位單元在線100a和100c或者線100b和100c之間。為了便于說明，將描述兩個(gè)單位單元MOSFET，然而，如本領(lǐng)域技術(shù)人員所理解的，另外的單位單元可沿著一個(gè)方向或沿著通常正交的兩個(gè)方向結(jié)合到MOSFET中，同時(shí)仍受益于本發(fā)明的教導(dǎo)。
如從圖1中看到的，本發(fā)明的一些實(shí)施例的MOSFET包括n+單晶碳化硅襯底10。在襯底10的第一面上提供n-碳化硅層12。p型外延形成的碳化硅區(qū)14在n型層12上，且可提供p阱區(qū)。在碳化硅的n+區(qū)20下方的p阱區(qū)14中提供p+碳化硅的掩埋區(qū)18，其也提供在p型外延區(qū)14中。n+區(qū)20可提供器件的源區(qū)。p++區(qū)19從p阱區(qū)14的面延伸到掩埋區(qū)18，并且可提供接觸區(qū)。與n+源區(qū)20相鄰并間隔開的是延伸到n-層12的n型碳化硅區(qū)21。n型碳化硅區(qū)21可提供n型溝道區(qū)。外延p阱區(qū)14的區(qū)域在n+源區(qū)20之間并可提供p型碳化硅溝道區(qū)。適合的介電材料如SiO2的柵絕緣層22在溝道區(qū)21上方延伸，并延伸到n+源區(qū)20。在與溝道區(qū)21相對(duì)的柵極層上提供柵極接觸26。在p++接觸區(qū)19和n+源區(qū)20之間提供源極接觸24，且在與p型外延區(qū)14相對(duì)的襯底10的面上提供漏極接觸28。
在本發(fā)明的一些實(shí)施例中，可使用n-碳化硅襯底10，且可省略碳化硅層12。可提供襯底10的n+外延層和/或后側(cè)注入，且可在該外延層/注入?yún)^(qū)上提供漏極接觸28。由此，根據(jù)本發(fā)明的實(shí)施例的MOS柵極和混合阱結(jié)構(gòu)可以與例如共同受讓的美國專利申請(qǐng)序列No.10/686,795中描述的那些的器件一起使用，該專利申請(qǐng)于2003年10月16日提交且名稱為“METHODS OF FORMING POWER SEMICONDUCTORDEVICES USING BOULE-GROWN SILICON CARBIDE DRIFT LAYERS ANDPOWER SEMICONDUCTOR DEVICES FORMED THEREBY”，在此并入其公開的全部內(nèi)容作為參考。
在p型外延區(qū)上方的掩埋p型區(qū)18的增加的摻雜濃度能夠避免n型區(qū)14和漂移層12之間的穿通。在一些實(shí)施例中，掩埋p型區(qū)在n型區(qū)20和漂移層12之間。而且，p型區(qū)18可以基本上與鄰近n型溝道區(qū)21的n型區(qū)20的側(cè)對(duì)準(zhǔn)。尤其，在本發(fā)明的一些實(shí)施例中，p型區(qū)18延伸到但不超越n型區(qū)20的邊緣。
通過提供包括注入掩埋p型區(qū)18和外延p型溝道區(qū)的混合p型阱區(qū)，可提供平面MOSFET。平面MOSFET可更易于制造，且可具有優(yōu)于非平面器件的改善的可靠性。而且，由于掩埋p型區(qū)18基本不延伸到p型溝道區(qū)中，因此可提供p型溝道區(qū)而不會(huì)發(fā)生由離子注入導(dǎo)致的退化。而且，通常，載流子遷移率與p型摻雜相反地相關(guān)，使得摻雜越高，載流子遷移率就越低。通過提供p型溝道區(qū)和p型掩埋區(qū)的不同摻雜，可以降低穿通的可能性而基本上不會(huì)降低溝道區(qū)中的載流子遷移率。由此，例如，期望本發(fā)明的一些實(shí)施例的器件可以具有與50cm2/V-s一樣高的遷移率。
可選地，可提供在MOSFET周邊處散布電場(chǎng)以便降低場(chǎng)擁擠(crowding)的電壓吸收區(qū)。尤其，可通過在p型外延區(qū)14中形成一個(gè)臺(tái)階或多個(gè)臺(tái)階來形成電壓吸收區(qū)。這種臺(tái)階可形成具有包圍器件的側(cè)壁的臺(tái)面。而且，在器件的外圍處可形成p-區(qū)，以進(jìn)一步散布電場(chǎng)。這種電壓吸收區(qū)的形成和這種電壓吸收區(qū)的替換實(shí)施例在下面將進(jìn)一步詳細(xì)地描述。然而，本發(fā)明不應(yīng)解釋為局限于特定的電壓吸收區(qū)結(jié)構(gòu)。例如，可提供在p型外延區(qū)14中的多個(gè)臺(tái)階。相似地，在器件的外圍處形成的p-區(qū)可被分級(jí)以進(jìn)一步散布電場(chǎng)。
在具有電壓吸收區(qū)的本發(fā)明的實(shí)施例中，電壓吸收區(qū)可具有一個(gè)或多個(gè)臺(tái)階以逐步降低p型外延層14的厚度?？山档驮谂_(tái)階區(qū)域中的p型外延層14的厚度，以便該厚度和p型外延層14的載流子濃度的摻雜的乘積在約1×1012cm-2和約1×1013cm-2之間。p-碳化硅的區(qū)域可例如通過本領(lǐng)域技術(shù)人員已知的離子注入技術(shù)形成于p型外延層14中。這種注入可通過利用本領(lǐng)域技術(shù)人員已知的技術(shù)掩模然后注入n型摻雜劑以補(bǔ)償p型外延層14的區(qū)域來完成。在接觸區(qū)18和p-碳化硅的區(qū)域之間的距離可以基于器件的所需擊穿電壓。例如，約150μm的距離可適合于2kV器件。如本領(lǐng)域技術(shù)人員所理解的，可利用其它距離，同時(shí)受益于本發(fā)明的教導(dǎo)。
也可蝕刻電壓吸收區(qū)，以隔離器件。這種蝕刻工藝可通過p型外延層14蝕刻至n型外延層12，以形成具有延伸至和/或進(jìn)入n型外延層12的側(cè)壁的臺(tái)面?？商鎿Q地，該臺(tái)面的側(cè)壁可延伸通過n型外延層12并到達(dá)和/或進(jìn)入襯底10。優(yōu)選地，該臺(tái)面的側(cè)壁基于如上所述的器件的所需擊穿電壓，與源極接觸區(qū)18隔開一段距離地延伸通過電壓吸收p-區(qū)。可替換地，可通過掩模和外延層14的選擇性外延生長來形成電壓吸收區(qū)。在本發(fā)明的這種實(shí)施例中，如下所討論的圖2的結(jié)構(gòu)的形成可被修改以結(jié)合選擇性外延生長工藝。
現(xiàn)在將描述本發(fā)明的一些實(shí)施例的制造方法。如在圖2中看到的，在n+碳化硅襯底10上形成n-外延層12。該n-層12可具有從約5到約200μm的厚度和用以提供從約1×1014cm-3到約1×1017cm-3的載流子濃度的摻雜。在本發(fā)明的特定實(shí)施例中，n層12為約12μm厚，并被摻雜以提供約5×1015cm-3的載流子濃度。然后在n-外延層12上生長p型外延層14。p型外延層14可具有從約0.5至約3μm的厚度，和用以提供從約2×1016cm-3到約5×1017cm-3的載流子濃度的摻雜。在本發(fā)明的特定實(shí)施例中，p型外延層14為約0.5μm厚，且被摻雜以提供約1×1016cm-3的載流子濃度。在p型外延層14上形成掩模層100并將其圖案化以形成對(duì)應(yīng)于器件的源區(qū)20和掩埋p型區(qū)18的開口。
如圖3和4中所見，可通過圖案化具有對(duì)應(yīng)于源區(qū)20的位置的開口的掩模層100來形成掩埋p型區(qū)18和源區(qū)20。通過使用圖案化的掩模100的p型摻雜劑的離子注入來形成掩埋p型區(qū)18。在一些實(shí)施例中，掩埋p型區(qū)18可延伸到并進(jìn)入漂移區(qū)(例如，n型外延層12)中。p型摻雜劑可以是鋁或其他合適的p型摻雜劑。在本發(fā)明的特定實(shí)施例中，p型區(qū)18具有小于約區(qū)域21可被形成到的厚度的厚度，例如從約0.2μm到約1μm。在本發(fā)明的特定實(shí)施例中，掩埋p型區(qū)18從p型外延層14的表面延伸從約0.2μm的深度到約0.7μm的深度。而且，可摻雜p型區(qū)18以提供從約1017cm-3到約1018cm-3的載流子濃度。在本發(fā)明的特定實(shí)施例中，可摻雜p型區(qū)18以提供約1×1018cm-3的載流子濃度。
如圖4中所見，源區(qū)20通過利用圖案化的掩模100將n型摻雜劑注入到p型外延層14中來形成。用于所有n型注入的n型摻雜劑可以是氮和/或磷，然而，也可以利用其他n型摻雜劑。n型源區(qū)20可以延伸進(jìn)入p型外延層中從約0.2μm到約0.3μm的距離。可摻雜n型源區(qū)以提供足以允許形成良好歐姆接觸的載流子濃度。在本發(fā)明的特定實(shí)施例中，n型源區(qū)在p型外延層中延伸至約0.2μm的深度，并被摻雜以提供約1×1019cm-3的載流子濃度。
雖然描述了本發(fā)明的實(shí)施例是在圖案化的掩模100中使用相同的窗口用于注入p型區(qū)18和源區(qū)20，但是，在本發(fā)明的一些實(shí)施例中，可使用不同尺寸的窗口來補(bǔ)償注入的分散。
如圖5和6中所見，去除掩模110，并形成和圖案化另一掩模110以提供對(duì)應(yīng)于接觸區(qū)19的開口。通過利用圖案化的掩模130的離子注入形成p型接觸區(qū)19。該接觸區(qū)19可從外延層14的表面延伸到掩埋p型區(qū)18，并且可被摻雜以提供從約5×1018cm-3到約1×1021cm-3的載流子濃度。在本發(fā)明的特定實(shí)施例中，接觸區(qū)19具有約1×1019cm-3的載流子濃度并在p型外延層14中延伸至約0.4μm的深度。
圖7和8示出了本發(fā)明的一些實(shí)施例的溝道區(qū)21的形成。如圖7中所見，去除掩模110并圖案化另一掩模層120以具有對(duì)應(yīng)于接觸區(qū)19的開口。如圖8中所見，溝道區(qū)21可通過利用圖案化的掩模120在p型外延層14中注入n型摻雜劑來形成，以便形成通過p型外延層14延伸到漂移區(qū)(例如n型外延層12)的溝道區(qū)21。當(dāng)器件導(dǎo)通時(shí)，該n型溝道可以是提供從MOS溝道到輕摻雜的漂移區(qū)的路徑的區(qū)域，允許電子從源區(qū)流到漏區(qū)。在關(guān)斷狀態(tài)下，該n溝道區(qū)可以從反向偏置的pn結(jié)是電子耗盡的，其形成在該溝道區(qū)的兩側(cè)上。在關(guān)斷狀態(tài)下，在溝道區(qū)兩側(cè)上的pn結(jié)可屏蔽MOS區(qū)不受高電場(chǎng)的影響，其可能導(dǎo)致與溝槽器件如UMOSFET相比更高的器件可靠性。
可利用任一種合適的n型摻雜劑。在本發(fā)明的一些實(shí)施例中，可將氮用作n型摻雜劑。在本發(fā)明的一些實(shí)施例中的n型溝道21的載流子濃度是從p型外延層14的載流子濃度的1至200％，以及在本發(fā)明的特定實(shí)施例中，是從30至50％(例如約1×1016)。n型溝道21通過p型外延區(qū)延伸到漂移區(qū)。在特定實(shí)施例中，n型溝道21在p型外延區(qū)中延伸大約0.5μm。
在本發(fā)明的替換實(shí)施例中，溝道區(qū)21還可通過首先在p型外延層中蝕刻溝槽、然后在溝槽的暴露部分(底部和側(cè)壁)中注入n型摻雜劑以提供溝道區(qū)21來形成?？墒褂门c上面參考圖3討論的那些相似的載流子濃度。
圖9示出了沉積的氧化物和/或其它鈍化材料的可選蓋層140的形成。蓋層140可具有從約0.01μm到約1μm的厚度。在任一種情況下，無論是否使用蓋層140，器件都可暴露到從約900℃變化到約1800℃且在一些實(shí)施例中為約1600℃的高溫退火長達(dá)幾分鐘，如五分鐘，以便激活n型和p型注入。
如圖10中所示，在退火之后，可以剝離器件和沉積在器件上的介電材料層30’的蓋層140，以便提供柵極介電材料?？商鎿Q地，可將蓋層140用作柵極介電材料。在本發(fā)明的一些實(shí)施例中，介質(zhì)材料和/或蓋層可按照名稱為“Method of N2O annealing an oxide layer ona silicon carbide layer”的美國專利No.6,610,366、名稱為“Methodof N2O growth of an oxide layer on a silicon carbide layer”的美國專利申請(qǐng)公開物No.US2002/0072247A1和/或名稱為“Methodof fabricating an oxide layer on a silicon carbide layerutilizing an anneal in a hydrogen environment”的美國專利申請(qǐng)公開物No.US2002/0102358A1中所描述的那樣形成，在此并入其公開的全部內(nèi)容作為參考。在任一種情況下，可通過在柵極介電材料上形成金屬接觸來形成柵極接觸26。適合的柵極接觸材料包括但不限于鋁、多晶硅和鉬。而且，如本領(lǐng)域技術(shù)人員所理解的，也可利用多層的柵極接觸。
如圖11中所示，可在介電材料30’中形成接觸孔，并在接觸孔中形成歐姆接觸以提供源極接觸24。相似地，可在襯底10上形成歐姆接觸28。合適的歐姆接觸材料包括但不限于鎳、鈦合金和鋁。然后可對(duì)沉積的金屬接觸在從約500℃變化到約1200℃的高溫下進(jìn)行燒結(jié)。也可在這些接觸上沉積覆蓋層金屬，例如，以便于至器件的連接。
本領(lǐng)域技術(shù)人員應(yīng)該理解，可改變圖2-11中的步驟的順序。由此，例如，在形成圖4的n+區(qū)20之前可形成圖8的溝道區(qū)21。相似地，可在形成n+區(qū)20或溝道區(qū)21之前或之后形成掩埋p+區(qū)18和/或接觸區(qū)19。相似地，例如可通過沉積和圖案化金屬層然后提供介電層140并在介電層中形成至接觸24的開口來形成接觸24。因此，本發(fā)明不應(yīng)當(dāng)解釋為局限于在此描述的操作的精確順序，而是意在包括按照本公開對(duì)于本領(lǐng)域技術(shù)人員來說明顯的其它制造順序。
圖12示出了本發(fā)明的另外的實(shí)施例，其中將具有混合阱區(qū)的MOS選通器件提供作為IGBT。如圖12中所見，通過利用p型襯底210和p型外延層212，可將圖1中示出的結(jié)構(gòu)提供為IGBT。可替換地，如果使用了n型襯底和外延層，則外延層14和注入?yún)^(qū)19和18可以是n型的，且注入?yún)^(qū)20和21可以是p型的。圖12的器件可以基本上按照以上參考圖2至11所描述的來制造，除了對(duì)于上述導(dǎo)電類型的多種修改之外。
在圖和說明中，已經(jīng)公開了本發(fā)明的典型的優(yōu)選實(shí)施例，盡管使用了特定術(shù)語，但是它們僅用于一般性和描述性的意義并且不用于限制的目的，在以下的權(quán)利要求中列出了本發(fā)明的范圍。
權(quán)利要求
1.一種制造碳化硅MOSFET的方法，包括在具有漂移區(qū)的碳化硅襯底上形成混合p型碳化硅阱區(qū)，該混合p型碳化硅阱區(qū)包括在p型碳化硅外延層中的注入p型碳化硅阱部分；接觸注入p型碳化硅阱部分并延伸到p型外延層的表面的注入p型碳化硅接觸部分；和外延p型碳化硅部分，至少一部分外延p型碳化硅部分對(duì)應(yīng)于MOSFET的p型溝道區(qū)；至少部分地在混合p型碳化硅阱區(qū)內(nèi)形成第一n型碳化硅區(qū)；形成與p型溝道區(qū)相鄰并延伸到漂移區(qū)以提供n型溝道區(qū)的第二n型碳化硅區(qū)；在第二n型碳化硅和至少一部分第一n型碳化硅區(qū)上形成柵極電介質(zhì)；在柵極電介質(zhì)上形成柵極接觸；形成第一接觸以接觸混合p型碳化硅阱區(qū)的接觸部分的一部分第一n型碳化硅區(qū)；以及在襯底上形成第二接觸。
2.如權(quán)利要求1的方法，其中漂移區(qū)是n型碳化硅漂移區(qū)，且其中形成混合p型碳化硅阱區(qū)包括在n型碳化硅漂移區(qū)上形成p型碳化硅外延層；在p型碳化硅外延層中形成掩埋p型碳化硅區(qū)，該掩埋p型區(qū)具有比p型外延層的載流子濃度高的載流子濃度；以及在p型碳化硅外延區(qū)中形成第二p型碳化硅區(qū)，其從掩埋p型區(qū)延伸到p型碳化硅外延層的表面。
3.如權(quán)利要求2的方法，其中形成掩埋p型碳化硅區(qū)包括在p型碳化硅外延層上形成第一離子注入掩模，該第一離子注入掩模具有對(duì)應(yīng)于掩埋p型碳化硅區(qū)的位置的開口；利用第一離子注入掩模在p型外延層中注入p型摻雜劑；以及其中形成第一n型碳化硅區(qū)包括利用第一離子注入掩模在p型外延層中注入n型摻雜劑。
4.如權(quán)利要求3的方法，其中形成第二p型碳化硅區(qū)包括在p型碳化硅外延層上形成第二離子注入掩模，該第二離子注入掩模具有對(duì)應(yīng)于第二p型碳化硅區(qū)的位置的開口；以及利用第二離子注入掩模在p型外延層中注入p型摻雜劑。
5.如權(quán)利要求4的方法，其中形成第二n型碳化硅區(qū)包括在p型碳化硅外延層上形成第三離子注入掩模，該第三離子注入掩模具有對(duì)應(yīng)于第二n型碳化硅區(qū)的位置的開口；以及利用第三離子注入掩模在p型外延層中注入n型摻雜劑。
6.如權(quán)利要求5的方法，進(jìn)一步包括通過將p型外延層暴露到從約1200℃到約1800℃的溫度來激活注入的n型和p型摻雜劑。
7.如權(quán)利要求6的方法，其中激活注入的n型和p型摻雜劑之前用鈍化材料覆蓋p型外延層的暴露部分。
8.如權(quán)利要求7的方法，其中形成柵極電介質(zhì)包括圖案化鈍化材料以提供柵極電介質(zhì)。
9.如權(quán)利要求1的方法，進(jìn)一步包括在碳化硅器件MOSFET周圍形成電壓吸收區(qū)。
10.如權(quán)利要求1的方法，其中漂移區(qū)包括在碳化硅襯底上的n型碳化硅外延層，且其中在n型碳化硅外延層上形成p型外延層。
11.一種制造碳化硅功率器件的方法，包括在n型碳化硅襯底上的n型碳化硅漂移區(qū)上形成第一p型碳化硅外延層；形成通過第一p型碳化硅外延層并延伸到n型碳化硅漂移區(qū)的n型碳化硅的至少一個(gè)第一區(qū)域，以在第一p型碳化硅外延層中提供至少一個(gè)溝道區(qū)；在第一p型碳化硅外延層中形成n型碳化硅的至少一個(gè)第二區(qū)域，其與n型碳化硅的第一區(qū)域相鄰并間隔開；在p型碳化硅外延層中注入p型摻雜劑，以在第一p型碳化硅外延層中形成p型碳化硅的至少一個(gè)掩埋區(qū)，該至少一個(gè)掩埋區(qū)具有比p型碳化硅外延層高的載流子濃度，并且位于n型碳化硅的該至少一個(gè)第二區(qū)域和漂移區(qū)之間，而且基本上與鄰近n型碳化硅的該至少一個(gè)第一區(qū)域的n型碳化硅的該至少一個(gè)第二區(qū)域的側(cè)對(duì)準(zhǔn)；在p型碳化硅外延層中注入p型摻雜劑，以形成通過n型碳化硅的該至少一個(gè)第二區(qū)域延伸到p型碳化硅的該至少一個(gè)掩埋區(qū)的p型碳化硅的至少一個(gè)接觸區(qū)；以及在n型碳化硅和n型碳化硅的至少一部分第二區(qū)域上形成柵極電介質(zhì)。
12.如權(quán)利要求11的方法，進(jìn)一步包括在柵極電介質(zhì)上形成柵極接觸；形成第一接觸以便接觸p型碳化硅的一部分接觸區(qū)和n型碳化硅的第二區(qū)域；和在襯底上形成第二接觸。
13.如權(quán)利要求11的方法，其中形成n型碳化硅的該至少一個(gè)第二區(qū)域和在p型碳化硅外延層中注入p型摻雜劑以形成至少一個(gè)掩埋區(qū)包括圖案化在p型外延層上的第一掩模層，該第一掩模層具有對(duì)應(yīng)于n型碳化硅的該至少一個(gè)第二區(qū)域和該至少一個(gè)掩埋區(qū)的開口；利用圖案化的第一掩模層注入p型摻雜劑以提供該至少一個(gè)掩埋區(qū)；和利用圖案化的第一掩模層注入n型摻雜劑以提供n型碳化硅的該至少一個(gè)第二區(qū)域。
14.如權(quán)利要求13的方法，其中在p型碳化硅外延層中注入n型摻雜劑和注入p型摻雜劑之后激活注入的n型摻雜劑和p型摻雜劑。
15.如權(quán)利要求14的方法，其中激活注入的n型摻雜劑和p型摻雜劑包括將注入的第一p型外延層暴露到從約1200℃到約1800℃的溫度。
16.如權(quán)利要求15的方法，其中暴露注入的第一p型外延層之前用鈍化材料覆蓋第一p型外延層的暴露部分。
17.如權(quán)利要求16的方法，其中形成柵極電介質(zhì)包括圖案化鈍化材料以提供柵極電介質(zhì)。
18.如權(quán)利要求13的方法，其中在p型碳化硅外延層中注入p型摻雜劑以形成p型碳化硅的至少一個(gè)接觸區(qū)包括在p型碳化硅外延層上形成第二掩模層，該第二掩模層具有對(duì)應(yīng)于該至少一個(gè)接觸區(qū)的位置的開口；和利用第二掩模層在p型外延層中注入p型摻雜劑。
19.如權(quán)利要求18的方法，其中形成n型碳化硅區(qū)的至少一個(gè)第二區(qū)域包括在p型碳化硅外延層上形成第三掩模層，該第三掩模層具有對(duì)應(yīng)于n型碳化硅的該至少一個(gè)第二區(qū)域的位置的開口；和利用第三掩模層在p型外延層中注入n型摻雜劑。
20.如權(quán)利要求11的方法，進(jìn)一步包括在碳化硅器件周圍形成電壓吸收區(qū)。
21.如權(quán)利要求11的方法，進(jìn)一步包括在碳化硅襯底上形成n型碳化硅外延層，該n型碳化硅外延層提供n型漂移區(qū)。
22.如權(quán)利要求11的方法，其中該至少一個(gè)掩埋區(qū)延伸到漂移區(qū)。
23.一種垂直碳化硅MOSFET，包括在碳化硅襯底上的混合p型碳化硅阱區(qū)；在混合p型碳化硅阱區(qū)中的n型碳化硅源區(qū)；與n型碳化硅源區(qū)相鄰并且間隔開的n型碳化硅溝道區(qū)；在n型碳化硅溝道區(qū)和至少一部分n型碳化硅源區(qū)上的柵極電介質(zhì)；在柵極電介質(zhì)上的柵極接觸；在一部分混合p型碳化硅阱區(qū)和n型碳化硅源區(qū)上的第一接觸；和在襯底上的第二接觸。
24.如權(quán)利要求23的垂直碳化硅MOSFET，其中混合p型碳化硅阱區(qū)包括在p型碳化硅外延層中的注入p型碳化硅阱部分；接觸注入p型碳化硅阱部分并延伸到p型外延層的表面的注入p型碳化硅接觸部分；和p型碳化硅外延層的外延p型碳化硅部分，其至少一部分對(duì)應(yīng)于MOSFET的p型溝道區(qū)。
25.如權(quán)利要求23的垂直碳化硅MOSFET，進(jìn)一步包括在混合p型碳化硅阱區(qū)和襯底之間的n型外延層。
26.如權(quán)利要求24的垂直碳化硅MOSFET，其中n型源區(qū)和n型溝道區(qū)包括具有注入的n型摻雜劑的p型外延層的區(qū)域。
27.如權(quán)利要求23的垂直碳化硅MOSFET，進(jìn)一步包括在碳化硅器件MOSFET周圍的電壓吸收區(qū)。
28.如權(quán)利要求24的垂直碳化硅MOSFET，進(jìn)一步包括在p型外延層的暴露部分上的鈍化層。
29.一種垂直碳化硅功率器件的單位單元，包括在n型碳化硅襯底上的n型碳化硅漂移區(qū)上的第一p型碳化硅外延層；通過第一p型碳化硅外延層延伸到n型漂移區(qū)的n型碳化硅的至少一個(gè)第一區(qū)域；與n型碳化硅的第一區(qū)域相鄰并且間隔開的n型碳化硅的至少一個(gè)第二區(qū)域；在第一p型碳化硅外延層中的p型碳化硅的至少一個(gè)注入掩埋區(qū)，該至少一個(gè)注入掩埋區(qū)具有比p型碳化硅外延層高的載流子濃度并位于n型碳化硅的該至少一個(gè)第二區(qū)域和漂移區(qū)之間，并且基本上與鄰近n型碳化硅的該至少一個(gè)第一區(qū)域的n型碳化硅的該至少一個(gè)第二區(qū)域的側(cè)對(duì)準(zhǔn)；和柵極電介質(zhì)，其在第一p型碳化硅層中的n型碳化硅的第一區(qū)域和n型碳化硅的至少一部分第二區(qū)域上方。
30.如權(quán)利要求29的單位單元，進(jìn)一步包括通過n型碳化硅的該至少一個(gè)第二區(qū)域延伸到p型碳化硅的該至少一個(gè)掩埋區(qū)的p型碳化硅的至少一個(gè)接觸區(qū)。
31.如權(quán)利要求30的單位單元，還包括在柵極電介質(zhì)上的柵極接觸；第一接觸，以接觸該至少一個(gè)接觸區(qū)的一部分和n型碳化硅的第二區(qū)域；和在襯底上的第二接觸。
32.如權(quán)利要求29的單位單元，進(jìn)一步包括在第一p型碳化硅外延層和襯底之間的n型外延層。
33.如權(quán)利要求29的單位單元，其中n型碳化硅的第一和第二區(qū)域是具有注入的n型摻雜劑的第一p型外延層的區(qū)域。
34.如權(quán)利要求29的單位單元，進(jìn)一步包括在第一p型外延層中的溝槽，且其中n型碳化硅的該至少一個(gè)第一區(qū)域包括與溝槽的側(cè)壁相鄰的n型碳化硅的區(qū)域。
35.如權(quán)利要求29的單位單元，進(jìn)一步包括在第一p型外延層的暴露部分上的鈍化層。
36.如權(quán)利要求29的單位單元，進(jìn)一步包括在碳化硅器件周圍的電壓吸收區(qū)。
37.一種制造碳化硅金屬氧化物半導(dǎo)體(MOS)選通器件的方法，包括形成第一導(dǎo)電類型的混合碳化硅阱區(qū)，其包括形成第一導(dǎo)電類型的第一碳化硅外延層；在碳化硅外延層中注入離子以在碳化硅外延層中提供第一導(dǎo)電類型的注入阱部分；和在碳化硅外延層中注入離子以提供與注入阱部分接觸并延伸到外延層的表面的注入接觸部分；至少部分地在混合碳化硅阱區(qū)中形成第二導(dǎo)電類型的第一碳化硅區(qū)；形成與阱區(qū)相鄰并與第一碳化硅區(qū)間隔開的第二導(dǎo)電類型的第二碳化硅區(qū)；在第二碳化硅區(qū)和至少一部分第一碳化硅區(qū)上形成柵極電介質(zhì)；在柵極電介質(zhì)上形成柵極接觸；以及其中外延層的未注入部分對(duì)應(yīng)于器件的溝道區(qū)。
38.如權(quán)利要求37的方法，其中第一導(dǎo)電類型是p型，以及第二導(dǎo)電類型是n型。
39.如權(quán)利要求37的方法，其中第一導(dǎo)電類型是n型，以及第二導(dǎo)電類型是p型。
40.如權(quán)利要求37的方法，其中形成外延層包括在第二導(dǎo)電類型的漂移區(qū)上形成外延層，碳化硅的第一區(qū)域延伸到漂移區(qū)，且其中該器件包括場(chǎng)效應(yīng)晶體管。
41.如權(quán)利要求40的方法，其中漂移區(qū)包括碳化硅的外延層。
42.如權(quán)利要求40的方法，其中漂移區(qū)包括碳化硅襯底。
43.如權(quán)利要求37的方法，其中形成外延層包括在第一導(dǎo)電類型碳化硅層上形成外延層，碳化硅的第一區(qū)域延伸到第一導(dǎo)電類型碳化硅層，且其中該器件包括絕緣柵雙極晶體管。
44.如權(quán)利要求43的方法，其中第一導(dǎo)電性碳化硅層包括碳化硅的外延層。
45.如權(quán)利要求43的方法，其中第一導(dǎo)電類型碳化硅層包括碳化硅襯底。
46.一種碳化硅金屬氧化物半導(dǎo)體(MOS)選通器件，包括第一導(dǎo)電類型的混合碳化硅阱區(qū)，其包括第一導(dǎo)電類型的第一碳化硅外延層；在碳化硅外延層中的第一導(dǎo)電類型的注入阱部分；和接觸注入阱部分并延伸到外延層的表面的注入接觸部分；至少部分地在混合碳化硅阱部分中的第二導(dǎo)電類型的第一碳化硅區(qū)；與阱區(qū)相鄰并與第一碳化硅區(qū)間隔開的第二導(dǎo)電類型的第二碳化硅區(qū)；在第二碳化硅區(qū)和至少一部分第一碳化硅區(qū)上的柵極電介質(zhì)；在柵極電介質(zhì)上的柵極接觸；以及其中外延層的未注入部分對(duì)應(yīng)于器件的溝道區(qū)。
47.如權(quán)利要求46的器件，其中第一導(dǎo)電類型是p型，以及第二導(dǎo)電類型是n型。
48.如權(quán)利要求46的器件，其中第一導(dǎo)電類型是n型，以及第二導(dǎo)電類型是p型。
49.如權(quán)利要求46的器件，其中外延層包括在第二導(dǎo)電類型的漂移區(qū)上的外延層，其中碳化硅的第一區(qū)域延伸到漂移區(qū)，且其中該器件包括場(chǎng)效應(yīng)晶體管。
50.如權(quán)利要求49的器件，其中漂移區(qū)包括碳化硅的外延層。
51.如權(quán)利要求49的器件，其中漂移區(qū)包括碳化硅襯底。
52.如權(quán)利要求46的器件，其中外延層包括在第一導(dǎo)電類型碳化硅層上的外延層，其中碳化硅的第一區(qū)域延伸到第一導(dǎo)電類型碳化硅層，且其中該器件包括絕緣柵雙極晶體管。
53.如權(quán)利要求52的器件，其中第一導(dǎo)電性碳化硅層包括碳化硅的外延層。
54.如權(quán)利要求52的器件，其中第一導(dǎo)電類型碳化硅層包括碳化硅襯底。
全文摘要
提供了MOS溝道器件以及制造具有混合溝道的這種器件的方法。示范性器件包括垂直功率MOSFET，其包括碳化硅的混合阱區(qū)，即包括外延形成區(qū)和注入?yún)^(qū)的碳化硅器件的阱區(qū)，并提供了這種器件的制造方法。混合阱區(qū)可包括在p型碳化硅外延層中的注入p型碳化硅阱部分、接觸注入p型碳化硅阱部分并延伸到p型外延層和/或外延p型碳化硅部分的表面的注入p型碳化硅接觸部分，至少一部分外延p型碳化硅阱部分對(duì)應(yīng)于MOSFET的p型溝道區(qū)。
文檔編號(hào)H01L21/336GK1977386SQ200580020597
公開日2007年6月6日 申請(qǐng)日期2005年3月30日 優(yōu)先權(quán)日2004年6月22日
發(fā)明者M·K·達(dá)斯, S·-H·瑞 申請(qǐng)人:克里公司