專利名稱：光重構型門陣列的寫入狀態(tài)檢查方法與寫入狀態(tài)檢查裝置以及光重構型門陣列的制作方法
技術領域：
本發(fā)明涉及在光重構型門陣列中的，用光信號進行邏輯電路結構信息的寫入時的信息寫入狀態(tài)的檢查技術。
背景技術：
近年來，作為通過電輸入邏輯結構，可根據目的而重構電路的邏輯結構的邏輯裝置，廣泛使用著現(xiàn)場可編程門陣列(FieldProgrammable Gate Array以下稱為FPGA」)。但是，由于FPGA存儲電路結構信息的存儲器、和可重構的門陣列VLSI(超大規(guī)模集成電路)由金屬線連接的結構，對縮短可重構電路的邏輯結構的可重構時間來說是有限度的。
因此，近年來，作為極大縮短電路的邏輯結構的重構時間的技術，開展了光重構型門陣列(Optically Reconfigurable Gate ArrayORGA)的研究、開發(fā)(例如，參照專利文獻1～4、非專利文獻1～4)。光重構型門陣列是這樣一種裝置，即，具有將電路的邏輯結構的情況作為光信號圖案輸出的光學部，和按照上述光信號圖案進行電路的邏輯結構的結構的VLSI部的二個部分，用來自光學部的光信號圖案并行性地執(zhí)行VLSI部的邏輯結構的重構。通常，在光學部，作為存儲邏輯電路結構信息的光學存儲器，使用全息圖存儲器那樣的可換媒體，使其可以自如地地變更電路結構信息。
這些光重構型門陣列中，在搭載了作為VLSI部的邏輯電路的芯片(邏輯電路芯片)內的電路的各處，設置光重構位元件，將包含邏輯電路結構信息的光信號圖案變換成電信號。所輸入的邏輯電路結構信息被保持在電路內。而且，通過進行按照邏輯電路結構信息的電路連接轉換，進行邏輯電路的重構。
這樣，在光重構型門陣列中，光學部和VLSI部(邏輯電路芯片)作為獨立部分來構成。因而，由于光照射的位置偏移或聚焦偏移等種種原因，發(fā)生將邏輯電路結構信息寫入到VLSI部時的寫入錯誤。這樣的寫入錯誤引起VLSI部的異常動作。因而，在光重構型門陣列中，事前必須檢查VLSI部的信息寫入狀態(tài)。
因此，在現(xiàn)在的光重構型門陣列中，在VLSI部的邏輯電路的內部，插入檢查各光重構位元件的寫入狀態(tài)的專用電路(以下稱為？寫入狀態(tài)檢查電路」)。通常，寫入狀態(tài)檢查電路由以下部件構成，即對應于各光重構位元件，用以讀出被寫入信號的邏輯電平的1～3個讀出用晶體管；用以將由讀出用晶體管讀出的邏輯電平向外部引出的布線；以及用以選擇進行檢查的光重構位元件的譯碼器電路。
執(zhí)行寫入狀態(tài)的檢查時，首先，用譯碼器電路選擇檢查對象的光重構位元件。而且，用讀出用晶體管，讀出由該光重構位元件所寫入的1位的電路結構信息的邏輯電平，通過與正常的寫入值比較，進行是否被正常寫入的檢查。就全部的光重構位元件重復進行這個檢查。如果全部的光重構位元件的寫入狀態(tài)是正常的，則結束檢查。這樣的檢查在光學部的光學存儲器最初設定之后，僅執(zhí)行1次。在正常設定光學存儲器與邏輯電路芯片的物理位置關系后，不需要寫入狀態(tài)檢查電路。
專利文獻1特開2002-353317號公報專利文獻2美國專利第5959747號說明書專利文獻3美國專利第6057703號說明書專利文獻4美國專利第6072608號說明書非專利文獻J.Mumbru，G..Panotopoulos，D.psaltis，X..An，F(xiàn).Mok，S.Ay，S.Barna，and E.Fossum，“Optically programmable GateArray”，Proc.SPIE of Optics in Computing 2000，The InternationalSociety for Optical Engineering，May 2000，Vol.4089，pp.763-771非專利文獻2J.Mumbru，G..Zhou，X..An，W.Liu，G.Panotopoulos，F(xiàn).Mok，and S.Psaltis，“Optical memory forcomputing and information processing”，Proc.SPIE on Algorithms，Devices，and Systems for Optical Information Processing III，TheIntermational Society for Optical Engineering，July 1999，Vol.3804，pp.14-24非專利文獻3J.Mumbru，G.panotopoulos，D.Psaltis，X.An，G.Zhou，F(xiàn).Mok，“Optieally Reconfigurable Gate Array”，Proceedingsof the 29th Applied Imagey Pattem Recognition Workshop(AIPR’00)，IEEE Compurer Society，October 16-18，2000，pp.84非專利文獻4Jose Mumbru，George Panotopoulos，ArrigoBenedetti，Demetri Psaltis，Pietro Perona，”O(jiān)ptically ProgrammableFPGA Systems”，[online]，2001年12月13日，California Instute ofTechnology Division of Engineering and Applied Scienee，[平成15年7月21日檢索]，互聯(lián)網<URL；http://www.cnse.caltech.edu/Research02/reports/panotopoulos2full.html>

發(fā)明內容
如上所述，寫入狀態(tài)檢查電路僅在進行最初的光學部的光學存儲器定位時被使用。而且，在VLSI部構成實際上希望的邏輯電路，在執(zhí)行它的時候，不需要寫入狀態(tài)檢查電路。因而，理想情況是，盡可能減小寫入狀態(tài)檢查電路的安裝區(qū)域，增大VLSI部內的門陣列的安裝面積。
可是，如上所述，在寫入狀態(tài)檢查電路中，對應于各自的光重構位元件，需要2～3個讀出用晶體管及讀出用布線。另外，還需要用以轉換作為檢查對象的光重構位元件的譯碼器電路。因而，寫入狀態(tài)檢查電路的安裝區(qū)域占VLSI部全體的安裝面積的10～25％。
這樣，被插入在VLSI部的邏輯電路內的寫入狀態(tài)檢查電路擠入邏輯電路內的門陣列的安裝區(qū)域，在使邏輯電路的門密度提高方面構成了大的障礙。
因此，本發(fā)明的目的在于，提供不需要光重構型門陣列的邏輯電路內部的寫入狀態(tài)檢查的專用電路的寫入狀態(tài)檢查技術。
用以解決課題的手段 有關本發(fā)明的光重構電路的寫入檢查方法的第一結構是，具有安裝設有多個光重構位元件的邏輯電路的邏輯電路芯片，通過讀出存儲在光學存儲器上的希望的光信號圖案，并作為光信號照射到上述邏輯電路芯片上，可重構上述邏輯電路的邏輯結構的光重構型門陣列，進行由上述各光重構位元件的光信號產生的信息寫入狀態(tài)的檢查，其中包括以下步驟第一步驟，通過將預先存入上述光學存儲器的檢查用的光信號圖案(以下，稱為「檢查圖案」)照射在上述邏輯電路芯片上，在上述邏輯電路上構成檢查光重構位元件的邏輯結構(以下，稱為「檢查用邏輯電路」)；第2步驟，檢測對應于上述檢查用邏輯電路的上述邏輯電路芯片的輸出端子的輸出狀態(tài)在邏輯電平為H電平狀態(tài)、邏輯電平為L電平的狀態(tài)或輸出阻抗為高阻抗的狀態(tài)中是哪一種狀態(tài)；以及第3步驟，通過將該檢測出的狀態(tài)與對于上述檢查用邏輯電路的正常的輸出狀態(tài)進行比較，就上述各光重構元件進行由光信號產生的信息寫入狀態(tài)的合格與否的判定，作為上述檢查圖案，包含照射到作為檢查對象的光重構位元件上的光信號是OFF狀態(tài)的第一檢查圖案，以及照射到作為檢查對象的光重構位元件上的光信號是ON狀態(tài)的第2檢查圖案，其特征在于通過以上述第一檢查圖案，上述第2檢查圖案的順序或其相反的順序依次照射2個檢查圖案，從而執(zhí)行上述第一步驟至第3步驟。
按照這個結構，由各光重構位元件的光信號產生的信息寫入狀態(tài)的檢查，在邏輯電路芯片內的可重構的邏輯電路上構成檢查用邏輯電路，可以利用作為檢查對象的包含光重構位元件的邏輯電路本身來執(zhí)行。因而，不需要在邏輯電路芯片內插入檢查專用的電路。
這時，由于需要預先使用于各光重構位元件的寫入狀態(tài)檢查的檢查圖案存儲在光學存儲器的一部分上，光學存儲器的存儲容量被耗用。但是，通常，光學存儲器的存儲容量極大，。因此，盡管將檢查圖案用光學存儲器的一部分來存儲，在光學存儲器上檢查圖案以外的其它邏輯電路可重構信息存儲的余量是充足的。因而，由于將用于寫入狀態(tài)檢查的光信號圖案存儲在光學存儲器的一部分上，光重構型門陣列的芯片內的寫入狀態(tài)檢查用的電路的安裝面積被大幅度縮小這一優(yōu)點，比起所謂耗費光學存儲器的存儲容量的缺點來要大的多。
另外，在第一檢查圖案和第2檢查圖案作了轉換時，來自邏輯電路的輸出端子的輸出狀態(tài)的變化如果與預先要求的正常的輸出狀態(tài)一致，則由成為檢查對象的光重構位元件的光信號產生的寫入被判斷為正常進行。相反，與正常的輸出狀態(tài)不一致時，由成為檢查對象的光重構位元件的光信號產生的寫入被判斷為未正常進行。
因而，在邏輯電路芯片內不插入檢查專用的電路，利用作為檢查對象的包含光重構位元件的邏輯電路本身，可以執(zhí)行由各光重構位元件的光信號產生的信息寫入狀態(tài)的檢查。
這里，作為光學存儲器，可以使用例如，全息圖存儲器、薄膜、CD、MD、DVD、其它的空間光調制元件等。
再者，在本說明書中，所謂「光重構位元件」，指的是在接收光信號時，將它變換成電信號、作為1位的邏輯信息來保持的元件。
有關本發(fā)明的寫入狀態(tài)檢查方法的第二結構，其特征在于，在上述第一結構中，上述檢查用邏輯電路是上述邏輯電路芯片的輸出端子的輸出依賴于對作為檢查對象的光重構位元件的光信號的輸入而變化的邏輯結構。
依據該結構，檢查用邏輯電路由于邏輯電路芯片的輸出端子的輸出依賴于對作為檢查對象的光重構位元件的光信號的輸入而變化，可以通過檢測邏輯電路芯片的輸出端子的輸出狀態(tài)，檢測出作為檢查對象的光重構位元件的信息寫入狀態(tài)不正常的情況。
有關本發(fā)明的寫入狀態(tài)檢查方法的第三結構，其特征在于，在上述第一結構中，上述檢查用邏輯電路是這樣一種結構，即，上述邏輯電路芯片的輸出端子的輸出依賴于對作為檢查對象的光重構位元件的光信號的輸入而變化，而且不依賴于對信息寫入狀態(tài)的檢查還未結束的光重構位元件的光信號的輸入。

依據這個結構，檢查用邏輯電路由于邏輯電路芯片的輸出端子的輸出不依賴于對信息寫入狀態(tài)的檢查還未結束的光重構位元件的光信號的輸入，排除了作為檢查對象的光重構位元件以外的其它光重構位元件的寫入狀態(tài)不良的可能性。因而，可以正確地實施作為檢查對象的光重構位元件的信息寫入狀態(tài)的檢查。
有關本發(fā)明的光重構型門陣列的寫入狀態(tài)檢查裝置的第一結構，其特征在于，具有安裝了設有多個光重構元件的邏輯電路的邏輯電路芯片，對于通過讀出存儲在光學存儲器上的所期望的光信號圖案并作為光信號照射到上述邏輯電路芯片上而可重構上述邏輯電路的邏輯結構的光重構型門陣列，進行由上述各光重構位元件的光信號產生的信息寫入狀態(tài)的檢查，其中設有存儲了用以在上述邏輯電路上構成用以檢查光重構位元件的邏輯結構(以下，稱為「檢查用邏輯電路」)的檢查用光信號(以下，稱為「檢查圖案」)的上述光學存儲器；將存于上述光學存儲器的上述檢查圖案作為光信號圖案讀出并照射到上述邏輯電路芯片上的檢查信號輸入部件；檢測上述邏輯電路芯片的輸出端子的輸出狀態(tài)在邏輯電平為H電平的狀態(tài)、邏輯電平為L電平的狀態(tài)或輸出阻抗為高阻抗狀態(tài)之中是哪一種狀態(tài)的的輸出狀態(tài)檢測部件；在上述光學存儲器中存儲有以下兩種檢查圖案，其一，作為用以在上述邏輯電路上構成上述檢查用邏輯電路的光信號圖案，照射到作為檢查對象的光重構位元件上的光信號處于OFF狀態(tài)的第一檢查圖案；其二，作為用以在上述邏輯電路上構成上述檢查用邏輯電路的光信號圖案，照射到作為檢查對象的光重構位元件上的光信號處于ON狀態(tài)的第二檢查圖案；上述檢查信號輸入部件是對上述邏輯電路芯片以上述第一檢查圖案、上述第二檢查圖案的順序或其相反的順序，依次照射2個檢查圖案的部件；上述輸出狀態(tài)檢測部件是對各自的上述檢查圖案，檢測上述邏輯電路芯片的輸出端子的輸出狀態(tài)在邏輯電平為H電平的狀態(tài)、邏輯電平為L電平的狀態(tài)或輸出阻抗為高阻抗的狀態(tài)之中是哪一種狀態(tài)的部件。
依據這個結構，檢查信號輸入部件將第一檢查圖案及第二檢查圖案以此順序或其相反順序依次照射并輸入到邏輯電路上。輸出狀態(tài)檢測電路檢測輸入了各光信號圖案時各個邏輯信號的輸出端子的輸出狀態(tài)。如果可以檢測這些各自的輸出狀態(tài)，則通過將這些輸出狀態(tài)與預先要求的正常的輸出狀態(tài)進行比較，可以檢查光重構位元件的寫入狀態(tài)是否正常。
另外，檢查信號輸入部件通過將存儲在光學存儲器上的檢查圖案照射到邏輯電路芯片上，在邏輯電路芯片內構成檢查用邏輯電路。根據這個檢查用邏輯電路，向邏輯電路芯片的輸出端子輸出對應于成為檢查對象的光重構位元件的信息寫入狀態(tài)的輸出。因而，輸出狀態(tài)檢測部件可以通過檢測邏輯電路芯片的輸出端子的輸出狀態(tài)，檢測出光重構位元件的信息寫入狀態(tài)是否正常。這時，由于檢查用邏輯電路利用邏輯電路芯片內的可重構的邏輯電路來構成，不需要在邏輯電路芯片內插入檢查專用的電路。因而，可以防止檢查所需的邏輯電路在邏輯電路芯片內的邏輯電路的門密度提高方面構成障礙。
另外，如上所述，由于光學存儲器的存儲容量極大，不會因光學存儲器的存儲容量的耗用而引起的實用上的故障。
再者，本發(fā)明的寫入狀態(tài)檢查裝置，可作為與光重構門陣列不同的芯片或基板來安裝，也可安裝在與光重構型門陣列相同的芯片內。

邏輯電路的輸出端子數(shù)，在封裝的輸出端子數(shù)的限制方面考慮，通常遠少于邏輯電路的門數(shù)。因而，即使假定將作為輸出狀態(tài)檢測部件的電路安裝在光重構型門陣列的芯片上，由于該電路占用的安裝面積與門陣列區(qū)域或布線區(qū)域的面積比較是遠遠小的，不會構成在使邏輯電路芯片內的邏輯電路的門密度提高方面的障礙。
本發(fā)明的光重構型門陣列的寫入狀態(tài)檢查裝置的第二結構，其特征在于設有輸出狀態(tài)判定部件，在上述第一結構中，對于上述檢查用邏輯電路，通過將上述輸出狀態(tài)檢測電路檢測的上述邏輯電路芯片的輸出端子的輸出狀態(tài)與對應于上述檢查用邏輯電路的正常的輸出狀態(tài)進行比較，對上述各光重構位元件進行由光信號產生的信息寫入狀態(tài)是否合格的判定。
依據這個結構，可以用輸出狀態(tài)判定部件來自動地判別作為檢查對象的光重構位元件的信息寫入狀態(tài)是否正常。
本發(fā)明的光重構型門陣列的寫入狀態(tài)檢查裝置的第三結構的特征在于，在上述第一或第二結構中，上述檢查用邏輯電路是上述邏輯電路芯片的輸出端子的輸出依賴于對作為檢查對象的光重構位元件的光信號的輸入而變化的邏輯結構。
依據該結構，檢查用邏輯電路中，由于邏輯電路芯片的輸出端子的輸出依賴于對作為檢查對象的光重構位元件的光信號的輸入而變化，可以通過檢測邏輯電路芯片的輸出端子的輸出狀態(tài)來檢測作為檢查對象的光重構位元件的信息寫入狀態(tài)不正常。
本發(fā)明的光重構型門陣列的寫入狀態(tài)檢查裝置的第四結構的特征在于，在上述第一至第三的任一結構中，上述輸出狀態(tài)檢測部件設有檢測上述邏輯電路的輸出端子的電壓的電壓檢測電路；以及檢測電壓施加電路，在上述邏輯電路的輸出端子上通過電阻可自如地轉換地施加邏輯閾值以上的電壓或邏輯閾值以下的電壓。
依據該結構，用檢測電壓施加電路，在邏輯電路的輸出端子上通過電阻施加邏輯閾值以上的電壓及邏輯閾值以下的電壓，同時如果用電壓檢測電路檢測各電壓施加時的輸出端子的電壓，則可以檢測出輸出端子的輸出狀態(tài)。亦即，在輸出端子的輸出狀態(tài)為H電平或L電平的場合，即使在使由檢測電壓施加電路產生的施加電壓變化時，輸出端子的電壓也不會從H電平或L電平改變。另一方面，輸出端子的輸出狀態(tài)在高阻抗狀態(tài)的場合，在由檢測電壓施加電路產生的施加電壓在邏輯閾值以上時，輸出端子的電壓成為H電平，在邏輯閾值以下時，輸出端子的電壓成為L電平。因而，可以據此檢測出輸出端子的輸出狀態(tài)是L電平的狀態(tài)或H電平狀態(tài)或是高阻抗狀態(tài)中的哪一種狀態(tài)。
本發(fā)明的光重構型門陣列的第一結構的特征在于，包含安裝了設有多個光重構位元件的邏輯電路的邏輯電路芯片，通過讀出存儲在光學存儲器上的所期望的光信號圖案并作為光信號照射到上述邏輯電路芯片上，在可重構上述邏輯電路的邏輯結構的光重構型門陣列中，設有連接在上述邏輯電路芯片的各個輸出端子上的、檢測出是該輸出端子的邏輯電平為H電平的狀態(tài)、該輸出端子的邏輯電平為L電平的狀態(tài)或該輸出端子的輸出阻抗為高阻抗的狀態(tài)之中的哪一種狀態(tài)的輸出狀態(tài)檢測電路，上述邏輯電路芯片中安裝的邏輯電路包含具有設置了可重構邏輯結構的多個光重構位元件的光重構的邏輯電路的光重構邏輯塊；進行被輸入輸出至上述光重構邏輯塊的邏輯信號的布線連接的轉換的連接電路，即可重構連接結構的多個光重構位元件的光重構連接電路；以及進行各布線與輸入輸出端子的連接的轉換的輸入輸出電路，即設有可重構連接結構的多個光重構位元件的光重構輸入輸出電路；上述光重構輸入輸出電路配置在安裝有上述邏輯電路的方形的邏輯電路芯片的至少3個角部。
基于這個結構，如上所述，通過檢查圖案輸入至光重構門陣列，由輸入輸出狀態(tài)檢測出電路檢測邏輯電路的輸出，可用光重構型門陣列的內部電路進行由光信號產生的寫入狀態(tài)的檢查、診斷。
由于光重構輸入輸出電路最接近于輸入輸出端子，光重構輸入輸出電路中包含的光重構位元件最先被作為檢查對象。因而，如果光重構輸入輸出電路處于邏輯電路芯片的3個角或4個角上，則在邏輯電路芯片的3個角或4個角上的光重構位元件的寫入狀態(tài)的檢查被先行于其它部分進行。因而，最初，進行邏輯電路芯片的位置對準，使位于這些邏輯電路芯片的3個角或4個角的光重構位元件的寫入狀態(tài)成為正常，據此，可以嚴密且快速地進行輸出光信號的光學部與邏輯電路芯片的位置對準。
本發(fā)明的光重構型門陣列的第二結構的特征在于，在上述第一結構中，上述輸出狀態(tài)檢測電路設有檢測上述邏輯電路的邏輯信號的輸出端子的電壓的電壓檢測電路；在上述邏輯電路的邏輯信號的輸出端子上，通過電阻轉換邏輯閾值以上的電壓或邏輯閾值以下的電壓并自如地施加的檢測電壓施加電路。
如上所述，依據本發(fā)明的光重構型門陣列的寫入狀態(tài)檢查方法，可以不在邏輯電路內插入檢查電路而執(zhí)行由各光重構位元件的光信號產生的寫入狀態(tài)的檢查。
另外，依據本發(fā)明的光重構型門陣列的寫入狀態(tài)檢查裝置，不必在邏輯電路內插入檢查電路。因此，能省去寫入狀態(tài)檢查用的電路的安裝面積。而且，可防止寫入狀態(tài)檢查用的電路成為光重構型門陣列的門密度提高的障礙。
另外，本發(fā)明的光重構型門陣列，可以用光重構型門陣列的內部電路進行由光信號產生的寫入狀態(tài)的檢查·診斷。因而，提高了輸出光信號的光學部與裝有光重構型門陣列的芯片之間的位置對準時的方便性。


圖1是表示本發(fā)明的實施例1記載的光重構型門陣列的寫入狀態(tài)檢查裝置的圖。
圖2是表示ORGA的VLSI部的電路結構的圖。
圖3是表示圖2的ORLB的電路結構的圖。
圖4是表示圖2的ORSM的電路結構的圖。
圖5是圖2的ORIOB的電路結構圖。
圖6是1個輸入部分ORIOB的電路結構圖。
圖7是表示輸出狀態(tài)檢測電路的電路結構例的圖。
圖8是表示實施例1中的寫入狀態(tài)檢查方法的流程的流程圖。
圖9是檢查1個輸入部分ORIOB中的光重構位元件P9的信息寫入狀態(tài)的時的說明圖。
圖10是檢查1個輸入部分ORIOB中的光重構位元件P11的信息寫入狀態(tài)時的說明圖。
圖11是檢查1個輸入部分ORIOB中的光重構位元件P10的信息寫入狀態(tài)時的說明圖。
圖12是進行ORSM的光重構位元件的寫入狀態(tài)檢查時的說明圖。
圖13是進行ORLB的光重構位元件的寫入狀態(tài)檢查時的說明圖。
圖14是進行ORLB的光重構位元件的寫入狀態(tài)檢查時的說明圖。
標記說明 1光重構型門陣列(ORGA)2 VLSI部(邏輯電路芯片)3光學部4照光裝置4a面發(fā)光型半導體激光器(VCSEL)4b照射角控制部5光學存儲器6寫入狀態(tài)檢查裝置7輸出狀態(tài)檢測電路8輸出狀態(tài)判定電路9輸出狀態(tài)存儲部件10檢查信號選擇電路11光重構邏輯塊(ORLB)13光重構開關矩陣(ORSM)14光重構輸入輸出塊(ORIOB)14a1個輸入部分的ORIOB15布線20復用器(MUX)21查閱表(LUT)21a復用器21b光重構位元件22D觸發(fā)器
23復用器24三態(tài)緩沖器25復用器30四向開關31傳輸門32光重構位元件34輸入輸出端子(IOB PAD)35三態(tài)緩沖器35a光重構位元件36復用器37復用器38三態(tài)緩沖器39電壓檢測電路40上拉電阻41上拉開關42下拉電阻43下拉開關44輸出緩沖器45負載電阻46輸入緩沖器
具體實施例方式以下，就實施本發(fā)明的最佳例參照附圖進行說明。
實施例1 圖1是表示本發(fā)明的實施例1所述的光重構型門陣列的寫入狀態(tài)檢查裝置的圖。
首先，作為信息寫入狀態(tài)的檢查對象的光重構型門陣列(OpticallyReconfigurable Gate Array以下稱為「ORGA」)1由VLSI部2和光學部3構成。
VLSI部2與FPGA一樣，在半導體芯片(邏輯電路芯片)上裝有邏輯塊、布線、連接電路、輸入輸出電路等可重構的邏輯電路。但是，在ORGA1中，與FPGA不同，在邏輯電路的各處搭載有光重構位元件。從光重構位元件輸入作為邏輯電路結構信息的光信號。邏輯電路結構信息被保持在光重構位元件內，并根據邏輯電路結構信息進行邏輯電路的重構。
光學部3設有照光裝置4和光學存儲器5。照光裝置4是對光學存儲器5以預定角度進行光照射的裝置。照光裝置4設有面發(fā)光型半導體激光器(Vertical Cavity Surface Emitting Lasers以下稱為「VCSEL」)4a和照射角控制部4b。從VCSEL4a照射的照射光用照射角控制部4b調節(jié)照射角度，并照射到光學存儲器5上。
在本實施例中，用全息圖存儲器作為光學存儲器5。全息圖存儲器可根據所入射光的角度讀出被記錄的種種光信號圖案。根據想要讀出的光信號圖案，通過用照射角控制部4b變更照射角度，可讀出必要的光信號圖案并照射在VLSI部2上。VLSI部2根據從光學部3照射的光信號圖案，進行邏輯電路的重構。
本實施例的寫入狀態(tài)檢查裝置6是用以檢查從上述的ORGA的光學部3向VLSI部2的邏輯電路結構信息的寫入是否正常進行的裝置。寫入狀態(tài)檢查裝置6設有輸出狀態(tài)檢測電路7、輸出狀態(tài)判定電路8、輸出狀態(tài)存儲部件9以及檢查信號選擇電路10。
檢查信號選擇電路10是選擇對邏輯電路芯片(VLSI部2)輸入的光信號圖案的電路。實際上，檢查信號選擇電路10控制照光裝置4的照射角控制部4b，進行從光學存儲器5讀出的光信號圖案的選擇。在光學存儲器5上，預先存儲有用以進行寫入狀態(tài)檢查的檢查圖案。因而，檢查信號選擇電路10通過選擇從光學存儲器5讀出的檢查圖案來選擇對邏輯電路芯片(VLSI部2)輸入的光信號圖案。
亦即，在本實施例中，檢查信號選擇電路10和光學部3共同工作，實現(xiàn)檢查信號輸入。
輸出狀態(tài)檢查電路7連接在邏輯電路芯片(VLSI部2)的各輸入輸出端子上。輸出狀態(tài)檢查電路7是檢測各自的輸入輸出端子的邏輯電平是H電平狀態(tài)還是L電平狀態(tài)，或輸入輸出端子的輸出阻抗是否高阻抗狀態(tài)的電路。
輸出狀態(tài)判定電路8對檢查信號選擇電路10已選擇的光信號圖案，并將該光信號圖案被正常寫入到邏輯電路芯片(VLSI部2)時的各輸入輸出端子的輸出狀態(tài)(以下稱為「正常寫入時輸出狀態(tài)」)從輸出狀態(tài)存儲部件9讀出。然后，輸出狀態(tài)檢測電路7將檢測出的輸出狀態(tài)與正常寫入時輸出狀態(tài)作比較，判定光信號圖案是否被正常寫入邏輯電路芯片(VLSI部2)。
圖2是表示ORGA的VLSI部2的電路結構的圖。VLSI部2設有4個光重構邏輯塊(Optically Reconfigurable Logic Block以下稱為「ORLB」)11、5個光重構開關矩陣(Optically Reconfigurable SwitchingMatrix以下稱為「ORSM」)13、4個光重構輸入輸出塊(OpticallyReconfigurable Input/Output Block以下稱為「ORIOB」)14、以及在它們之間連接的布線15。
4個ORLB11配置在方形的頂點位置。在該方形的中心位置上配置1個ORSM13，將這個ORSM13作為中心，十字狀地配置4個ORSM13。外側的4個ORSM13分別被連接至ORIOB14。
圖3是表示圖2的ORLB11的電路結構的圖。ORLB11由設有以下部件構成，這些部件是設在輸入部的4個復用器(MUX)20、4輸入1輸出的查閱表(LUT)21、D觸發(fā)器22、進行D觸發(fā)器22的輸出轉換的復用器23、設在復用器23的輸出節(jié)點與8根布線15之間的8個三態(tài)緩沖器(Tri-State Buffers)24以及進行D觸發(fā)器22的清除(CLR)信號的轉換的復用器25。另外，ORLB11與布線15之間用22根輸入線和8根輸出線來連接。
各復用器20、23、25設有具有光電二極管等的光電變換電路的光重構位元件，可通過用光重構位元件檢測光信號，進行選擇狀態(tài)的轉換。
查閱表21由16輸入1輸出的復用器21a和連接在復用器21a的各被選擇輸入節(jié)點上的16個光重構位元件21b構成。查閱表21的狀態(tài)由這16個光重構位元件21b確定。復用器21a的選擇輸入節(jié)點通過7輸入1輸出的4個復用器20與布線15連接。在各復用器20的7個被選擇輸入節(jié)點上，輸入邏輯0、邏輯1及來自5根布線15的輸入值。各復用器20的連接狀態(tài)由3個光重構位元件確定。
復用器21a的輸出節(jié)點直接連接在D觸發(fā)器22上。D觸發(fā)器22鎖存復用器21a的輸出值。另外，在位于D觸發(fā)器22后級的3輸入1輸出的復用器23的被選擇輸入節(jié)點上，輸入D觸發(fā)器22的輸出、D觸發(fā)器22的反轉輸出以及復用器21a的輸出。而且，復用器23由2個光重構位元件確定其選擇狀態(tài)。
復用器23的輸出節(jié)點通過8個三態(tài)緩沖器24連接在布線15上。各三態(tài)緩沖器24用1位的光重構位元件確定連接或非連接。
連接在D觸發(fā)器22的清除(CLR)節(jié)點上的復用器25構成為可以用2個光重構位元件選擇邏輯0、邏輯1及來自布線15的2位的輸入。從而，D觸發(fā)器22可以用光也可以用電路進行初始化。再者，在電源起動時，通過該復用器25的輸出成為0，可以強制性地復位D觸發(fā)器22。
這里，將光重構位元件的輸出值作為選擇值輸入，在輸入級的4個復用器20及復用器25的被選擇輸入節(jié)點上，可以穩(wěn)定地輸入邏輯0及邏輯1。因而，作為光信號圖案，可以向復用器20及復用器25進行選擇值輸入。而且，如果用這個選擇值輸入選擇邏輯0或邏輯1的被選擇輸入節(jié)點，則可用復用器20及復用器25光學地輸入光重構邏輯塊15的輸入變量。
圖4是表示圖2的ORSM13的電路結構的圖。如圖所示，ORSM13是設置在縱橫引出的各8根布線15組的交點上的縱橫制接線器，具有分別連接彼此垂直交叉的布線的作用。在1個ORSM13上，使用被設在8根布線的交點上的8個四向開關30。各4方向開關30與已有的FPGA一樣，具有6個傳輸門31。各傳輸門31具有1位的光重構位元件32，通過用光信號轉換光重構位元件32，可以進行ON、OFF控制。
圖5是圖2的ORIOB14的電路結構圖。如圖2所示，ORIOB14連接在除了位于邏輯電路芯片的中央部的ORSM13以外的4個ORSM13的各一端上。ORIOB14對應于4個輸入輸出端子(輸入輸出端子34)，設有4個輸入部分ORIOB14a。各輸入部分ORIOB14a具有連接4個輸入輸出端子(輸入輸出端子34)和8根布線15的作用。
另外，在各自的輸入輸出端子34上，連接有上述的輸出狀態(tài)檢測電路7。
圖6是1輸入部分ORIOB14a的電路結構圖。如圖2所示，1輸入部分ORIOB14a連接在除了位于邏輯電路芯片的中央部的ORSM13以外的4個ORSM13的各一端上。1個輸入部分ORIOB14a具有連接1個輸入輸出端子(輸入輸出端子34)和8根布線15的作用。
在圖6中，向1個輸入部分ORIOB14a的布線15的輸入電路，由輸入節(jié)點連接在輸入端子34上、輸出節(jié)點連接在8根布線15中的任意1根上的8個三態(tài)緩沖器35構成。各三態(tài)緩沖器35設有各自1位的光重構位元件35a，可以通過光輸入進行ON、OFF控制。
另外，從1個輸入部分ORIOB14a上的布線15向輸入輸出端子34的輸出電路，由2個復用器36、37及1個三態(tài)緩沖器38構成。復用器36是4輸入1輸出復用器，在輸入節(jié)點上輸入2根布線15的信號、邏輯0及邏輯1。復用器36設有2位的光重構位元件，用2位的光輸入信號選擇被輸入至輸入節(jié)點上的信號中的任意一個，并向輸出節(jié)點輸出。復用器36的輸出節(jié)點連接在三態(tài)緩沖器38的輸入節(jié)點上，三態(tài)緩沖器38的輸出節(jié)點連接在輸入輸出端子34上。
另外，復用器37是4輸入1輸出復用器，在輸入節(jié)點上輸入1根布線15的正邏輯信號和其負邏輯信號、邏輯0及邏輯1。復用器37設有2位的光重構位元件，用2位的光輸入信號選擇被輸入至輸入節(jié)點的信號中的任意一個，并向輸出節(jié)點輸出。復用器37的輸出節(jié)點連接在三態(tài)緩沖器38的啟動輸入節(jié)點上。在電源起動時，在三態(tài)緩沖器38的啟動輸入節(jié)點上輸出邏輯0，全部的輸入輸出端子34成為高阻抗。
這里，對將光重構位元件的輸出值作為選擇值輸入的復用器36、37在被選擇輸入節(jié)點上穩(wěn)定地輸入邏輯0及邏輯1。從而，作為光信號圖案，由于向復用器36、37輸入選擇值，如果選擇邏輯0或邏輯1的被選擇輸入節(jié)點，則可用復用器36或復用器37光學地輸入ORIOB14的輸入變量。
圖7是表示輸出狀態(tài)檢測電路7的電路結構例的圖。示于圖7(a)的輸出狀態(tài)檢測電路7設有電壓檢測電路39、上拉電阻40、上拉開關41、下拉電阻42及下拉開關43。
如果將上拉開關41置于ON狀態(tài)，下拉開關43置于OFF狀態(tài)(以下，將該狀態(tài)稱為「上拉狀態(tài)」)，則在輸入輸出端子34上，通過上拉電阻40施加比邏輯閾值高的電源電壓Vcc。另外，如果將下拉開關43置于ON狀態(tài)，上拉開關41置于OFF狀態(tài)(以下，將該狀態(tài)稱為「下拉狀態(tài)」)，則在輸入輸出端子34上，通過下拉電阻42施加比邏輯閾值電壓低的接地電壓GND。上拉電阻40及下拉電阻42采用電阻值充分大的電阻。
這樣，在圖7(a)的輸出狀態(tài)檢測電路7中，檢測電壓施加電路由上拉電阻40、上拉開關41、下拉電阻42及下拉開關43構成。
從輸入輸出端子34輸出的邏輯信號是H電平或L電平的場合，不管是上拉狀態(tài)或是下拉狀態(tài)，輸入輸出端子34的電壓都分別成為H電平、L電平。另一方面，在輸入輸出端子34的輸出阻抗處于高阻抗的狀態(tài)時，在上拉狀態(tài)下，輸出端子34的電壓成為Vcc(H電平)，在下拉狀態(tài)下，輸出端子的電壓成為GND(L電平)。
因而，如果轉換上拉狀態(tài)和下拉狀態(tài)，并用電壓檢測電路39檢測各狀態(tài)的輸入輸出端子34的電壓，則可檢測出輸入輸出端子34的輸出狀態(tài)為H電平輸出狀態(tài)、L電平輸出狀態(tài)，或高阻抗狀態(tài)。電壓檢測電路39可采用例如使用基準電壓發(fā)生電路和比較電路的結構和用AD變換器將電壓值數(shù)字化并與基準值比較的結構等。
再有，也可以如圖7(b)所示那樣地構成與圖7(a)所示的輸出狀態(tài)檢測電路7等效的電路。在圖7(b)中，從FPGA的輸出緩沖器44的輸出，通過負載電阻45連接到輸入輸出端子34上。另外，輸入輸出端子34通過FPGA的輸入緩沖器46連接到在FPGA內構成的電壓檢測電路39上。在輸入輸出端子34上，通過負載電阻45施加輸出緩沖器44的輸出電壓。因而，如果從輸出緩沖器44輸出H電平或L電平，則可實現(xiàn)上述的上拉狀態(tài)或下拉狀態(tài)。
還有，在本實施例中，作為將輸出狀態(tài)檢測電路7通過輸入輸出端子34連接到邏輯電路芯片的外部的結構，而也可以將輸出狀態(tài)檢測電路7安裝在邏輯電路芯片內。
下面，就上述的寫入狀態(tài)檢查裝置6的寫入狀態(tài)檢查方法進行說明。圖8是表示實施例1中的寫入狀態(tài)檢查方法的流程的流程圖。
最初，選擇成為檢查對象的光重構位元件(S1)。實際上，這就是檢查信號選擇電路10按照預定順序，通過選擇存儲在光學存儲器上的檢查用的光學信號圖案(檢查圖案)來進行的。
這里，成為檢查對象的光重構位元件的選擇，在照射該光重構位元件的光信號從OFF狀態(tài)轉換成了ON狀態(tài)(或其相反的狀態(tài))時，為了構成輸入輸出端子34的輸出中的至少一個輸出狀態(tài)變化的邏輯電路芯片的邏輯結構，從不需要在該光重構位元件以外的其它光重構位元件上輸入光信號的結構，或者需要輸入光信號的光重構位元件以外的其它光重構位元件的寫入狀態(tài)的檢查全部結束的結構開始依次選擇。這是因為在檢查成為檢查對象的光重構位元件時，若在檢查電路內夾有寫入狀態(tài)的檢查沒結束的光重構位元件，就會產生成為檢查對象的光重構位元件的寫入狀態(tài)不能作正常與否的判斷的情況。
檢查信號選擇電路10選擇對應于成為檢查對象的光重構位元件的第一檢查圖案，從光學部3對VLSI部2進行照射(S2)。這里，作為第一檢查圖案，是用以將邏輯電路芯片的輸入輸出端子34的輸出狀態(tài)依賴于對作為檢查對象的光重構位元件的光信號的輸入而變化的檢查用邏輯電路在邏輯電路芯片上構成的光信號圖案，使用照射到作為檢查對象的光重構位元件上的光信號為OFF狀態(tài)的光信號圖案。
接著，輸出狀態(tài)檢測電路7檢測輸入輸出端子34的輸出狀態(tài)(S3)。這如先前所說明的那樣，通過經由負載電阻45(或上拉電阻40、下拉電阻42)對輸入輸出端子34施加H電平及L電平的電壓，在各自的情況下，由電壓檢測電路39檢測輸入輸出端子34的電壓來進行。
輸出狀態(tài)判定電路8用檢測出的輸入輸出端子34的電壓的變化圖案，判定各輸入輸出端子34的輸出狀態(tài)。具體地說，通過負載電阻45(或，上拉電阻40、下拉電阻42)加到輸入輸出端子34上的電壓從H電平變化為L電平時，在以下三種情況下，輸入輸出端子34判定為高阻抗狀態(tài)，這三種情況是輸入輸出端子34的電壓常時維持H電平；輸入輸出端子34處于H電平輸出狀態(tài)，輸入輸出端子34的電壓常時維持L電平；輸入輸出端子34處于L電平輸出狀態(tài)，輸入輸出端子34的電壓從H電平變化成L電平。輸出狀態(tài)判定電路8比較由該判定所得到的輸入輸出端子34的輸出狀態(tài)，與被存儲在輸出狀態(tài)存儲部件9上的正常情況的輸入輸出端子34的輸出狀態(tài)，判定是否一致。
接著，檢查信號選擇電路10選擇對應于成為檢查對象的光重構位元件的第二檢查圖案，從光學部3對VLSI部2照射(S4)。這里，作為第二檢查圖案，使用在上述第一光信號圖案中，照射到成為檢查對象的光重構位元件上的光信號是ON狀態(tài)的光信號圖案。
然后，與步驟S3一樣，輸出狀態(tài)檢測電路8檢測出輸入輸出端子34的輸出狀態(tài)，輸出狀態(tài)判定電路8比較輸入輸出端子34的輸出狀態(tài)和存儲在輸出狀態(tài)存儲部件9中的正常情況的輸入輸出端子34的輸出狀態(tài)，判定是否一致(S5)。
以上的處理結果，在步驟S3、S5中的任一步驟中，在輸入輸出端子34的輸出狀態(tài)與存儲在輸出狀態(tài)存儲部件9中的正常情況的輸入輸出端子34的輸出狀態(tài)不一致時(S6)，輸出狀態(tài)判定電路8判定為由向作為檢查對象的光重構位元件的光信號的寫入未正常進行，輸出異常信號(S7)，結束動作。
另一方面，在S3、S5這兩個步驟中，在輸入輸出端子34的輸出狀態(tài)與存儲在輸出狀態(tài)存儲部件9中的正常情況的輸入輸出端子34的輸出狀態(tài)一致時，(S6)，如果就全部的光重構位元件的檢查沒有結束(S8)，則返回至步驟S1。若就全部的光重構位元件的檢查結束(S8)，則結束動作。
再者，在上述的實施例中，對于邏輯電路芯片，以第一檢查圖案、第二檢查圖案的順序照射，但也可以與這個順序相反。
最后，示出有關由上述方法得到的光重構位元件的輸出狀態(tài)檢查的幾個具體例。
[例1]在圖9中，考慮進行1個輸入部分ORIOB14a的光重構位元件P9的信息寫入狀態(tài)的檢查時的情況。這時，光重構位元件P1～P8，P10～P12作為平時OFF狀態(tài)，在第一檢查圖案中，將光重構位元件P9設為OFF狀態(tài)，在第二檢查圖案中，將光重構位元件P9設為ON狀態(tài)。
照射了第一檢查圖案時，光重構位元件P9是OFF狀態(tài)，復用器37輸出0。因而，三態(tài)緩沖器38的輸出成為高阻抗狀態(tài)。另外，輸入側的8個三態(tài)緩沖器35的輸入阻抗也是高阻抗。因此，輸入端子34的輸出狀態(tài)成為高阻抗狀態(tài)。因而，在輸出狀態(tài)檢測電路7中，檢測出高阻抗狀態(tài)。
接著，在照射了第二檢查圖案時，光重構位元件P9是ON狀態(tài)，復用器37輸出1。另一方面，復用器36也輸出0。三態(tài)緩沖器38輸出復用器36的輸出值。因而，輸入輸出端子34的輸出狀態(tài)成為L電平狀態(tài)。在輸出狀態(tài)檢測電路7中，檢測出L電平狀態(tài)。
因而，在依次照射了第一檢查圖案、第二檢查圖案時，如果輸入輸出端子34的輸出狀態(tài)從高阻抗狀態(tài)變化成L電平狀態(tài)，則光重構位元件P9的信息寫入狀態(tài)被判定為是正常。除此以外的情況，光重構位元件P9的信息寫入狀態(tài)被判定為不正常。
(例終) [例2]在圖10中，考慮在1個輸入部分ORIOB14a的光重構位元件P9的信息寫入狀態(tài)為正常時檢查光重構位元件P11的信息寫入狀態(tài)的情況。這時，光重構位元件P1～P8、P10、P12設為平時OFF狀態(tài)，光重構位元件P9設為平時ON狀態(tài)，在第一檢查圖案中，光重構位元件P11設為OFF狀態(tài)，在第二檢查圖案中，光重構位元件P11設為ON狀態(tài)。
因為光重構位元件P9是平時ON狀態(tài)，所以復用器37平時輸出1。因而，三態(tài)緩沖器38平時輸出復用器36的輸出值。
照射了第一檢查圖案時，光重構位元件P11是OFF狀態(tài)，復用器36輸出0。因而，三態(tài)緩沖器38輸出L電平，輸入輸出端子34的輸出狀態(tài)成為L電平狀態(tài)。因而，在輸出狀態(tài)檢測電路7中，檢測出L電平狀態(tài)。
接著，在照射了第二檢查圖案時，光重構位元件P11是ON狀態(tài)，復用器36輸出1。因而，三態(tài)緩沖器38輸出H電平，輸入輸出端子34的輸出狀態(tài)成為H電平狀態(tài)。因而，在輸出狀態(tài)檢測電路7中，檢測出H電平狀態(tài)。
從而，在依次照射了第一檢查圖案、第二檢查圖案時，如果輸入輸出端子34的輸出狀態(tài)從L電平狀態(tài)變化成H電平狀態(tài)，則光重構位元件P11的信息寫入狀態(tài)被判定是正常。除此以外的情況，光重構位元件P11的信息寫入狀態(tài)被判定為不正常。
(例終) [例3]考慮圖11中，檢查1個輸入部分ORIOB14a上的光重構位元件P10的信息寫入狀態(tài)時的情況。這時，在光重構位元件P1的信息寫入狀態(tài)是正常的假定下進行檢查。
首先，在邏輯電路芯片未對照射光的狀態(tài)下，在輸出狀態(tài)檢測電路7中，將上拉開關41設為OFF狀態(tài)，下拉開關43設為ON狀態(tài)。這時，三態(tài)緩沖器38的輸出是高阻抗狀態(tài)。因而，輸入輸出端子34的輸出狀態(tài)成為L電平。
接著，向邏輯電路芯片照射第一檢查圖案。第一檢查圖案使用僅在光重構位元件P1上進行光照射的光信號圖案。由于現(xiàn)在假定光重構位元件P1的信息寫入狀態(tài)是正常的，進行第一檢查圖案的照射時，附帶光重構位元件P1的三態(tài)緩沖器35成為ON狀態(tài)。從而，附帶光重構位元件P1的三態(tài)緩沖器35的輸出成為L電平。
接著，在邏輯電路芯片上照射第一檢查圖案。第二檢查圖案使用僅在光重構位元件P1、P10上進行光照射的光信號圖案。在光重構位元件P10的信息寫入狀態(tài)正常的情況下，復用器37選擇輸入端子「10」。在輸入端子「10」上，附帶光重構位元件P1的三態(tài)緩沖器35的輸入值被反轉并輸入。因而，復用器37的輸出值成為H電平。而且，三態(tài)緩沖器38的輸出從高阻抗狀態(tài)變化到L電平狀態(tài)。
在此狀態(tài)，輸出狀態(tài)檢測電路7的下拉開關43設為OFF狀態(tài)，上拉開關為41設為ON狀態(tài)。如果光重構位元件P10的信息寫入狀態(tài)正常，則由于三態(tài)緩沖器38的輸出值為L電平，輸入輸出端子34的電平也保持在L電平。但是，若未能作光重構位元件P10的信息寫入，則由于三態(tài)緩沖器38的輸出狀態(tài)仍舊是高阻抗狀態(tài)，輸入輸出端子34的電平被上拉而成為H電平。從而，可進行光重構位元件P10的信息寫入狀態(tài)的檢查。
還有，這時，需對光重構位元件P1另外進行信息寫入狀態(tài)的檢查。
(例終) [例4]下面，就一例對于ORSM13的光重構位元件的寫入狀態(tài)檢查進行說明。其前提是，假設對各ORIOB14的光重構位元件的寫入狀態(tài)檢查全部結束。
在圖12中，在進行ORSM13的光重構位元件的寫入狀態(tài)檢查時，將二個ORSM13作為一組來進行寫入狀態(tài)檢查。在圖12中，為了區(qū)別二個ORSM13，分別帶有標記13-1、13-2。
在ORSM13的各個四向開關30上，含有6個傳輸門31。在各傳輸門31上，設有用以進行門的ON、OFF的光重構位元件。關于這些，如圖12所示，分別帶有P1～P6的標記。
例如，在進行光重構位元件P3的寫入狀態(tài)檢查時，首先將從ORIOB14-1向ORSM13-1的輸入全部設為L電平。在這個狀態(tài)下，對ORSM13-1、13-2照射僅在光重構位元件P3上進行光照射、在其它的光重構位元件上不進行光照射的光信號圖案。如果各ORSM13-1、13-2的光重構位元件P3的信息寫入狀態(tài)正常，則ORIOB14-2的各輸入輸出端子34的電壓成為L電平。接著，將從ORIOB14-1向ORSM13-1的輸入全部設為H電平，確認ORIOB14-2的各輸入輸出端子34的電壓成為H電平。從而，檢測出信息寫入狀態(tài)是正常的。如果ORSM13-1、13-2的光重構位元件P3中的任意一個信息寫入狀態(tài)不正常，則不能確認ORIOB14-2的輸入輸出端子34的電壓從L向H電平的狀態(tài)變化。從而，檢測出信息寫入狀態(tài)不能正常進行。
(例終) [例5]下面，就一例ORLB11的光重構位元件的寫入狀態(tài)檢查進行說明。其前提是，假設對于各ORIOB14及各ORSM13的光重構位元件的寫入狀態(tài)檢查全部結束。
首先，對于一個ORLB11上所屬的各光重構位元件，帶有如圖14所示的標記P1～P40。這里，進行光重構位元件P1的寫入狀態(tài)檢查。
首先，在未作光照射的狀態(tài)下，由于將L電平反轉并輸入到D觸發(fā)器22的清除端子，D觸發(fā)器22被清除，從輸出端子Q輸出L電平。另外，由于復用器23選擇了D觸發(fā)器22的輸出，復用器23輸出L電平。但是，由于光重構位元件P1為OFF狀態(tài)，附帶光重構位元件P1的三態(tài)緩沖器24的輸出處于高阻抗狀態(tài)。
在此狀態(tài)，照射僅在光重構位元件P1上輸入光信號的光信號圖案。如果光重構位元件P1的信息寫入狀態(tài)正常，則附帶光重構位元件P1的三態(tài)緩沖器24的輸出電平成為L電平。另一方面，如果光重構位元件P1的信息寫入狀態(tài)不正常，則附帶光重構位元件P1的三態(tài)緩沖器24的輸出被保持在高阻抗狀態(tài)。因而，將附帶光重構位元件P1的三態(tài)緩沖器24的輸出經由ORSM13及ORIOB14在輸入輸出端子34上取出，通過用輸出狀態(tài)檢測電路7檢測出其輸出狀態(tài)的變化，可進行光重構位元件P1的寫入狀態(tài)檢查。但是，這里，以ORGA布線通道內的總線已被上拉為前提。
(例終) [例6]在圖14中，當光重構位元件P1、P9、P11的寫入狀態(tài)檢查結束后，在進行光重構位元件P13的寫入狀態(tài)檢查時，首先，在第一光信號圖案中僅在光重構位元件P1、P9、P11上進行光照射。從而，在附帶光重構位元件P1的三態(tài)緩沖器24的輸出端上輸出D觸發(fā)器22的反轉輸出端子Q(但是，標記「」表示“非”邏輯運算)。由于D觸發(fā)器22處于被清除的狀態(tài)，在D觸發(fā)器22的反轉輸出端子Q上輸出H電平。因而，附帶光重構位元件P1的三態(tài)組沖器24的輸出是H電平。
接著，在第第二光信號圖案中，僅在光重構位元件P1、P9、P11、P13上進行光照射。
在光重構位元件P29～P40上未被輸入光信號的狀態(tài)，各復用器20全部輸出L電平，復用器21a選擇光重構位元件P13的輸出。因而，如果在光重構位元件P13上進行光照射，則復用器21a的輸出從L電平變化成H電平。
之后，啟動D觸發(fā)器22的時鐘。從而，D觸發(fā)器22的反轉輸出端子Q的輸出從H電平變化成L電平。另外，附帶光重構位元件P1的三態(tài)緩沖器24的輸出從H電平變化成L電平。
因而，將附帶光重構位元件P1的三態(tài)緩沖器24的輸出，通過ORSM13及ORIOB14，在輸入輸出端子34上取出，通過用輸出狀態(tài)檢測電路檢測其輸出狀態(tài)的變化，可以進行光重構位元件P13的寫入狀態(tài)檢查。
(例終)產業(yè)上利用的可能性 本發(fā)明作為光學邏輯結構的可重寫的可編程邏輯電路及其檢查方法，可應用于各種電氣設備產業(yè)。
權利要求
1.一種寫入狀態(tài)檢查方法，它是對于具有安裝了設有多個光重構位元件的邏輯電路的邏輯電路芯片的、通過讀出存儲在光學存儲器上的所期望的光信號圖案并作為光信號照射在所述邏輯電路芯片而可重構所述邏輯電路的邏輯結構的光重構型門陣列，進行由所述各光重構位元件的光信號產生的信息寫入狀態(tài)的檢查的寫入狀態(tài)檢查方法，其特征在于包含第一步驟，通過將預先存儲在所述光學存儲器中的檢查用光信號圖案(以下，稱為「檢查圖案」)照射在所述邏輯電路芯片上，在所述邏輯電路上構成用以檢查光重構位元件的邏輯結構(以下，稱為「檢查用邏輯電路」)；第二步驟，檢測對應于所述檢查用邏輯電路的所述邏輯電路芯片的輸出端子的輸出狀態(tài)是在邏輯電平為H電平狀態(tài)、邏輯電平為L電平狀態(tài)或輸出阻抗為高阻抗的狀態(tài)中的哪一種狀態(tài)；以及第三步驟，通過將該檢測出的狀態(tài)與對應于所述檢查用邏輯電路的正常輸出狀態(tài)進行比較，對所述各光重構位元件進行由光信號產生的信息寫入狀態(tài)合格與否的判定，作為所述檢查圖案，設有照射到作為檢查對象的光重構位元件上的光信號是OFF狀態(tài)的第一檢查圖案和照射到作為檢查對象的光重構位元件上的光信號是ON狀態(tài)的第二檢查圖案，以所述第一檢查圖案、所述第二檢查圖案的順序或其相反順序，依次照射2個檢查圖案，執(zhí)行所述第一步驟至第三步。
2.如權利要求1所述的寫入狀態(tài)檢查方法，其特征在于所述檢查用邏輯電路具有這樣的邏輯結構，即所述邏輯電路芯片的輸出端子的輸出依賴于對作為檢查對象的光重構位元件的光信號的輸入而變化。
3.如權利要求1所述的寫入狀態(tài)檢查方法，其特征在于，所述檢查用邏輯電路具有這樣的邏輯結構，即所述邏輯電路芯片的輸出端子的輸出依賴于對作為檢查對象的光重構位元件的光信號的輸入而變化，且不依賴于對信息寫入狀態(tài)的檢查還未結束的光重構位元件的光信號的輸入。
4.一種寫入狀態(tài)檢查裝置，它是對于具有安裝了設有多個光重構位元件的邏輯電路的邏輯電路芯片的、通過讀出存儲在光學存儲器上的所期望的光信號圖案并作為光信號照射到所述邏輯電路芯片而可重構所述邏輯電路的邏輯結構的光重構型門陣列，進行由所述各光重構位元件的光信號產生的信息寫入狀態(tài)的檢查的寫入狀態(tài)檢查裝置，其特征在于設有光學存儲器，存儲用以在所述邏輯電路上構成檢查光重構位元件的邏輯結構(以下稱為「檢查用邏輯電路」)的檢查用光信號圖案(以下稱為「檢查圖案」)；檢查信號輸入部件，讀出存儲在所述光學存儲器上的所述檢查圖案，并作為光信號圖案照射到所述邏輯電路芯片上；以及輸出狀態(tài)檢測部件，檢測所述邏輯電路芯片的輸出端子的輸出狀態(tài)是在邏輯電平為H電平的狀態(tài)、邏輯電平為L電平的狀態(tài)或輸出阻抗為高阻抗的狀態(tài)中的哪一種狀態(tài)，在所述光學存儲器上存有第一檢查圖案，作為用以在所述邏輯電路上構成所述檢查用邏輯電路的光信號圖案，照射到作為檢查對象的光重構位元件上的光信號是OFF狀態(tài)；以及第二檢查圖案，作為用以在所述邏輯電路上構成所述檢查用邏輯電路的光信號圖案，照射到作為檢查對象的光重構位元件上的光信號是ON狀態(tài)，所述檢查信號輸入部件是對所述邏輯電路芯片按所述第一檢查圖案、第二檢查圖案的順序或相反順序依次照射2個檢查圖案的部件，所述輸出狀態(tài)檢測部件是對應于各所述檢查圖案檢測所述邏輯電路芯片的輸出端子的輸出狀態(tài)是在邏輯電平為H電平的狀態(tài)、邏輯電平為L電平的狀態(tài)或輸出阻抗為高阻抗狀態(tài)中的哪一種狀態(tài)的部件。
5.如權利要求4所述的寫入狀態(tài)檢查裝置，其特征在于設有輸出狀態(tài)判定部件，通過對所述檢查用邏輯電路、將所述輸出狀態(tài)檢測電路檢測的所述邏輯電路芯片的輸出端子的輸出狀態(tài)與對應于所述檢查用邏輯電路的正常輸出狀態(tài)進行比較，對所述各光重構位元件判斷由光信號產生的信息寫入狀態(tài)是否合格。
6.如權利要求4或5所述的寫入狀態(tài)檢查裝置，其特征在于所述檢查用邏輯電路是這樣一種邏輯結構，即，所述邏輯電路芯片的輸出端子的輸出依賴于對作為檢查對象的光重構位元件的光信號的輸入而變化。
7.如權利要求4至6所述的寫入狀態(tài)檢查裝置，其特征在于所述輸出狀態(tài)檢測部件設有檢測所述邏輯電路的輸出端子的電壓的電壓檢測電路；在所述邏輯電路的輸出端子上，通過電阻轉換邏輯閾值以上的電壓或邏輯閾值以下的電壓并自如地地施加的檢測電壓施加電路。
8.一種光重構型門陣列，它是設有安裝了具有多個光重構位元件的邏輯電路的邏輯電路芯片的、可通過讀出存儲在光學存儲器上的所期望的光信號圖案并作為光信號照射到所述邏輯電路芯片上來重構所述邏輯電路的邏輯結構的光重構型門陣列，其特征在于設有連接在所述邏輯電路芯片的各個輸出端子上的輸出狀態(tài)檢測電路，檢測出是處于該輸出端子的邏輯電平在H電平的狀態(tài)、該輸出端子的邏輯電平在L電平的狀態(tài)或該輸出端子的輸出阻抗在高阻抗的狀態(tài)中的哪一種狀態(tài)，安裝在所述邏輯電路芯片上的邏輯電路設有光重構邏輯塊，設有重構邏輯結構用的多個光重構位元件的可光重構的邏輯電路；光重構連接電路，作為在所述光重構邏輯塊上輸入輸出的邏輯信號的布線連接的轉換的連接電路，設有重構其連接結構用的多個光重構位元件；以及光重構輸入輸出電路，作為進行各布線與輸入輸出端子之間的連接的轉換的輸入輸出電路，設有重構其連接結構用的多個光重構位元件，所述光重構輸入輸出電路配置在安裝所述邏輯電路的方形邏輯電路芯片的至少3個角部。
9.如權利要求8所述的光重構型門陣列，其特征在于所述輸出狀態(tài)檢測電路設有檢測所述邏輯電路的邏輯信號的輸出端子的電壓的電壓檢測電路；以及在所述邏輯電路的邏輯信號的輸出端子上，通過電阻轉換邏輯閾值以上的電壓或邏輯閾值以下的電壓并自如地施加的檢測電壓施加電路。
全文摘要
提供不需要ORGA的邏輯電路內部的寫入狀態(tài)檢查專用電路的寫入狀態(tài)檢查技術。將ORGA內的邏輯電路結構照射到檢查對象光重構位元件上的光信號從ON轉換到了OFF時，作為至少一個邏輯電平或輸出阻抗構變化的邏輯結構上構成的光信號圖案，將照射到檢查對象光重構位元件上的光信號為ON或OFF的第一、第二光信號圖案對邏輯電路依次照射而輸入。與此同時，通過連接在各個邏輯輸出端子上的、檢測該輸出端子的邏輯電平是H電平、L電平或高阻抗中的哪一種狀態(tài)的輸出狀態(tài)檢測電路，檢測各個輸出狀態(tài)。通過將所檢測出的狀態(tài)與所輸入的光信號圖案的正常的輸出狀態(tài)進行比較，對各光重構位元件判斷由光信號產生的信息寫入狀態(tài)是否合格。
文檔編號H01L21/82GK101015123SQ20058002748
公開日2007年8月8日 申請日期2005年6月16日 優(yōu)先權日2004年6月18日
發(fā)明者渡邊實, 小林史典 申請人:獨立行政法人科學技術振興機構, 國立大學法人九州工業(yè)大學