專利名稱：柵極結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及以集成電路形式制成的MOS結(jié)構(gòu)的領(lǐng)域及其制造方法。本發(fā)明特別涉及MOS晶體管的柵極結(jié)構(gòu)及其制造方法。
背景技術(shù)：
MOS晶體管一般具有多晶硅柵極。圖1是這樣的晶體管的簡(jiǎn)化截面視圖。在例如由硅制成的半導(dǎo)體襯底1中，在淺槽隔離區(qū)3(STI)(例如氧化硅)之間形成晶體管2。晶體管2包括柵極絕緣體5上形成的多晶硅柵極4，該柵極絕緣體5可以是例如氧化硅或具有強(qiáng)介電常數(shù)的材料如氧化鉿。然后，例如通過(guò)離子注入形成輕摻雜漏極區(qū)(LDD)8和9。在柵極5的側(cè)面上形成由絕緣材料例如氧化物或氮化硅制成的隔板10。例如通過(guò)離子注入形成源極和漏極區(qū)11和12。在源極和漏極區(qū)11和12上以及在柵極4的頂上同時(shí)形成金屬硅化物接觸(contact)13、14和16，例如氮化硅。
由此，由絕緣層、通過(guò)離子注入而摻雜的多晶硅層以及金屬硅化物層的疊層形成柵極結(jié)構(gòu)。
許多作者出于兩個(gè)主要的原因建議用完全由硅化物制成的柵極來(lái)取代頂上有金屬硅化物的多晶硅柵極。第一個(gè)原因是為了克服多晶硅耗盡現(xiàn)象。實(shí)際上，柵極4的電子相對(duì)于柵極氧化物5被推回。由此在上述氧化物5上產(chǎn)生具有較少載流子的耗盡區(qū)。例如，這一區(qū)域可以為0.4nm厚。由此，產(chǎn)生與柵極氧化物5的電容串聯(lián)的寄生電容，組件的電容變低。由于晶體管的工作電流與該電容成比例，所以工作電流也變低。第二個(gè)原因是為了降低柵極電阻。
圖2是示出形成完全成為硅化物(fully silicided)的柵極的可能性的簡(jiǎn)化截面視圖。其從例如圖1的結(jié)構(gòu)開(kāi)始，不是對(duì)柵極4執(zhí)行僅部分硅化物形成(silicidation)，而是延長(zhǎng)處理時(shí)間使得柵極20完全成為硅化物。傳統(tǒng)技術(shù)中的這種方法的缺點(diǎn)在于，如果執(zhí)行硅化物形成使得其延伸經(jīng)過(guò)多晶硅柵極20的整個(gè)厚度，則在源極和漏極區(qū)的平面(level)21和22處將呈現(xiàn)相同的硅化物形成厚度。這帶來(lái)了許多問(wèn)題。實(shí)際上，硅化物形成深度必須小于源極和漏極區(qū)11和12(見(jiàn)圖1)的深度，以確保MOS晶體管正確的操作。這在實(shí)踐中在期望保持非常小尺寸的MOS晶體管的情況下是不可能的，而非常小尺寸的MOS晶體管是集成電路制造過(guò)程中不變的目標(biāo)。
為了解決這個(gè)問(wèn)題，提出了各種方法，其中，在作者為Anil等人、在2004 Symposium on VLSI Technology中出版的、題為“Demonstration of Fully Ni-Silicided Metal Gates on HfO2basedhigh-k gate dielectrics as a candidate for low power applications”的文章中提出了這樣的方法。圖3A至3G示出了這種方法。
在圖3A示出的步驟中，在襯底1上形成隔離區(qū)3之后，依次形成氧化硅絕緣層31、多晶硅層32和硬氧化硅掩模層33。
在圖3B示出的步驟中，在執(zhí)行光刻之后，依次蝕刻上述三層31、32和33。由此獲得由柵極氧化物36、被隔離(insulated)的柵極37、硬掩模38的疊層形成的柵極圖案34。
在圖3C示出的步驟中，通過(guò)使用柵極圖案34作為掩模執(zhí)行LDD區(qū)8和9的注入，其后，在通過(guò)使用柵極圖案作為掩模對(duì)源極和漏極區(qū)11和12進(jìn)行摻雜之前形成隔板10。
在圖3D示出的步驟中，執(zhí)行源極和漏極區(qū)11和12的金屬硅化物形成，以獲得接觸區(qū)13和14。
在圖3E示出的步驟中，在沉積厚氧化物層40之前去除硬掩模38。
在圖3F示出的步驟中，通過(guò)化學(xué)/機(jī)械拋光CMP使層40平面化。蝕刻層40直到暴露出柵極37。接著沉積鎳層41，然后執(zhí)行足夠長(zhǎng)時(shí)間的退火以使多晶硅37完全成為硅化物。
圖3G是所得MOS晶體管的簡(jiǎn)化截面視圖，其具有完全成為硅化物的柵極20。于是，由絕緣層和金屬硅化物層的疊層形成柵極結(jié)構(gòu)。然而，這種制造過(guò)程由于其需要大量的步驟而難以實(shí)現(xiàn)，并且由于存在CMP平面化步驟，所以對(duì)上部柵極表面的均勻性要求很高(critical)。

發(fā)明內(nèi)容
本發(fā)明的目的是獲得一種具有完全成為硅化物的柵極的MOS晶體管的新結(jié)構(gòu)。
本發(fā)明的另一個(gè)目的是提供一種容易實(shí)施的制造具有完全成為硅化物的柵極的MOS晶體管的方法。
本發(fā)明的另一個(gè)目的是提供一種與標(biāo)準(zhǔn)CMOS方法兼容的這樣一種制造方法。
為了實(shí)現(xiàn)這些目的，本發(fā)明提供了一種MOS晶體管柵極，依次包括絕緣層、金屬硅化物層、導(dǎo)電密封材料層以及多晶硅層。
根據(jù)本發(fā)明的實(shí)施例，金屬硅化物層是硅化鎳層。
根據(jù)本發(fā)明的實(shí)施例，密封層是從氮化鈦和氮化鉭中選擇的。
根據(jù)本發(fā)明的實(shí)施例，金屬硅化物層的厚度小于25nm。
根據(jù)本發(fā)明的實(shí)施例，密封層的厚度小于20nm。
根據(jù)本發(fā)明的實(shí)施例，該柵極還包括位于多晶硅層上部的第二金屬硅化物層。
本發(fā)明還提供了一種用于制造MOS晶體管柵極的方法，該方法依次包括以下步驟形成絕緣柵極絕緣體層；形成薄多晶硅層；在多晶硅層中注入N型或P型摻雜劑；將多晶硅變?yōu)榻饘俟杌?；形成?dǎo)電密封材料層；以及形成多晶硅層，使得總柵極厚度為給定MOS晶體管制造技術(shù)中的柵極的通常厚度。


在下面參考附圖對(duì)特定實(shí)施例的非限制性描述中將詳細(xì)討論本發(fā)明的前述和其它目的、特征和優(yōu)點(diǎn)，其中
先前描述的圖1是包括多晶硅柵極的傳統(tǒng)晶體管的簡(jiǎn)化截面視圖；先前描述的圖2是包括金屬硅化物柵極的傳統(tǒng)晶體管的簡(jiǎn)化截面視圖；先前描述的圖3A至3G圖解了提供完全成為硅化物的柵極的傳統(tǒng)制造方法；以及圖4A至4D圖解了用于制造根據(jù)本發(fā)明的MOS晶體管柵極的方法。
具體實(shí)施例方式
為了清楚起見(jiàn)，在不同的附圖中對(duì)相同的元件指定了相同的附圖標(biāo)記，并且如在集成電路的表示中所常見(jiàn)的，各個(gè)附圖都不是按比例繪制的。
下面將在用于獲得期望的結(jié)構(gòu)的指定方法的上下文中參考圖4A至4D描述本發(fā)明，應(yīng)當(dāng)理解，該方法只是個(gè)示例，并且本領(lǐng)域技術(shù)人員可以設(shè)計(jì)出能夠?qū)崿F(xiàn)本發(fā)明的其它方法和根據(jù)本發(fā)明的替換結(jié)構(gòu)。
如圖4A所示，從固體硅襯底1或從任何其它傳統(tǒng)集成電路襯底開(kāi)始。在襯底1中限定由隔離區(qū)3定界的有源區(qū)。在這個(gè)結(jié)構(gòu)中，形成計(jì)劃用作柵極氧化物的薄絕緣層31。然后，沉積薄多晶硅層50。傳統(tǒng)上，計(jì)劃用作柵極氧化物層的層31的厚度大約為幾納米。多晶硅層46的厚度例如為大約10到30nm。用掩模51覆蓋該結(jié)構(gòu)，該掩模51包括在隨后期望形成柵極的位置上延伸的開(kāi)口。執(zhí)行由箭頭52表示的N或P摻雜劑的注入。這一注入的目的將在后面討論。
圖4B所示的中間結(jié)構(gòu)是通過(guò)去除掩模51并由許多已知手段(例如通過(guò)沉積金屬層并退火)使薄多晶硅層50成為硅化物的一連串步驟產(chǎn)生的。該金屬是例如具有將傳統(tǒng)硅摻雜摻雜劑如As、B和P排斥到界面的屬性的鎳或鈷。然后沉積與多晶硅不發(fā)生反應(yīng)的導(dǎo)電密封(encapsulation)材料例如TiN或TaN的層53，直到厚度足以確保期望的密封功能。此后，沉積多晶硅層55。多晶硅層55的厚度選擇為使得層50、53、55的總厚度對(duì)應(yīng)于傳統(tǒng)MOS晶體管制造技術(shù)(如參考圖1所描述的技術(shù))中當(dāng)前使用的柵極厚度。于是，在先前描述的初始步驟之后，可以在不修改這樣的晶體管的通常的制造技術(shù)(如參考圖1所描述的技術(shù))的情況下執(zhí)行MOS晶體管的制造。
在圖4C示出的步驟，蝕刻?hào)艠O疊層31、50、53、55，以形成具有期望的通常結(jié)構(gòu)的柵極。此后，注入LDD區(qū)8和9，在柵極附近形成側(cè)面隔板10，并且注入源極和漏極區(qū)11和12。附帶提一下，需要注意，在源極和漏極區(qū)11和12的注入過(guò)程中，柵極的上部多晶硅部分55也被注入，由此使其強(qiáng)導(dǎo)電。
如圖4D所示，執(zhí)行傳統(tǒng)硅化物形成步驟，以使源極和漏極區(qū)11和12的上部成為硅化物，并獲得成為硅化物的區(qū)域13和14。同時(shí)在柵極疊層的上部獲得成為硅化物的區(qū)域57。
應(yīng)當(dāng)注意提供還用作擴(kuò)散阻擋物的導(dǎo)電密封層53的優(yōu)點(diǎn)。實(shí)際上，在與源極和漏極區(qū)11和12以及成為硅化物的區(qū)域13、14的形成相連的退火步驟中，使器件達(dá)到大約1000℃的溫度。然而，硅化鎳(NiSi)只在直到大約750℃下保持穩(wěn)定。超過(guò)這個(gè)溫度，其將趨向于變成NiSi2，然后融化。于是，摻雜劑將有通過(guò)驅(qū)入(drive-in)而擴(kuò)散的危險(xiǎn)，或者下面的成為硅化物的部分的功函數(shù)可能修改晶體管操作。密封層克服了這一缺點(diǎn)。
需要提醒的是，在圖4A示出的步驟，在多晶硅層50的硅化物形成之前已經(jīng)在多晶硅層50中執(zhí)行了摻雜劑的離子注入。所選擇的摻雜劑不溶或微溶于硅化物。這個(gè)步驟的結(jié)果是，在硅化物層50和柵極氧化物31之間的界面上，保留了如所期望的那樣修改柵極功函數(shù)的N型或P型摻雜劑，以獲得N溝道或P溝道晶體管的最佳操作。
應(yīng)當(dāng)注意，假定保留了未成為硅化物的多晶硅區(qū)域55，則根據(jù)本發(fā)明的柵極沒(méi)有完全成為硅化物。事實(shí)上，這對(duì)根據(jù)本發(fā)明的晶體管柵極中沒(méi)有影響(incidence)，因?yàn)橐o的是緊鄰柵極絕緣體31呈現(xiàn)具有金屬特性的層。
作為尺寸的例子，應(yīng)當(dāng)注意，本發(fā)明適用于MOS晶體管的任何傳統(tǒng)形成過(guò)程。一般而言，每種具體的MOS晶體管制造技術(shù)特別以最小柵極長(zhǎng)度和這個(gè)柵極的厚度為特征，以獲得具有令人滿意的尺寸的隔板和相對(duì)于為形成源極和漏極區(qū)而執(zhí)行的注入對(duì)位于柵極之下的區(qū)域的充分保護(hù)。在柵極寬度為大約0.3μm的技術(shù)的情況下，可以選擇下述尺寸柵極氧化物層31的厚度1到5nm，硅化物層50的厚度10到30nm，鎳密封層53的厚度10nm，多晶硅層55的厚度60到120nm。
權(quán)利要求
1.一種MOS晶體管柵極，依次包括絕緣層(31)、金屬硅化物層(50)、導(dǎo)電密封材料層(53)以及多晶硅層(55)。
2.根據(jù)權(quán)利要求1的柵極，其中所述金屬硅化物層是硅化鎳層。
3.根據(jù)權(quán)利要求1的柵極，其中所述密封層是從氮化鈦和氮化鉭中選擇的。
4.根據(jù)權(quán)利要求1的柵極，其中所述金屬硅化物層的厚度小于25nm。
5.根據(jù)權(quán)利要求1的柵極，其中所述密封層的厚度小于20nm。
6.根據(jù)權(quán)利要求1的柵極，還包括位于多晶硅層(55)上部的第二金屬硅化物層(57)。
7.一種具有根據(jù)權(quán)利要求1至6中任何一項(xiàng)所述的柵極的MOS晶體管。
8.一種用于制造MOS晶體管柵極的方法，該方法依次包括以下步驟形成絕緣柵極絕緣體層(31)；形成薄多晶硅層(50)；在多晶硅層(50)中注入N型或P型摻雜劑；將多晶硅(50)變?yōu)榻饘俟杌?；形成?dǎo)電密封材料層(53)；以及形成多晶硅層(55)，使得總柵極厚度為給定MOS晶體管制造技術(shù)中的柵極的通常厚度。
9.根據(jù)權(quán)利要求8的方法，還包括以下步驟形成該MOS晶體管的源極和漏極區(qū)；以及使所述源極和漏極區(qū)成為硅化物。
10.根據(jù)權(quán)利要求8的方法，其中所述金屬硅化物是硅化鎳。
11.根據(jù)權(quán)利要求8的方法，其中所述密封層是從氮化鈦和氮化鉭中選擇的。
全文摘要
本發(fā)明涉及MOS晶體管，其柵極依次包括絕緣層(31)、金屬硅化物層(50)、導(dǎo)電密封材料層(53)以及多晶硅層(55)。
文檔編號(hào)H01L21/8238GK101061586SQ200580033871
公開(kāi)日2007年10月24日 申請(qǐng)日期2005年10月5日 優(yōu)先權(quán)日2004年10月5日
發(fā)明者瑪庫(kù)斯·穆勒, 彼諾伊特·弗洛米尼 申請(qǐng)人:St微電子克魯勒斯圖股份公司, 皇家飛利浦電子有限公司