專利名稱：對鑲嵌結(jié)構(gòu)進(jìn)行平面化的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造鑲嵌結(jié)構(gòu)的方法，用于諸如集成半導(dǎo)體器件之類的應(yīng)用，以及根據(jù)所述方法制作的半導(dǎo)體器件。
背景技術(shù)：
當(dāng)前，鑲嵌互連結(jié)構(gòu)由CMP(化學(xué)機(jī)械拋光)來制造。在1997年John Wiley & Sons，紐約出版的“Chemical Mechanical Planarisationof Microelectronic Materials”中，J.M.Steigerwald，S.P.Murarka和R.J.Gutman等人已經(jīng)全面地描述和說明了CMP工藝。CMP工藝包括相對于拋光墊而移動樣品表面以進(jìn)行平面化或拋光，所述拋光墊用于提供對樣品表面的支撐，并且用于在樣品表面和拋光墊之間攜帶拋光漿料以影響導(dǎo)致平面化的拋光。用液體拋光漿料執(zhí)行CMP。
鑲嵌結(jié)構(gòu)是嵌入到現(xiàn)有層的表面中的結(jié)構(gòu)，即嵌入到凹槽(recess)或溝槽(trench)。通常需要阻擋層以防止結(jié)構(gòu)的金屬的擴(kuò)散，例如銅，或輔助金屬的粘附，例如銅。與CMP有關(guān)的一個(gè)問題是嵌入的金屬線的凹陷(dishing)。凹陷意味著金屬線的表面變?yōu)榘夹谓Y(jié)構(gòu)(concave)。這可以減小金屬互連的厚度，導(dǎo)致互連電阻的增加和互連壽命的減少。此外，晶片表面不希望的不均勻表面形貌可以引起隨后處理步驟的問題。
為了避免凹陷，可以開發(fā)專用的拋光漿料(在下文中稱作低凹陷拋光漿料)，并且已經(jīng)獲得了凹陷性能方面極好的結(jié)果，優(yōu)于傳統(tǒng)的CMP。然而，使用低凹陷拋光漿料的CMP工藝的缺點(diǎn)是金屬(例如銅)殘留物保留在晶片表面上并且難以去除。這引起短路的嚴(yán)重風(fēng)險(xiǎn)。
對使用低凹陷拋光漿料和銅的CMP工藝的良好凹陷性能的解釋是銅和阻擋材料之間的電化學(xué)反應(yīng)。當(dāng)將銅和阻擋材料兩者都暴露在拋光溶液中時(shí)(在銅CMP工藝結(jié)束時(shí))，它們形成其中銅是陰極的電耦合。這停止了銅的侵蝕，因此保護(hù)鑲嵌銅結(jié)構(gòu)免于凹陷。然而，當(dāng)銅和阻擋材料同時(shí)暴露時(shí)停止去除銅還意味著保留在表面上的銅難以去除。結(jié)果，存在銅殘留物。使用低凹陷拋光漿料的CMP工藝的缺點(diǎn)是盡管停止了銅侵蝕，可能也促進(jìn)了阻擋層的侵蝕。
另外已知使用ALCVD(原子層化學(xué)氣相沉積)提供銅特征的阻擋層。這對于產(chǎn)生WCN或TaN的良好的薄共形阻擋層是特別有用的。WCN是優(yōu)選的，因?yàn)閷τ诮o定厚度它具有良好的阻擋特性。然而，因?yàn)閃CN是化學(xué)活性的阻擋層，因此在CMP期間WCN比銅刻蝕得快，WCN難以制造。結(jié)果是再次引起隨后層問題的銅突出。同樣，在CMP期間可以發(fā)生WCN阻擋層不希望的侵蝕。
根據(jù)US 6,150,260可知，可以將犧牲TiN層沉積到氧化物層上以保護(hù)氧化物，并且作為終點(diǎn)檢測器。根據(jù)US 6,274,485可知，可以在氧化層以上但是在阻擋層以下使用犧牲的高拋光速率的TiN層，以及鎢層，以防止凹陷。根據(jù)US 6,376,376可知，在阻擋層比鑲嵌結(jié)構(gòu)中的銅更硬、并且更化學(xué)穩(wěn)定的情況下(例如阻擋層是TaN的情況下)，凹陷可能是個(gè)問題。除了利用三種不同拋光漿料的三種不同CMP步驟之外，該文獻(xiàn)提出了兩個(gè)這樣的步驟第一留下凹陷，第二留下銅突出。然后可以通過過拋光減少該突出。這需要幾個(gè)保護(hù)層，包括TaN硬層，在第一步驟中比銅更慢地去除；以及氧化物層，通過第二步驟去除，使用氧化物拋光漿料以比銅更快地去除氧化物?？梢詫伖馔Ｖ箤映练e在氧化物層下面。
根據(jù)US 6,221,775可知，使用Ti/TiN或TaN/Ta的硬層作為用于CMP步驟的拋光停止層。然后，使用RIE步驟來去除殘留物和其他殘骸。鑲嵌凹槽或溝槽的阻擋層可以是Ti/TiN或TaN/Ta。根據(jù)US 6,372,632可知在阻擋層之下形成犧牲氧化物層。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提出一種制造鑲嵌結(jié)構(gòu)的改進(jìn)方法，用于諸如集成半導(dǎo)體器件之類的應(yīng)用中，以及根據(jù)本發(fā)明方法制作的半導(dǎo)體器件。
根據(jù)第一方面，本發(fā)明提出了一種在襯底中制造鑲嵌結(jié)構(gòu)的方法，包括步驟(1)在襯底上沉積諸如金屬犧牲層之類的導(dǎo)電犧牲層；(2)刻蝕溝槽或凹槽穿過犧牲層進(jìn)入襯底；(3)沉積阻擋層，覆蓋溝槽或凹槽的側(cè)壁和底部之間的表面，并且與犧牲層電接觸；(4)沉積導(dǎo)電層，例如諸如銅或鎢之類的金屬層，并且填充溝槽或凹槽；以及(5)去除和/或平面化導(dǎo)電金屬層以形成鑲嵌結(jié)構(gòu)，選擇犧牲層和阻擋層的材料，使得在平面化期間，犧牲層與阻擋層或與鑲嵌結(jié)構(gòu)電化學(xué)反應(yīng)。
根據(jù)另一個(gè)方面，本發(fā)明提出了一種在襯底中制造鑲嵌結(jié)構(gòu)的方法，包括步驟在襯底上形成犧牲層，以保護(hù)用于鑲嵌結(jié)構(gòu)的凹槽或溝槽附近的區(qū)域；在凹槽或溝槽中形成阻擋層，并且與犧牲層電接觸；在凹槽或溝槽中形成鑲嵌結(jié)構(gòu)；以及對鑲嵌結(jié)構(gòu)進(jìn)行平面化，選擇犧牲層和阻擋層的材料，使得在平面化期間，犧牲層與阻擋層或與鑲嵌結(jié)構(gòu)電化學(xué)反應(yīng)。
該方法與實(shí)際取決于機(jī)械去除以實(shí)現(xiàn)平面化的上述現(xiàn)有技術(shù)方法形成完全不同。平面化期間的電化學(xué)反應(yīng)可以具有許多優(yōu)勢?？梢愿淖冭偳督Y(jié)構(gòu)和犧牲層去除的相對速率，以便減少鑲嵌結(jié)構(gòu)的不希望的凹陷或突出。還可以有助于減少不希望的金屬量，例如銅殘留物。電化學(xué)反應(yīng)還可以減少阻擋層侵蝕。
根據(jù)本發(fā)明，如果選擇犧牲材料和阻擋材料以減少侵蝕是優(yōu)選的。當(dāng)諸如銅之類的金屬和阻擋材料一起處于CMP溶液中時(shí)，用金屬(例如銅，大多數(shù)情況下作為陰極)形成了電化學(xué)電池。這意味著金屬離子(例如溶液中的銅離子)將從阻擋層中提取電子，并且將銅離子轉(zhuǎn)化為金屬(例如，金屬銅)，將所述金屬銅重新沉積回晶片表面上。同時(shí)，阻擋層通過給出電子而被侵蝕。該沉積和/或侵蝕取決于具體溶液中的金屬(例如銅)和阻擋層之間的電勢差、以及與溶液接觸的金屬(例如銅)和阻擋層之間的表面積的比率。為了防止這樣的事情發(fā)生，或減小該事件或使其最小化，本發(fā)明提出了在阻擋層和諸如銅之類的金屬之間引入諸如犧牲金屬層之類的犧牲導(dǎo)電層。該犧牲材料減輕了金屬(例如銅)和阻擋材料的去除，并且提供電化腐蝕防護(hù)。
并不總是需要在平面化期間去除全部的犧牲層，換句話說，希望本發(fā)明包含半-犧牲層。
本發(fā)明的附加特征在于犧牲層和阻擋層是不同的金屬材料。該材料的導(dǎo)電性和不同材料的使用傾向于輔助電化學(xué)反應(yīng)。
另一個(gè)附加特征在于包括ALCVD步驟形成阻擋層。這對于使得能夠?qū)崿F(xiàn)較小器件尺寸或增加的器件性能是重要的步驟，但是具有相關(guān)的技術(shù)問題。因此，能夠使用犧牲層和電化學(xué)反應(yīng)減少這些問題具有潛在的商用價(jià)值。
另一個(gè)附加特征在于阻擋材料是WCN和TaN中的一個(gè)或更多個(gè)。由于良好的阻擋層性能，這些是當(dāng)前有利的材料。同樣，也可以使用ALCVD形成它們。
另一個(gè)附加特征在于所述材料是以下組合的一種TaN犧牲層以及WCN阻擋層；TiN犧牲層以及WCN阻擋層；W犧牲層以及WCN阻擋層；W犧牲層以及TaN阻擋層；Al犧牲層以及WCN阻擋層；Al犧牲層以及TaN阻擋層。
另一個(gè)附加特征在于鑲嵌結(jié)構(gòu)由金屬材料構(gòu)成，并且襯底包括電介質(zhì)。
另一個(gè)附加特征在于鑲嵌結(jié)構(gòu)由金屬材料構(gòu)成，并且犧牲層由具有比鑲嵌結(jié)構(gòu)低的拋光速率的材料形成。這可以有助于使突出和凹陷最小化。另一個(gè)附加特征在于通過形成犧牲層的步驟之后的形成圖案步驟來形成所述凹槽。
另一個(gè)附加特征在于平面化包括諸如包括過拋光的CMP之類的漿料拋光步驟。
另一個(gè)方面提出了制造集成電路的方法，包括制造作為集成電路的一部分的鑲嵌結(jié)構(gòu)的以上方法；以及在平面化的表面上形成一個(gè)或更多另外層的步驟。
本發(fā)明的另一個(gè)方面提出了一種在襯底中制造鑲嵌結(jié)構(gòu)的方法，包括步驟(1)在襯底上沉積諸如金屬犧牲層之類的犧牲層；(2)刻蝕溝槽或凹槽穿過犧牲層進(jìn)入襯底；(3)使用ALCVD工藝沉積阻擋層，覆蓋溝槽或凹槽的側(cè)壁和底部之間的表面，并且與犧牲層電接觸；(4)沉積導(dǎo)電層，例如諸如銅或鎢之類的金屬層，并且過填充溝槽或凹槽；以及(5)使用諸如CMP之類的拋光技術(shù)以對鑲嵌結(jié)構(gòu)進(jìn)行平面化。
本發(fā)明的另一個(gè)方面提出了一種在襯底中形成鑲嵌結(jié)構(gòu)的方法，包括步驟在襯底上形成犧牲層，以保護(hù)用于鑲嵌結(jié)構(gòu)的凹槽或溝槽附近的區(qū)域；使用ALCVD工藝以在凹槽或溝槽中形成阻擋層，并且與犧牲層電接觸；在凹槽或溝槽中形成鑲嵌結(jié)構(gòu)；以及使用諸如CMP之類的拋光工藝對鑲嵌結(jié)構(gòu)進(jìn)行平面化。
犧牲層和ALCVD的組合有助于使得能夠克服ALCVD的一些技術(shù)缺點(diǎn)。
另一個(gè)附加特征在于阻擋材料是WCN和TaN中的一個(gè)或更多個(gè)。由于良好的阻擋特性，這些是當(dāng)前有利的材料。
另一個(gè)附加特征在于所述材料是以下組合的一種TaN犧牲層以及WCN阻擋層；TiN犧牲層以及WCN阻擋層；W犧牲層以及WCN阻擋層；W犧牲層以及TaN阻擋層；Al犧牲層以及WCN阻擋層，Al犧牲層以及TaN阻擋層。
另一個(gè)方面在于使用以上闡述的任意方法制造的集成電路。
可以將任意附加特征組合在一起，或者與任意方面進(jìn)行組合。對于本領(lǐng)域的普通技術(shù)人員其他優(yōu)勢將是顯而易見的，尤其相對于其他的現(xiàn)有技術(shù)上。在不脫離本發(fā)明權(quán)利要求的情況下可以進(jìn)行許多改變和修改。因此，應(yīng)該清楚地理解的是，本發(fā)明僅是說明性的，并非意欲限制本發(fā)明的范圍。


現(xiàn)在將參考附圖，以示例的方式描述如何實(shí)現(xiàn)本發(fā)明，其中圖1至圖6示出了根據(jù)實(shí)施例的制造工藝的步驟；圖7、圖8、圖10和圖11示出了根據(jù)公知原理進(jìn)行平面化的表面形貌曲線；以及圖9和圖12示出了根據(jù)本發(fā)明實(shí)施例進(jìn)行平面化的表面形貌曲線。
具體實(shí)施例方式
將參考具體實(shí)施例和特定附圖描述本發(fā)明，但是本發(fā)明并非局限與此，而是僅由權(quán)利要求限定。不應(yīng)該將權(quán)利要求中的任意參考符號解釋為限制范圍。所述附圖僅是是示意性的和非限制性的。在附圖中，為了示例說明的目的，將一些元件的尺寸進(jìn)行夸大且沒有按比例繪制。其中在本說明書和權(quán)利要求書中使用的術(shù)語“包括”不排除其他元件或步驟。除非特別聲明，在提及單數(shù)名詞時(shí)使用不定冠詞或定冠詞的情況下，例如“一個(gè)”、“該”，這包括復(fù)數(shù)形式的該名詞。
此外，將說明書和權(quán)利要求書中的術(shù)語第一、第二和第三等用于在類似元件之間進(jìn)行區(qū)分，并且不需要描述為連續(xù)的或時(shí)間順序。應(yīng)該理解的是在適當(dāng)?shù)沫h(huán)境下所使用的術(shù)語是可互換的，并且這里描述的本發(fā)明實(shí)施例能夠按除了這里描述或說明的其他順序來操作。
應(yīng)該注意的是，在權(quán)利要求書中使用的術(shù)語“包括”不應(yīng)該解釋為限于其后所列的手段，不排除其他元件或步驟。因此，“設(shè)備包括裝置A和B”的表達(dá)不應(yīng)該局限于僅由部件A和B組成的設(shè)備。其意味著相對于本發(fā)明，該設(shè)備的僅有相關(guān)部件是A和B。
以下描述的本發(fā)明實(shí)施例涉及制造諸如導(dǎo)電互連之類的鑲嵌結(jié)構(gòu)，例如金屬互連，通過堆疊導(dǎo)電犧牲材料和導(dǎo)電阻擋材料，用于在拋光步驟期間減少凹陷，例如在諸如CMP之類的漿料拋光步驟期間，同時(shí)減少了不想要的金屬，例如銅殘留物。該改進(jìn)背后的原理在于金屬(例如銅)、犧牲材料和阻擋材料之間的電化學(xué)反應(yīng)。該電化學(xué)反應(yīng)還可以減少阻擋層侵蝕，即提供電化腐蝕防護(hù)。根據(jù)本發(fā)明，如果選擇犧牲材料和阻擋材料以減少侵蝕是優(yōu)選的。當(dāng)諸如銅之類的金屬和阻擋材料一起與漿料(例如CMP溶液)接觸時(shí)，由金屬(例如銅，大多數(shù)情況下作為陰極)形成電化學(xué)電池。這意味著金屬離子(例如溶液中的銅離子)將從阻擋層中提取電子，并且將銅離子轉(zhuǎn)化為金屬(例如，金屬銅)，所述金屬銅將重新沉積回晶片表面上。同時(shí)，阻擋層通過給出電子而被侵蝕。該沉積和/或侵蝕取決于具體溶液中的金屬(例如銅)和阻擋材料之間的電勢差、以及與溶液接觸的金屬(例如銅)和阻擋材料之間的表面積的比率。為了防止這樣的事情發(fā)生，或減小該事件或使其最小化，本發(fā)明提出了在阻擋材料和用于形成互連的諸如銅之類的金屬之間引入諸如金屬層之類的犧牲導(dǎo)電層。該犧牲材料減輕了金屬(例如銅)和阻擋材料的去除，并且提供電化腐蝕防護(hù)。
優(yōu)選地，犧牲層和導(dǎo)電材料是不同的材料。優(yōu)選的犧牲材料是TiN、TaN、W、Al、其他半導(dǎo)體兼容金屬和金屬化合物。優(yōu)選的阻擋材料是TiN、TaN、Ta、WCN或其任意組合。由于以下重要的兩點(diǎn)這些材料是優(yōu)選的首先且首要地，它們是IC工藝兼容的；其次，已經(jīng)證明了它們集成到IC制造工藝中的能力。
典型組合是1.TaN犧牲層+WCN阻擋層2.TiN犧牲層+WCN阻擋層3.W犧牲層+WCN阻擋層4.W犧牲層+TaN阻擋層5.Al犧牲層+WCN阻擋層6.Al犧牲層+TaN阻擋層阻擋層和犧牲層應(yīng)該彼此電接觸，以促進(jìn)電子交換以及因此的電化學(xué)反應(yīng)。
圖1示出了根據(jù)本發(fā)明實(shí)施例用于制造鑲嵌結(jié)構(gòu)的制造工藝的第一步驟。該步驟包括涂敷或沉積例如電介質(zhì)層10的形式的襯底。
在本發(fā)明實(shí)施例中，術(shù)語“襯底”可以包括任意下層材料或可以用于在其上形成器件、電路、或外延層的材料。在其他替代實(shí)施例中，該“襯底”可以包括半導(dǎo)體襯底，例如摻雜硅、砷化鎵(GaAs)、砷化磷化鎵(GaAsP)、磷化銦(InP)、鍺(Ge)或硅鍺(SiGe)襯底。例如，“襯底”可以包括附加到半導(dǎo)體襯底部分上的諸如SiO2或Si3N4的絕緣層。因此，術(shù)語襯底還包括玻璃、塑料、陶瓷、玻璃上硅、蘭寶石上硅襯底。因此，將術(shù)語“襯底”用于大體上限定位于感興趣的層或一部分以下的多層元件。同樣，“襯底”可以是在其上形成一層的任意其他基底，例如玻璃或金屬層。因此，該襯底層可以是適用于嵌入鑲嵌結(jié)構(gòu)的任意材料，包括諸如二氧化硅或TEOS的氧化物層。所述襯底層可以在其他下方多層的頂部上形成，包括襯底和半導(dǎo)體或?qū)щ妼印?br> 電介質(zhì)層的示例SiO2、Black DiamondTM、OrionTM、AuroraTM、SilkTM、p-SilkTM和在IC制造工藝中研究和使用的其他低介電常數(shù)材料?？梢杂梢环N電介質(zhì)材料或不同電介質(zhì)材料的多層組合來構(gòu)成所述電介質(zhì)層。
圖2示出了如何將犧牲層20沉積到電介質(zhì)層上。犧牲層可以是金屬性的，如金屬層或包含金屬(一種或多種)的導(dǎo)電化合物。在這種情況下，將“犧牲”層用作平面化工藝的隨后刻蝕部分的掩模，以保護(hù)鑲嵌結(jié)構(gòu)周圍的區(qū)域?？梢酝ㄟ^諸如PVD、熱蒸發(fā)、濺射、CVD、ALCVD、或上述技術(shù)的任意組合之類的合適方法來沉積所述犧牲材料。
圖3示出了形成圖案以形成凹槽30(例如溝槽)用于鑲嵌結(jié)構(gòu)的下一步驟的結(jié)果?？梢酝ㄟ^傳統(tǒng)的技術(shù)來實(shí)現(xiàn)形成圖案，例如使用抗蝕劑層的微光刻。犧牲層保留在凹槽(例如溝槽)周圍的表面上。因此，在形成圖案之后，由犧牲層材料形成凹槽或溝槽的邊界。圖4示出了沉積阻擋層40的下一個(gè)步驟的結(jié)果。這覆蓋了凹槽(例如溝槽)的全部內(nèi)表面。即覆蓋了溝槽的側(cè)壁和底部。優(yōu)選地，選擇用于阻擋層40的材料，以便防止或減少鑲嵌結(jié)構(gòu)的金屬或其他材料在器件壽命期間擴(kuò)散到襯底中。對于集成度要最大化的集成電路器件，阻擋層應(yīng)該盡可能薄以使能夠保持特征尺寸盡可能地小。例如，阻擋層的厚度可以在1nm直到50nm之間。當(dāng)前，典型厚度是15-25nm，但是取決于可用的工藝技術(shù)。通過ALCVD可以使該阻擋層的厚度變薄。利用該方法，可以涂敷1nm直到15-25nm厚度的共形層。
可以通過任意合適的方法來涂敷阻擋層，例如PVD、熱蒸發(fā)、濺射、CVD、ALCVD或以上技術(shù)的任意組合。在提供良好的薄共形層方面，如上所示的ALCVD是有利的。例如，可以在H.Kim的文章“Atomic LayerDeposition of Metal and Nitride Thin Films”，Jour.Vacuum Science& Technology BMicroelectronics and Nanometer Structure，vol.21No.6，2231頁(2003)中找到對ALCVD工藝的解釋。
阻擋層可以覆蓋凹槽或溝槽外部的犧牲層，因?yàn)橥ǔｋy以保護(hù)這種位置，總之可以通過隨后步驟中的平面化來去除阻擋層的不想要的部分。
圖5示出了將鑲嵌結(jié)構(gòu)50沉積到凹槽(例如溝槽)中的下一步驟的結(jié)果。在所示示例中，所沉積的材料是金屬(例如，銅)，盡管取決于鑲嵌結(jié)構(gòu)的目的也可以使用其他材料，例如包括Al、W、Al合金的其他金屬。例如，可以通過化學(xué)或物理氣相沉積或其他方法來沉積金屬(例如，銅)。
圖6示出了平面化步驟，在這種情況下使用諸如拋光步驟之類的拋光步驟，尤其是使用諸如CMP之類的漿料的拋光步驟。這去除了凹槽(例如溝槽)外部不想要的金屬(例如，銅)，并且去除了凹槽或溝槽外部的犧牲層和阻擋層的不想要的部分。實(shí)驗(yàn)數(shù)據(jù)示出了本發(fā)明提出的迭層在凹陷和金屬(例如，銅)殘留物方面與傳統(tǒng)迭層相比的的明顯改進(jìn)。在該步驟中，由于與鑲嵌結(jié)構(gòu)金屬的電化學(xué)反應(yīng)，將迅速地刻蝕掉阻擋層。選擇犧牲層以在相關(guān)平面化工藝期間(例如，CMP)具有遠(yuǎn)低于鑲嵌結(jié)構(gòu)的金屬的去除速率。這部分地由于這些層的材料之間的電化學(xué)反應(yīng)。這防止或減少了鑲嵌結(jié)構(gòu)的突出，并且減少或防止了金屬(例如，銅)殘留物。拋光(例如，CMP步驟)包括過拋光以進(jìn)一步地去除突出或殘留物。
總之，已經(jīng)描述了用于制作鑲嵌結(jié)構(gòu)的新迭層。該迭層包括導(dǎo)電“犧牲”層。犧牲層應(yīng)該能夠與阻擋材料和金屬互連交換電子。因此，該層不但是導(dǎo)電層，而且優(yōu)選地是金屬性層或包含金屬(一種或多種)的化合物。在諸如CMP之類的漿料拋光工藝期間，該層與用于互連的金屬(例如，銅)的反應(yīng)將有助于使凹陷和金屬(例如，銅)殘留物最小化。可以預(yù)見，通過仔細(xì)選擇犧牲材料，還可以避免或減少阻擋材料侵蝕的問題。這對于其中將涂敷對侵蝕敏感的ALCVD沉積阻擋材料的任何技術(shù)是非常有益的。一個(gè)示例是Al，因?yàn)锳l是非常化學(xué)活性的金屬。當(dāng)Al與其他金屬組合時(shí)，Al可能被侵蝕。假定維持恒定磨損，以避免形成保護(hù)Al不受進(jìn)一步侵蝕的連續(xù)的Al2O3層。
圖7至圖12示出了在兩次拋光和針對三種不同迭層的30μm線寬/30μm間隔陣列的表面的掃描輪廓曲線。在每一種情況下，第一銅結(jié)構(gòu)在50μm處開始進(jìn)入掃描，并且第二銅結(jié)構(gòu)在約115μm處進(jìn)入掃描。圖7至圖9示出了CMP工藝的過拋光部分之前的表面，而圖10至圖12示出了過拋光之后的相同表面。圖7和圖10是針對使用WCN阻擋材料而沒有使用犧牲層的迭層，用于比較。這些圖示出了特別存在銅殘留物的問題。用于產(chǎn)生這些圖的方法包括其中嵌入金屬線路的電介質(zhì)材料是SiO2。犧牲層是形成圖案之后具有約10nm厚度的TaN。形成圖案步驟還可以消耗一部分TaN層。因此優(yōu)選地，形成圖案之前的TaN的起始厚度大于最終厚度(例如，25nm)。阻擋材料是由ALCVD沉淀的WCN層。厚度在5nm至15nm之間，例如10nm。金屬互連是具有通過PVD方法(例如，濺射)沉積的100nm厚的銅，以及通過電化學(xué)沉積法沉積的約1000nm的銅。
CMP工藝具有兩種不同的拋光時(shí)期。第一時(shí)間段，直到由觀察晶片表面并且檢測激光束的反射的系統(tǒng)觸發(fā)的終點(diǎn)為止；以及第二時(shí)間段，一直到終點(diǎn)時(shí)間加上50秒。晶片載體/壓盤速度是120rpm/70rpm，使用標(biāo)準(zhǔn)拋光漿料。主要拋光階段的拋光壓力是1.8psi。
圖8和圖11是具有Ta/TaN阻擋層的迭層，再次沒有使用如上所述的電化學(xué)反應(yīng)的犧牲層。在這種情況下，存在相當(dāng)可觀的凹陷。
圖9和圖12是本發(fā)明實(shí)施例的迭層，具有WCN阻擋層和TaN犧牲層。如所示出的，這給出了較小量的凹陷和較少殘留物的較清潔表面，如圖12所示。
結(jié)論如上所述，制造鑲嵌結(jié)構(gòu)包括在襯底上形成犧牲層，以保護(hù)用于鑲嵌結(jié)構(gòu)的凹槽或溝槽附近的區(qū)域；在凹槽或溝槽中形成阻擋層，并且與犧牲層電接觸；在凹槽或溝槽中形成鑲嵌結(jié)構(gòu)；以及對其進(jìn)行平面化。在平面化期間，犧牲層與阻擋層或與鑲嵌結(jié)構(gòu)電化學(xué)反應(yīng)。這可以改變鑲嵌結(jié)構(gòu)和犧牲層的相對去除速率，以便減少鑲嵌結(jié)構(gòu)的凹陷或突出，減少金屬(例如，銅)殘留物，以及減少阻擋材料侵蝕。可以通過ALCVD形成阻擋層。阻擋材料是WCN和TaN中的一個(gè)或更多個(gè)。犧牲層可以是TaN、TiN或W。
可以展望其他變化，并且希望其被權(quán)利要求所包含。
權(quán)利要求
1.一種在襯底中制造鑲嵌結(jié)構(gòu)的方法，包括步驟在襯底(10)上沉積導(dǎo)電犧牲層(20)；刻蝕溝槽或凹槽(30)穿過犧牲層(20)進(jìn)入襯底(10)；沉積阻擋層(40)，覆蓋溝槽或凹槽(30)的側(cè)壁和底部之間的表面，并且與犧牲層(20)電接觸；沉積導(dǎo)電層(50)，并且過填充溝槽或凹槽(30)；以及去除和/或平面化導(dǎo)電金屬層(50)以形成鑲嵌結(jié)構(gòu)，選擇犧牲層(20)和阻擋層(40)的材料，使得在去除或平面化期間，犧牲層(20)與阻擋層(40)或與鑲嵌結(jié)構(gòu)電化學(xué)反應(yīng)。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述去除和/或平面化通過漿料拋光步驟來執(zhí)行。
3.根據(jù)權(quán)利要求2所述的方法，其中，鑲嵌結(jié)構(gòu)由金屬性材料組成，并且犧牲層(20)由具有比鑲嵌結(jié)構(gòu)的拋光速率低的拋光速率的材料形成。
4.根據(jù)任一前述權(quán)利要求所述的方法，其中，形成阻擋層(40)是ALCVD步驟。
5.根據(jù)任一前述權(quán)利要求所述的方法，其中，犧牲層(20)和阻擋層(40)包括不同的金屬性材料。
6.根據(jù)權(quán)利要求5所述的方法，其中，阻擋材料(40)是WCN和TaN中的一個(gè)或更多個(gè)。
7.根據(jù)權(quán)利要求5所述的方法，其中，犧牲層(20)和阻擋層(40)是以下的任意一種TaN犧牲層(20)以及WCN阻擋層(40)；TiN犧牲層(20)以及WCN阻擋層(40)；W犧牲層(20)以及WCN阻擋層(40)；W犧牲層(20)以及TaN阻擋層(40)；Al犧牲層(20)以及WCN阻擋層(40)；Al犧牲層(20)以及TaN阻擋層(40)。
8.根據(jù)任一前述權(quán)利要求所述的方法，其中，鑲嵌結(jié)構(gòu)由金屬材料形成，并且襯底(10)包括電介質(zhì)。
9.根據(jù)任一前述權(quán)利要求所述的方法，其中，在形成犧牲層(20)的步驟之后通過形成圖案的步驟形成溝槽或凹槽(30)。
10.根據(jù)任一前述權(quán)利要求所述的方法，其中，平面化包括包含過拋光的CMP。
11.根據(jù)任一前述權(quán)利要求所述的方法，其中，在去除或平面化期間，犧牲層(20)提供對阻擋層(40)的電化腐蝕防護(hù)。
12.一種制造集成電路的方法，包括如任一前述權(quán)利要求所闡述的制造鑲嵌結(jié)構(gòu)的方法，以及在已平面化的表面上形成一個(gè)或更多另外的層的步驟。
13.根據(jù)權(quán)利要求12的方法，阻擋層(40)由WCN或TaN形成。
14.一種半導(dǎo)體器件，包括根據(jù)權(quán)利要求1至13任一項(xiàng)所述方法制造的鑲嵌結(jié)構(gòu)；以及在已平面化的表面上的一個(gè)或更多另外的層。
全文摘要
公開了一種制造鑲嵌結(jié)構(gòu)的方法，包括在襯底(10)上形成犧牲層(20)，以保護(hù)用于鑲嵌結(jié)構(gòu)的凹槽(30)附近的區(qū)域；在凹槽中形成阻擋層(40)，并且與犧牲層電接觸；在凹槽中形成鑲嵌結(jié)構(gòu)(50)；以及進(jìn)行平面化。在平面化期間，犧牲層與阻擋層或與鑲嵌結(jié)構(gòu)電化學(xué)反應(yīng)。這可以改變鑲嵌結(jié)構(gòu)和犧牲層去除的相對速率，從而減少鑲嵌結(jié)構(gòu)的凹陷或突出、減少銅殘留物、以及減少阻擋材料侵蝕。可以通過ALCVD形成阻擋層。阻擋材料是WCN和TaN中的一個(gè)或更多個(gè)。犧牲層可以是TaN、TiN或W。
文檔編號H01L21/768GK101053074SQ200580037427
公開日2007年10月10日 申請日期2005年11月2日 優(yōu)先權(quán)日2004年11月8日
發(fā)明者菲特·恩古耶恩霍安, 格雷亞·J·A·M·費(fèi)爾海登 申請人:皇家飛利浦電子股份有限公司