專利名稱：通過在柵極和溝道中引起應(yīng)變來增強cmos晶體管性能的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及寸吏用應(yīng)變工程(strain engineering)來改進CMOS 晶體管器件性能的領(lǐng)域。更具體地，本發(fā)明涉及通過調(diào)整柵極中的應(yīng) 力來在晶體管溝道中引起應(yīng)變。
背景技術(shù)：
施加到溝道區(qū)的應(yīng)力(stress)可能改進或降級互補金屬氧化物 半導(dǎo)體(CMOS)器件性能?？梢酝ㄟ^彎曲晶片或通過在附近放置應(yīng) 力材料來施加應(yīng)力。當(dāng)沿著N型金屬氧化物半導(dǎo)體(NMOS)的溝道 方向向其施加張應(yīng)力時，改進了電子遷移率，導(dǎo)致產(chǎn)生了更高的導(dǎo)通 電流和速度。另一方面，當(dāng)應(yīng)力是壓縮性的時，NMOS性能被降級。 可以使用壓應(yīng)力來改進P型金屬氧化物半導(dǎo)體(PMOS)器件性能以 便增強空穴遷移率。類似地，PMOS性能會被沿著溝道方向所施加的 張應(yīng)力降級。
發(fā)明內(nèi)容
這里所給出的用于制造互補金屬氧化物半導(dǎo)體晶體管的方法在 襯底上形成不同類型的晶體管，諸如N型金屬氧化物半導(dǎo)體(NMOS ) 晶體管和P型金屬氧化物半導(dǎo)體(PMOS)晶體管(第一和第二類型 晶體管)。本發(fā)明在NMOS晶體管和PMOS晶體管上形成可選的氧 化層繼而利用例如氮化硅層的硬質(zhì)材料來覆蓋所述NMOS晶體管和 PMOS晶體管。接著，本發(fā)明對氮化硅層的部分進行圖案化，使得氮 化硅層只保留在NMOS晶體管上。接下來，本發(fā)明加熱NMOS晶體 管，然后移除氮化硅層的其余部分。
可選氧化層被用作蝕刻停止層，以控制移除氮化硅層的其余部分 的過程。加熱過程在柵極中產(chǎn)生壓應(yīng)力，其繼而在由氮化硅層所覆蓋
的晶體管溝道區(qū)中引起張應(yīng)力。從而，加熱過程在NMOS晶體管的溝 道區(qū)中產(chǎn)生張應(yīng)力而不在PMOS晶體管的溝道區(qū)中引起張應(yīng)力。更具 體地說，在加熱過程期間，限制NMOS晶體管的柵極導(dǎo)體的體積膨脹， 導(dǎo)致在所述NMOS晶體管的柵極導(dǎo)體中產(chǎn)生壓應(yīng)力。NMOS晶體管 的柵極導(dǎo)體中的壓應(yīng)力在所述NMOS晶體管的溝道區(qū)中引起張應(yīng)力。
在另 一實施例中，本發(fā)明同樣在襯底上形成N型金屬氧化物半導(dǎo) 體(NMOS)晶體管和P型金屬氧化物半導(dǎo)體(PMOS)晶體管。然 而在此實施例中，本發(fā)明首先保護NMOS晶體管，然后把離子注入到 PMOS晶體管中以便使PMOS晶體管成為非晶態(tài)。然后，本發(fā)明執(zhí)行 退火處理以便使PMOS晶體管結(jié)晶。此后，本發(fā)明在把離子注入到 NMOS晶體管中之前利用掩模來保護PMOS晶體管。然后用剛性層覆 蓋NMOS晶體管和PMOS晶體管，并且加熱所述NMOS晶體管和 PMOS晶體管。在此加熱過程期間，剛性層阻止了 NMOS晶體管的柵 極膨脹，這在所述NMOS晶體管的柵極內(nèi)產(chǎn)生壓應(yīng)力。同樣，在NMOS 晶體管的柵極內(nèi)的該壓應(yīng)力在所述NMOS晶體管的溝道區(qū)中引起張 應(yīng)力。此后，剛性層被移除并且完成晶體管的其余結(jié)構(gòu)。
通過在NMOS晶體管(NFET)的柵極中產(chǎn)生壓應(yīng)力并且在溝道 區(qū)中產(chǎn)生張應(yīng)力，而不在PMOS晶體管(PFET)的柵極或溝道區(qū)中 產(chǎn)生應(yīng)力，本發(fā)明在不使PFET的性能降級的情況下改進了 NFET的 性能。
下面進一步詳細地描述本發(fā)明的這些及其它方面。
圖1 - 9是依照第一實施例圖示在制造場效應(yīng)晶體管過程中的不 同階段的示意性截面圖。
圖10 - 16是依照第二實施例圖示在制造場效應(yīng)晶體管過程中的 不同階段的示意性截面圖。
圖17是用于圖示本發(fā)明優(yōu)選方法的流程圖。 圖18是用于圖示本發(fā)明優(yōu)選方法的流程圖。
具體實施例方式
參考在附圖中所示出并且在以下描述中所詳述的非限制性實施
例來更完整地解釋本發(fā)明及其各個特征和有益細節(jié)。應(yīng)當(dāng)注意，在附 圖中所圖示的部件不一定按比例繪制。省略了對公知組件和處理技術(shù) 的描述以免不必要地模糊本發(fā)明。這里所使用的例子僅僅用來幫助理 解可以實施本發(fā)明的方式并且進一步使本領(lǐng)域技術(shù)人員能夠?qū)嵤┍景l(fā) 明。因此，這些例子不應(yīng)當(dāng)被解釋為對本發(fā)明范圍的限制。
如上所述，當(dāng)溝道區(qū)被置于張應(yīng)力下時改進了 NMOS性能，而 當(dāng)應(yīng)力是壓縮性的時，性能被降級；然而，沿著溝道方向所施加的張 應(yīng)力會使PMOS器件的性能降級。因此，本發(fā)明提供了一種只在 NMOS器件中產(chǎn)生張應(yīng)力而不在PMOS器件中產(chǎn)生張應(yīng)力的制造方 法。更具體地說，本發(fā)明在晶體管柵極中產(chǎn)生壓應(yīng)力，并且由于在柵 極和溝道之間的接近而在溝道中引起張應(yīng)力。
晶體管柵極堆疊(gate stack )通常包括柵極多晶硅和間隔物(氧 化物和氮化物)。當(dāng)在高溫下退火晶體管時，多晶硅顆粒可能生長(或 者變?yōu)榻Y(jié)晶體，如果所述多晶硅在退火之前是非晶態(tài)的話)，導(dǎo)致在 柵極導(dǎo)體大小方面的體積增加。然而，如果在退火過程期間用剛性硬 質(zhì)材料來覆蓋柵極堆疊，那么柵極大小不會增加，并且在所述柵極內(nèi) 產(chǎn)生壓應(yīng)力。
除如上所述的由于多晶硅結(jié)晶而造成的體積變化之外，由于在柵 極堆疊中的材料之間的不同熱膨脹系數(shù)也會產(chǎn)生該壓應(yīng)力。如下面更 詳細地討論，本發(fā)明在退火柵極堆疊之前利用硬質(zhì)層(例如氮化硅層) 來覆蓋所述柵極堆疊。這在柵極堆疊內(nèi)造成壓應(yīng)力。本發(fā)明在退火過 程期間使用諸如氮化硅、碳化硅等硬質(zhì)材料來覆蓋柵極。例如與用氧 化物來覆蓋柵極堆疊相比，本發(fā)明有益地使用這種剛性膜。當(dāng)使用氧 化物和并非是剛性的其它膜時，在退火過程期間，這些膜可能會略微
變形并改變形狀，屈服于柵極中的應(yīng)力，而不能有效地在柵極堆疊內(nèi) 產(chǎn)生應(yīng)力。當(dāng)晶體管柵極被退火并由Si3N4層覆蓋時，多晶硅的體積
變化以及間隔物的變形受SbN4層限制，在退火之后在柵極堆疊中引 起高應(yīng)力。所述應(yīng)力即便在Si3N4被移除之后也仍然保持在柵極和溝 道中。
現(xiàn)在參照附圖，圖1 - 9是依照第一實施例圖示在制造場效應(yīng)晶 體管的過程中的不同階段的示意性截面圖，并且圖10-16是依照第二 實施例圖示在制造場效應(yīng)晶體管的過程中的不同階段的示意性截面 圖。用來形成晶體管(其中用所發(fā)明的剛性層來覆蓋所述晶體管)的 許多過程和材料對本領(lǐng)域普通技術(shù)人員來說是公知的(例如，參見美 國專利號5,670,388，在此將其內(nèi)容引用以供參考)。
在圖1中，在使用公知的處理技術(shù)形成淺溝槽隔離(STI)區(qū)域 14和柵氧化層16之后，在晶片12 (例如硅晶片)上淀積多晶硅IO。 如圖2所示例如使用公知的掩模和蝕刻過程來對多晶硅10進行圖案化 以便形成柵極堆疊20、 22。在此例子中，在一種類型的晶體管(例如 P型晶體管(PFET))中使用左邊的柵極堆疊20，而在相對類型的 晶體管(例如N型晶體管(NFET))中使用右邊的柵極堆疊22。在 圖3中，在柵極堆疊20上形成側(cè)壁間隔物(spacer ) 30并且對NFET 和PFET進行擴展/暈團(extension/halo )注入。
在圖4中，形成另一側(cè)壁間隔物40并且進行源極/漏極離子注入 42。注意，由于源極/漏極離子注入的離子轟擊，使柵極多晶硅20、 22 (以及源極/漏極區(qū)域42 )成為非晶態(tài)的，在附圖中由不同的陰影表示。 在此過程中，結(jié)晶或多晶硅變?yōu)榉蔷Ч瑁?dāng)其被加熱時會膨脹。
在圖5中，使用常規(guī)的淀積過程把諸如氮化硅、碳化硅等剛性(硬 質(zhì))膜50沉積在晶片12上，所述淀積過程諸如化學(xué)氣相淀積(CVD ) 或等離子體增強的CVD過程或其它適當(dāng)?shù)倪^程。在形成剛性膜50之 前，可以生長或淀積例如Si02等可選的蝕刻停止層52。用于剛性膜 50的材料可以包括任何適當(dāng)?shù)牟牧?，所述材料?dāng)柵極導(dǎo)體22試圖在 下述退火過程期間膨脹時不明顯變形。取決于所利用的制造過程和所
涉及晶體管的具體設(shè)計，剛性膜50和可選蝕刻停止層52的厚度可以 是任何適當(dāng)?shù)暮穸龋灰鰟傂阅?0足夠厚以便在退火過程期間防
止柵極導(dǎo)體22明顯膨脹。例如，剛性層50的厚度可以在500 A到1500 A范圍之內(nèi)，并且蝕刻停止層的厚度可以在20 A到50A范圍之內(nèi)。
在圖6中，使用公知的掩模和材料移除過程對所述剛性膜50進 行圖案化，留下的剛性膜50只覆蓋NFET。在圖7中，執(zhí)行熱退火以 便激活所注入的攙雜物并且使非晶硅結(jié)晶。退火溫度，例如可以在 700C到1100C范圍內(nèi)。注意，NFET柵極22由于被剛性層50封裝并 且無法顯著地膨脹而被施加了應(yīng)力。當(dāng)非晶硅變?yōu)榻Y(jié)晶時，其體積膨 脹。然而，因為剛性層50阻止了 NFET柵極22外部的大小增加，所 以在NFET柵極22內(nèi)形成了應(yīng)力。此應(yīng)力即便在移除剛性層50之后 也會保持在NFET柵極22內(nèi)，因為一旦溫度降低到退火溫度以下， 柵極多晶硅22的外面部分會保持它們的形狀和大小。NFET柵極22 內(nèi)的此壓應(yīng)力在NFET溝道區(qū)70中造成張應(yīng)力。沿著溝道方向的張 應(yīng)力增強了電子遷移率，由此改進了 NFET器件性能。相同的應(yīng)力會 使空穴遷移率降級，由此使PFET性能降級。因此在圖6中，在退火 過程之前從PFET區(qū)域中移除剛性層50以便使PFET 20能夠自由地 膨脹。
在圖8中，同樣使用公知的材料移除過程來移除剛性層50的其 余部分。如果利用了蝕刻停止層52，那么現(xiàn)在例如可以使用清洗過程 來移除所述蝕刻停止層52，其中所述清洗過程利用包含HF的化學(xué)試 劑。如上所述，即便在移除剛性膜50之后，它們的壓應(yīng)力也保持在柵 極22之內(nèi)，并且因此張應(yīng)力保持在溝道70中。在圖9中，在柵極20、 22上以及在源極/漏極區(qū)域上形成硅化物區(qū)域65?？梢允褂肗i或Co 在300C到700C形成自對準(zhǔn)的珪化物(Salicides )。然后從晶片剝離 未反應(yīng)的金屬。然后使用公知的處理和材料來形成層間電介質(zhì)(ILD) 和互連。
通過在NMOS晶體管(NFET)的柵極中產(chǎn)生壓應(yīng)力并且在溝道 區(qū)中產(chǎn)生張應(yīng)力，而不在PMOS晶體管(PFET)的柵極或溝道區(qū)中
產(chǎn)生應(yīng)力，本發(fā)明在不使PFET的性能降級的情況下改進了 NFET的 性能。
在圖10-16中示出了另一實施例。更具體地說，在圖10中，形 成例如光致抗蝕劑掩模的掩模102的圖案，并且在利用光致抗蝕劑102 來覆蓋NFET時，執(zhí)行PFET源極/漏極注入100。如所提到的，在注 入過程期間，使PFET柵極20成為非晶態(tài)的。然后在圖ll中，掩模 102被剝離，并且執(zhí)行例如快速熱退火(RTA )的加熱過程來使PFET 非晶硅20結(jié)晶。柵極20的此結(jié)晶過程會使所述柵極20膨脹，并且因 為在所述柵極20上沒有剛性層，所以此膨脹不會在所述柵極20內(nèi)產(chǎn) 生壓應(yīng)力。
在圖12中，形成另一光致抗蝕掩模122的圖案以便覆蓋PFET， 并且在所露出的NFET上執(zhí)行第二離子注入過程以^更形成源極/漏極 區(qū)域120并且使柵極導(dǎo)體22為非晶態(tài)的。然后在圖13中，再次剝離 光致抗蝕劑122。注意，因為PFET受掩模122的保護，所以只有NFET 保留有非晶硅區(qū)域。
在圖14中，如上所述形成剛性層50和可選氧化層52。然后在圖 15中，執(zhí)行熱退火以便激活所注入的攙雜物并且使非晶硅結(jié)晶。同樣， 退火溫度例如可以在700C到IIOOC范圍內(nèi)。注意，因為PFET柵極 20并不包含處于柵極22內(nèi)的非晶態(tài)材料，所以只有NFET柵極多晶 硅22受到壓應(yīng)力。然后在圖16中，如上所述移除剛性膜50和可選的 氧化膜52并且晶片準(zhǔn)備好進行自對準(zhǔn)硅化(salicidation )。
圖17以流程圖形式示出了第一實施例。更具體地說，在項170 中，所述方法在襯底上形成不同(例如相對)類型的晶體管，諸如N 型金屬氧化物半導(dǎo)體(NMOS)晶體管和P型金屬氧化物半導(dǎo)體 (PMOS)晶體管(第一和第二類型晶體管)。在項172中，本發(fā)明 在NMOS晶體管和PMOS晶體管上形成可選氧化層，然后在項174 中利用例如氮化硅層的剛性材料來覆蓋所述NMOS晶體管和PMOS 晶體管。此后，本發(fā)明在項176中對剛性層的部分進行圖案化，使得 所述剛性層只保留在NMOS晶體管上。接下來，本發(fā)明在項178中加
熱NMOS晶體管，然后在項180中移除剛性層的其余部分。
在以圖18中的流程圖形式所示出的第二實施例中，本發(fā)明在項 190中同樣在襯底上形成N型金屬氧化物半導(dǎo)體(NMOS)晶體管和 P型金屬氧化物半導(dǎo)體(PMOS)晶體管。然而在此實施例中，本發(fā) 明在項192中首先保護NMOS晶體管，然后在項194中把離子注入到 PMOS晶體管中以便使PMOS晶體管成為非晶態(tài)。然后，本發(fā)明在項 196中執(zhí)行退火過程以便使PMOS晶體管結(jié)晶。此后，本發(fā)明在項200 中把離子注入到NMOS晶體管中之前，在項198中利用掩模來保護 PMOS晶體管。然后，在項202中利用剛性層來覆蓋NMOS晶體管和 PMOS晶體管，并且在項204中加熱所述NMOS晶體管和PMOS晶 體管。在此加熱過程期間，剛性層阻止了 NMOS晶體管的柵極膨脹， 這在所述NMOS晶體管的柵極內(nèi)產(chǎn)生壓應(yīng)力。同樣，在NMOS晶體 管的柵極內(nèi)的此壓應(yīng)力在所述NMOS晶體管的溝道區(qū)中造成張應(yīng)力。 此后，在項206中剛性層被移除，并且在項208中完成晶體管的其余 結(jié)構(gòu)。
加熱過程在柵極中產(chǎn)生壓應(yīng)力，其繼而在由氮化硅層所覆蓋的晶 體管溝道區(qū)中造成張應(yīng)力。從而，加熱過程在NMOS晶體管的溝道區(qū) 中產(chǎn)生張應(yīng)力，而不在PMOS晶體管的溝道區(qū)中造成張應(yīng)力。更具體 地說，在加熱過程期間，限制NMOS晶體管的柵極導(dǎo)體的體積膨脹， 由此在所述NMOS晶體管的柵極導(dǎo)體中產(chǎn)生壓應(yīng)力。NMOS晶體管 的柵極導(dǎo)體中的壓應(yīng)力在所述NMOS晶體管的溝道區(qū)中造成張應(yīng)力。 通過在NMOS晶體管(NFET)的柵極中產(chǎn)生壓應(yīng)力并且在溝道區(qū)中 產(chǎn)生張應(yīng)力，而不在PMOS晶體管(PFET)的柵極或溝道區(qū)中產(chǎn)生 應(yīng)力，本發(fā)明在不使PFET的性能降級的情況下改進了 NFET的性能。
雖然已經(jīng)按照優(yōu)選實施例描述了本發(fā)明，然而本領(lǐng)域技術(shù)人員應(yīng) 當(dāng)認識到，可以在所附權(quán)利要求的精神和范圍內(nèi)進行修改的情況下實 施本發(fā)明。
權(quán)利要求
1. 一種用于制造晶體管的方法，所述方法包括在襯底(12)上形成第一類型晶體管，所述晶體管具有柵極導(dǎo)體(22)；利用剛性層(50)來覆蓋所述晶體管；以及加熱(178)所述晶體管以便在所述晶體管中產(chǎn)生張應(yīng)力(70)。
2. 如權(quán)利要求1所述的方法，進一步包括在形成所述剛性層(50) 之前在所述晶體管上形成氧化層(52)。
3. 如權(quán)利要求1所述的方法，其中所述剛性層(50)包括氮化 硅和碳化硅中的至少 一 個。
4. 如權(quán)利要求1所述的方法，進一步包括在利用所述剛性層(50) 來覆蓋所述第一類型晶體管之前，把離子注入到所述第一類型晶體管 的柵極(22)中。
5. 如權(quán)利要求1所述的方法，其中所述襯底進一步包括未被所 述剛性層(50)覆蓋的其它晶體管，并且所述加熱過程(178)在所述 第一類型晶體管的溝道區(qū)中產(chǎn)生張應(yīng)力(70)，而不在未被所述剛性 層(50)覆蓋的其它晶體管的溝道區(qū)中引起張應(yīng)力。
6. 如權(quán)利要求l所述的方法，其中在所述加熱過程(178)期間， 限制第一類型晶體管的柵極導(dǎo)體(22)的體積膨脹，導(dǎo)致在所述第一 類型晶體管的所述柵極導(dǎo)體(22)中產(chǎn)生壓應(yīng)力。
7. 如權(quán)利要求6所述的方法，其中所述第一類型晶體管的所述 柵極導(dǎo)體(22)中的所述壓應(yīng)力在所述笫一類型晶體管的溝道區(qū)中引 起張應(yīng)力(70)。
8. —種用于制造互補晶體管的方法，所述方法包括在襯底(12)上形成具有柵極導(dǎo)體(22)的第一類型晶體管和具 有柵極導(dǎo)體(20)的第二類型晶體管；利用剛性層(50)覆蓋所述第一類型晶體管和所述第二類型晶體管； 對所述剛性層(50)的部分進行圖案化，使得所述剛性層(50) 只保留在所述第一類型晶體管上；以及 加熱(178)所述第一類型晶體管。
9. 如權(quán)利要求8所述的方法，進一步包括在所述第一類型晶體 管和第二類型晶體管上形成所述剛性層(50)之前，在所述第一類型 晶體管和所述第二類型晶體管上形成氧化層(52)。
10. 如權(quán)利要求8所述的方法，其中所述剛性層(50)包括氮化 硅和碳化硅中的至少一個。
11. 如權(quán)利要求8所述的方法，其中所述加熱過程(178)在由 所述剛性層(50)所覆蓋的所述第一類型晶體管的溝道區(qū)中產(chǎn)生張應(yīng) 力(70 )。
12. 如權(quán)利要求8所述的方法，其中所述加熱過程(178)在所 述第一類型晶體管的溝道區(qū)中產(chǎn)生張應(yīng)力(70)，而不在所述第二類 型晶體管的溝道區(qū)中引起張應(yīng)力。
13. 如權(quán)利要求8所述的方法，其中在所述加熱過程(178)期 間，限制所述第一類型晶體管的柵極導(dǎo)體(22)的體積膨脹，導(dǎo)致在 所述第一類型晶體管的所述柵極導(dǎo)體(22)中產(chǎn)生壓應(yīng)力。
14. 如權(quán)利要求13所述的方法，其中所述第一類型晶體管的所 迷柵極導(dǎo)體(22)中的所述壓應(yīng)力在所述第一類型晶體管的溝道區(qū)中 引起張應(yīng)力(70)。
15. 如權(quán)利要求8到14中的任何一項所述的方法，其中所述第 一類型晶體管是N型金屬氧化物半導(dǎo)體(NMOS)晶體管，而所述第 二類型晶體管是P型金屬氧化物半導(dǎo)體(PMOS)晶體管。
16. —種用于制造互補晶體管的方法，所述方法包括在襯底(12)上形成具有柵極導(dǎo)體(22)的第一類型晶體管和具 有柵極導(dǎo)體(20)的第二類型晶體管；利用掩模(122)來保護所述第二類型晶體管； 把離子(200)注入到所述第一類型晶體管中； 利用剛性層(50)來覆蓋所述第一類型晶體管和所述第二類型晶體管；以及加熱(204)所述第一類型晶體管和所述第二類型晶體管。
17. 如權(quán)利要求16所述的方法，進一步包括在所述第一類型晶 體管和所述第二類型晶體管上形成所述剛性層(50)之前，在所述第 一類型晶體管和第二類型晶體管上形成氧化層(52)。
18. 如權(quán)利要求16所述的方法，其中所述剛性層(50)包括氮 化硅和碳化硅中的至少 一個。
19. 如權(quán)利要求16所述的方法，其中所述加熱過程(204)在所 述第一類型晶體管的溝道區(qū)中產(chǎn)生張應(yīng)力。
20. 如權(quán)利要求16所述的方法，其中所述加熱過程(204 )在所 述第一類型晶體管的溝道區(qū)中產(chǎn)生張應(yīng)力，而不在所述第二類型晶體 管的溝道區(qū)中引起張應(yīng)力。
21. 如權(quán)利要求16所述的方法，其中在所述加熱過程(204 )期 間，限制所述第一類型晶體管的柵極導(dǎo)體(22)的體積膨脹，導(dǎo)致在 所述第一類型晶體管的所述柵極導(dǎo)體(22)中產(chǎn)生壓應(yīng)力。
22. 如權(quán)利要求21所述的方法，其中所述第一類型晶體管的所 述柵極導(dǎo)體(22)中的所述壓應(yīng)力在所述第一類型晶體管的溝道區(qū)中 引起張應(yīng)力(70)。
23. 如權(quán)利要求16到22中的任何一項所述的方法，其中所述第 一類型晶體管是N型金屬氧化物半導(dǎo)體(NMOS)晶體管，而所述第 二類型晶體管是P型金屬氧化物半導(dǎo)體(PMOS)晶體管。
全文摘要
一種用于制造互補金屬氧化物半導(dǎo)體的方法在襯底(12)上形成不同類型的晶體管，如N型金屬氧化物半導(dǎo)體(NMOS)晶體管和P型金屬氧化物半導(dǎo)體(PMOS)晶體管(第一和第二類型晶體管)。所述方法在NMOS晶體管和PMOS晶體管上形成可選氧化層(52)，然后利用例如氮化硅層的硬質(zhì)材料(50)來覆蓋所述NMOS晶體管和PMOS晶體管。此后，所述方法對硬質(zhì)材料層(50)部分進行圖案化，使得所述硬質(zhì)材料層只保留在NMOS晶體管上。接下來，所述方法加熱(178，204)NMOS晶體管，然后移除所述硬質(zhì)材料層(50)的其余部分。通過在NMOS晶體管(NFET)的柵極(22)中產(chǎn)生壓應(yīng)力并且在溝道區(qū)中產(chǎn)生張應(yīng)力(70)，而不在PMOS晶體管(PFET)的柵極(20)或溝道區(qū)中產(chǎn)生應(yīng)力，所述方法在不使PFET的性能降級的情況下改進了NFET的性能。
文檔編號H01L21/8238GK101390209SQ200580038501
公開日2009年3月18日 申請日期2005年11月10日 優(yōu)先權(quán)日2004年11月11日
發(fā)明者海寧·S·楊 申請人:國際商業(yè)機器公司