專利名稱：薄膜晶體管陣列面板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管陣列面板及其制造方法。
背景技術(shù)：
諸如液晶顯示器(LCD)和有機發(fā)光顯示器(OLED)的有源型顯示裝置包括多個以矩陣形式排列的像素、場致電極(fieldgenerating electrode)、和開關(guān)元件。開關(guān)元件包括具有三個端子(即，柵極、源極、和漏極)的薄膜晶體管(TFT)。每個像素的TFT響應(yīng)于柵極信號，選擇性地將數(shù)據(jù)信號傳輸?shù)綀鲋码姌O。
顯示裝置還包括多條用于將信號傳輸?shù)介_關(guān)元件的信號線，其包括傳輸柵極信號的柵極線和傳輸數(shù)據(jù)信號的數(shù)據(jù)線。
LCD和OLED包括設(shè)置有TFT、場致電極、和信號線的面板。這種類型的面板也稱為TFT陣列面板。
TFT陣列面板具有分層結(jié)構(gòu)，其包括若干個導(dǎo)電層和絕緣層。柵極線、數(shù)據(jù)線、和場致電極由不同的導(dǎo)電層形成并且通過絕緣層隔開。
通過若干光刻步驟和蝕刻步驟制造具有分層結(jié)構(gòu)的TFT陣列面板。由于光刻需要時間并且產(chǎn)生成本，所以期望減少光刻步驟的數(shù)量。

發(fā)明內(nèi)容
提供了一種薄膜晶體管陣列面板的制造方法。該方法包括在基板上形成具有柵電極、源電極、以及漏電極的薄膜晶體管；在源電極和漏電極上形成鈍化層；在鈍化層上形成光刻膠膜；使用光刻膠膜作為掩模選擇性地蝕刻鈍化層；形成導(dǎo)電膜；以及使用CMP(化學(xué)機械拋光)工藝去除光刻膠膜以及設(shè)置于光刻膠膜上的導(dǎo)電膜，以形成連接到漏電極的像素電極。
提供了另一種薄膜晶體管陣列面板的制造方法，該方法包括在基板上形成包括柵電極的柵極線；在柵極線上形成柵極絕緣層；在柵極絕緣層上形成半導(dǎo)體層；在半導(dǎo)體層上形成歐姆接觸層；在歐姆接觸層上形成數(shù)據(jù)線和漏電極；在數(shù)據(jù)線和漏電極上形成鈍化層；在鈍化層上形成第一光刻膠膜；使用光刻膠作為掩模，蝕刻光刻膠膜；形成導(dǎo)電膜；以及使用CMP(化學(xué)機械拋光)去除第一光刻膠膜以及設(shè)置于第一光刻膠膜上的導(dǎo)電膜，以形成連接到漏電極的像素電極。
可通過使用包括遮光區(qū)、半透明區(qū)、以及透光區(qū)的光掩模形成第一光刻膠膜。半透明區(qū)可形成在由柵極線和數(shù)據(jù)線包圍的區(qū)域上，并且包括漏電極的一部分。
鈍化層的蝕刻可包括形成用于露出數(shù)據(jù)線的端部的第一接觸孔，并且還可包括通過蝕刻具有柵極絕緣層的鈍化層，形成用于露出柵極線的端部的第二蝕刻孔。
像素電極的形成可包括形成第一和第二接觸輔助件，其分別通過第一和第二接觸孔連接到數(shù)據(jù)線的端部和柵極線的端部。
半導(dǎo)體層的形成和數(shù)據(jù)線和漏電極的形成可包括順序地沉積柵極絕緣層、本征a-Si層、非本征a-Si層、以及導(dǎo)電層；在導(dǎo)電層上形成第二光刻膠，以使第二光刻膠根據(jù)導(dǎo)電層上的位置而具有不同的厚度；以及使用第二光刻膠膜作為掩模，選擇性地蝕刻導(dǎo)電層、非本征a-Si層、和a-Si層，以形成數(shù)據(jù)線、漏電極、和歐姆接觸層。
可通過使用包括遮光區(qū)、半透明區(qū)、以及透光區(qū)的光掩模，形成第二光刻膠膜。
第一光刻膠可具有1微米到4微米的厚度。
在另一方面，本發(fā)明是一種薄膜晶體管陣列面板，其包括薄膜晶體管、鈍化層、光刻膠膜、以及像素電極。薄膜晶體管包括形成在基板上的柵電極、源電極、以及漏電極。鈍化層形成在源電極和漏電極的第一部分上，光刻膠膜形成在鈍化層上，并且像素電極形成在漏電極的第二部分上。
像素電極可形成在鈍化層和光刻膠膜的側(cè)壁上。
光刻膠的表面高度與像素的部分的高度相同。
薄膜晶體管陣列面板還可包括形成在基板上并包括柵電極的柵極線；形成在柵極線上的柵極絕緣層；形成在柵極絕緣層上的半導(dǎo)體層；以及形成在半導(dǎo)體層上的數(shù)據(jù)線，其包括源電極，并且與漏電極分離。
漏電極的第二部分可與由柵極線和數(shù)據(jù)線包圍的區(qū)域重疊。
光刻膠膜可包括露出數(shù)據(jù)線的一部分以及鈍化層的第一接觸孔以及露出柵極線的一部分以及鈍化層和柵極絕緣層的第二接觸孔。
薄膜晶體管陣列面板還可包括第一和第二接觸輔助件，其分別通過第一和第二接觸孔連接到柵極線和數(shù)據(jù)線。
光刻膠膜的表面高度與第一和第二接觸輔助件的表面高度相同。


通過參照附圖詳細地描述其實施例，本發(fā)明將會變得更加顯而易見，其中圖1是根據(jù)本發(fā)明實施例的TFT陣列下部面板的布局圖；圖2A是沿著IIa-IIa線截取的圖1所示的TFT陣列面板的截面圖；圖2B是沿著IIb-IIb線截取的圖1所示的TFT陣列面板的截面圖；圖3、6、和11是根據(jù)本發(fā)明實施例的在其制造方法的中間步驟中，圖1到圖2B所示的TFT陣列面板的布局圖；圖4A是沿著IVa-IVa線截取的圖3中所示的TFT陣列面板的截面圖；圖4B是沿著IVb-IVb線截取的圖3中所示的TFT陣列面板的截面圖；
圖5A是對圖4A所示的狀態(tài)進行額外步驟之后的沿著IVa-IVa線截取的圖3中所示的TFT陣列面板的截面圖；圖5B是對圖4B所示的狀態(tài)進行額外步驟之后的沿著IVb-IVb線截取的圖3中所示的TFT陣列面板的截面圖；圖7A是沿著VIIa-VIIa線截取的圖6中所示的TFT陣列面板的截面圖；圖7B是沿著VIIb-VIIb線截取的圖6中所示的TFT陣列面板的截面圖；圖8A是對圖7A中所示的狀態(tài)進行額外步驟之后的沿著VIIa-VIIa線截取的圖6中所示的TFT陣列面板的截面圖；圖8B是對圖7B中所示的狀態(tài)進行額外步驟之后的沿著VIIb-VIIb線截取的圖6中所示的TFT陣列面板的截面圖；圖9A是圖8A所示的步驟之后的TFT陣列面板的截面圖；圖9B是圖8B所示的步驟之后的TFT陣列面板的截面圖；圖12A是沿著XIIa-XIIa線截取的圖11中所示的TFT陣列面板的截面圖；圖12B是沿著XIIb-XIIb線截取的圖11中所示的TFT陣列面板的截面圖；圖13A是圖12A所示的步驟之后的TFT陣列面板的截面圖；以及圖13B是圖12B所示的步驟之后的TFT陣列面板的截面圖。
具體實施例方式
下面，將參照附圖更加完全地說明本發(fā)明，其中，示出了本發(fā)明的優(yōu)選實施例。然而，本發(fā)明包括在不同形式中并且不應(yīng)該將本發(fā)明限制在所述實施例內(nèi)。在整個說明書附圖中，相同的標號表示相同的元件。
在附圖中，為了清楚起見，擴大了各層的厚度及區(qū)域。相同的標號始終表示相同的元件。應(yīng)當(dāng)理解，當(dāng)提到諸如層、薄膜、區(qū)域、基板或面板的元件“位于”另一個元件上，是指其直接位于另一個元件上。
以下，將參照附圖描述根據(jù)本發(fā)明實施例的TFT及其制造方法。
將參照圖1、2A和2B詳細地描述根據(jù)本發(fā)明實施例的TFT陣列面板。
圖1是根據(jù)本發(fā)明實施例的TFT陣列下部面板的布局圖，圖2A是沿著IIa-IIa線截取的圖1所示的TFT陣列面板的截面圖，并且圖2B是沿著IIb-IIb線截取的圖1所示的TFT陣列面板的截面圖。
通過使用諸如透明玻璃或塑料的材料，在絕緣基板110上形成多條柵極線121。
柵極線121傳輸柵極信號并且基本上沿第一方向延伸。每條柵極線121均包括多個如圖1所示向上突出的柵電極124，并該柵電極具有用于與另一層或外部驅(qū)動電路接觸的大區(qū)域。用于產(chǎn)生柵極信號的柵極驅(qū)動電路(未示出)可安裝到柔性印刷電路(FPC)膜(未示出)上，其可附著到基板110，直接安裝到基板110上，或集成到基板110上?？裳由鞏艠O線121以連接到可集成到基板110上的驅(qū)動電路。
柵極線121優(yōu)選地由諸如Al和Al合金的含Al金屬，諸如Ag和Ag合金的含Ag金屬、諸如Cu和Cu合金的含Cu金屬、諸如Mo和Mo合金的含Mo金屬、Cr、Ta、或Ti制成。然而，其也可具有包括兩個具有不同物理特性的導(dǎo)電膜(未示出)的多層結(jié)構(gòu)。優(yōu)選地，兩個膜中的一個由諸如含Al金屬、含Ag金屬、以及含Cu金屬的用于降低信號延遲或電壓降的低電阻率金屬制成。另一個膜優(yōu)選地由諸如含Mo金屬、Cr、Ta、或Ti的材料制成，其具有與諸如氧化銦錫(ITO)和氧化銦鋅(IZO)的其它材料一致的良好的物理、化學(xué)、以及電接觸特性。例如，下部Cr膜可與上部Al(合金)膜結(jié)合，或者下部Al(合金)膜可與上部Mo(合金)膜結(jié)合。在此所提供的特定基板僅為實例，并且柵極線121可由沒有特別在此明確提及的各種金屬或?qū)w制成。
柵極線121的側(cè)面相對于基板110的表面傾斜，以形成約30-80度的傾斜角。
優(yōu)選地由氮化硅(SiNx)或氧化硅(SiOx)制成的柵極絕緣層140形成在柵極線121上。
在柵極絕緣層140上形成多個優(yōu)選地由氫化非晶硅(縮寫為“a-Si”)或多晶硅制成的半導(dǎo)體帶151。半導(dǎo)體帶151沿基本上與第一方向垂直的第二方向延伸。每個半導(dǎo)體帶151包括向柵電極124伸出的多個突出物(projection)154。
在半導(dǎo)體帶151上形成多個歐姆接觸帶和島161和165。歐姆接觸帶和島161和165優(yōu)選地由重摻雜有諸如磷的N型雜質(zhì)的n+氫化a-Si制成，或者它們可由硅化物制成。每一個歐姆接觸帶161包括多個突出物163，并且突出物163和歐姆接觸島165成對地位于半導(dǎo)體帶151的突出物154上。
半導(dǎo)體帶151和歐姆接觸件161和165的側(cè)面相對于基板110的表面傾斜以形成優(yōu)選地在30-80度范圍內(nèi)的傾斜角。
多條數(shù)據(jù)線171和多個漏電極175形成在歐姆接觸件161和165以及柵極絕緣層140上。
數(shù)據(jù)線171傳輸數(shù)據(jù)信號并且沿第二方向延伸以與柵極線121交叉。每條數(shù)據(jù)線171均包括多個向柵電極124突出的并且以新月形彎曲的源電極173，以及具有用于與另一層或外部驅(qū)動電路接觸的大區(qū)域的端部179?？蓪⒂糜诋a(chǎn)生數(shù)據(jù)信號的數(shù)據(jù)驅(qū)動電路(未示出)安裝到FPC膜(未示出)上，其可附著到基板110上，直接安裝到基板110上，或集成到基板110上?？裳由鞌?shù)據(jù)線171以連接到集成在基板110上的驅(qū)動電路。
漏電極175與數(shù)據(jù)線171分離并且相對于柵電極124與源電極173相對設(shè)置。每個漏電極175包括寬端部、擴展部(expansion)177、以及窄端部。窄端部由源電極173部分地包圍。
柵電極124、源電極173、和漏電極175以及半導(dǎo)體帶151的突出物154形成TFT，該TFT具有形成在突出物154中的溝道，該突出物設(shè)置在源電極173和漏電極175之間。
數(shù)據(jù)線171和漏電極175優(yōu)選地由諸如Cr、Mo、Ta、Ti、或其合金的難熔金屬制成。然而，數(shù)據(jù)線171可具有多層結(jié)構(gòu)，其包括難熔金屬膜(未示出)以及低電阻率膜(未示出)。例如，多層結(jié)構(gòu)可以是包括下部Cr/Mo(合金)膜以及上部Al(合金)膜的雙層結(jié)構(gòu)，或者是包括下部Mo(合金)膜、中間Al(合金)膜、以及上部Mo(合金)膜的三層結(jié)構(gòu)。在此所提及的用于數(shù)據(jù)線171和漏電極175的特定材料和結(jié)構(gòu)并不限定本發(fā)明，并且數(shù)據(jù)線171和漏電極175可由在此沒有明確提及的各種材料或?qū)w制成。
數(shù)據(jù)線171和漏電極175具有傾斜的邊外形，并且相對于基板110的傾斜角約為30-80度。
歐姆接觸件161和165僅夾置于上覆(overlying)半導(dǎo)體帶151和下層導(dǎo)體171和175之間，以降低半導(dǎo)體帶151和導(dǎo)體171、175之間的接觸電阻。
半導(dǎo)體帶151具有與數(shù)據(jù)線171和漏電極175以及下層歐姆接觸件161和165幾乎相同的平面形狀。然而，半導(dǎo)體帶151包括一些未被數(shù)據(jù)線171或漏電極175覆蓋的露出部分，例如位于源電極173和漏電極175之間的部分。
鈍化層180形成在柵極線121、數(shù)據(jù)線171、漏電極175、以及半導(dǎo)體帶151的露出部分上。
鈍化層180由諸如氮化硅的無機絕緣體制成。然而，鈍化層180可由有機絕緣體制成，該有機絕緣體具有良好的平面特性以及感光性，或者由低介電絕緣材料制成，其具有低于4.0的介電常數(shù)，例如由等離子增強型化學(xué)汽相沉積(PECVD)形成的a-Si:C:O以及a-Si:O:F。鈍化層180可具有包括下部無機膜和上部有機膜的雙層結(jié)構(gòu)。
鈍化層180具有露出數(shù)據(jù)線171的端部179的多個接觸孔182的下部側(cè)壁以及露出由柵極線121和數(shù)據(jù)線171包圍的區(qū)域的多個開口187的下部側(cè)壁。鈍化層180和柵極絕緣層140具有露出柵極線121的端部129的多個接觸孔181的下部側(cè)壁。
光刻膠膜52形成在鈍化層180上。光刻膠膜52具有接觸孔182和開口187的上部側(cè)壁，以形成接觸孔182和開口187。開口187露出漏電極175的一部分以及柵極絕緣層140的一部分。光刻膠膜52形成接觸孔181的上部側(cè)壁。
多個像素電極191分別形成在開口187中，并且多個接觸輔助件81和82分別形成在接觸孔81和82中。像素電極191和接觸輔助件81、82優(yōu)選地由諸如ITO、IZO、或a-ITO的透明導(dǎo)體制成，或者由諸如Ag、Al、Cr、或其合金的反射導(dǎo)體(reflective conductor)制成。像素電極191和接觸輔助件81、82的側(cè)壁部分地通過鈍化層180和光刻膠膜52形成。像素電極191的表面高度與形成在鈍化層180和光刻膠膜52的側(cè)壁上的接觸輔助件81、82的表面高度與光刻膠膜52的表面高度相同。
像素電極191通過開口187物理并電連接到漏電極175，使得像素電極從漏電極175接收數(shù)據(jù)電壓。提供有數(shù)據(jù)電壓的像素電極191與通常位于相對濾色器基板上的共電極配合產(chǎn)生電場。共電極被提供有共電壓，像素電極和共電極之間產(chǎn)生的電場決定了設(shè)置于兩個基板之間的液晶層的液晶分子(未示出)的方向。
對于LCD，像素電極191和共電極形成被稱為“液晶電容器”的電容器，其在TFT關(guān)閉之后存儲所提供的電壓。設(shè)置稱為“存儲電容器”的額外電容器(其與液晶電容器并聯(lián))，用于提高電壓存儲容量。通過將像素電極191和與其相鄰的前柵極線(previous gateline)121或單獨的信號線重疊而形成存儲電容器。存儲電容器的容量(也即，存儲電容)可通過在柵極線121設(shè)置突出物(未示出)以增加像素電極191和柵極線121或另一信號線之間的重疊區(qū)，并且通過提供存儲電容器導(dǎo)體(未示出)而增加，該存儲電容器導(dǎo)體連接到像素電極191并與柵極線121的突出物重疊。存儲電容器導(dǎo)體可位于像素電極191的下方以降低端子之間的距離。
接觸輔助件81和82分別通過接觸孔181和182而連接到柵極線121的端部129以及數(shù)據(jù)線171的端部179。接觸輔助件81和82保護端部129和179并且增加端部129和179與外部裝置之間的附著力。
光刻膠膜52位于在所示出的實施例中的鈍化層180上。然而，可移動該光刻膠膜，以不使其保持在鈍化層180上。
下面，將參照圖3到圖14B以及圖1到圖2B，描述根據(jù)本發(fā)明實施例的圖1到圖2B所示的TFT陣列面板的制造方法。
圖3、6、和11是根據(jù)本發(fā)明實施例的在其制造方法的中間步驟中，圖1到圖2B所示的TFT陣列面板的布局圖。圖4A是沿著IVa-IVa線截取的圖3中所示的TFT陣列面板的截面圖。圖4B是沿著IVb-IVb線截取的圖3中所示的TFT陣列面板的截面圖。圖5A是對圖4A所示的狀態(tài)進行額外步驟之后的沿著IVa-IVa線截取的圖3中所示的TFT陣列面板的截面圖。圖5B是對圖4B所示的狀態(tài)進行額外步驟之后的沿著IVb-IVb線截取的圖3中所示的TFT陣列面板的截面圖。圖7A是沿著VIIa-VIIa線截取的圖6中所示的TFT陣列面板的截面圖。圖7B是沿著VIIb-VIIb線截取的圖6中所示的TFT陣列面板的截面圖。圖8A是對圖7A中所示的狀態(tài)進行額外步驟之后的沿著VIIa-VIIa線截取的圖6中所示的TFT陣列面板的截面圖。圖8B是對圖7B中所示的狀態(tài)進行額外步驟之后的沿著VIIb-VIIb線截取的圖6中所示的TFT陣列面板的截面圖。圖9A是圖8A所示的步驟之后的TFT陣列面板的截面圖。圖9B是圖8B所示的步驟之后的TFT陣列面板的截面圖。圖12A是沿著XIIa-XIIa線截取的圖11中所示的TFT陣列面板的截面圖。圖12B是沿著XIIb-XIIb線截取的圖11中所示的TFT陣列面板的截面圖。圖13A是圖12A所示的步驟之后的TFT陣列面板的截面圖，并且圖13B是圖12B所示的步驟之后的TFT陣列面板的截面圖。
參照圖3到圖4B，通過濺射等，優(yōu)選地由金屬制成的導(dǎo)電層沉積在優(yōu)選地由透明玻璃制成的絕緣基板110上。然后，導(dǎo)電層進行光刻和蝕刻以形成包括柵電極124和端部129的多條柵極線121。
參照圖5A和圖5B，通過CVD順序地沉積柵極絕緣層140、本征a-Si層150、和非本征a-Si層160。柵極絕緣層140優(yōu)選地由氮化硅制成并具有約2,000-5,000的厚度。柵極絕緣層140的沉積溫度優(yōu)選地在約250℃-400℃的范圍內(nèi)。
然后，通過濺射等沉積優(yōu)選地由金屬制成的導(dǎo)電層170，并且將具有厚度約為1微米至2微米的光刻膠膜40涂布在導(dǎo)電層170上。
通過光掩模(未示出)使光刻膠膜40曝光，并進行顯影，以使曝光的光刻膠膜具有隨位置而定的厚度(dependent positionthickness)。圖5A和5B所示的光刻膠包括多個第一到第三部分以降低厚度。位于布線區(qū)A的第一部分以及位于溝道區(qū)B的第二部分分別由參考標號42和44表示，并且由于第三部分基本上為零厚度，因此位于剩余區(qū)域C的第三部分沒有分配參考標號。在區(qū)域C中露出導(dǎo)電層170的下層部分。根據(jù)隨后工藝步驟中的工藝條件調(diào)整第二部分44與第一部分42的厚度比。優(yōu)選地，第二部分44的厚度等于或小于第一部分42的厚度的一半，并且特別地，等于或小于4,000。
通過幾種技術(shù)獲得隨位置而定厚度的光刻膠，例如，通過在曝光掩模以及透光區(qū)和遮光不透明區(qū)上設(shè)置半透明區(qū)。半透明區(qū)可具有切口(slit)圖樣或網(wǎng)格圖樣。可選擇地，半透明區(qū)可以是具有中間透射率或中間厚度的膜。當(dāng)采用切口圖樣時，優(yōu)選地，切口的寬度或者切口之間的距離小于用于光刻工藝的曝光器(light exposer)的分辨率。另一個實例是使用可回流(reflowable)的光刻膠。具體地，一旦通過采用僅具有半透明區(qū)和透明區(qū)的標準曝光掩模而形成由可回流材料制成的光刻膠圖樣，以使材料流到?jīng)]有光刻膠的區(qū)域上，從而形成薄的部分。
當(dāng)利用合適的工藝條件時，光刻膠42和44的不同厚度可啟動選擇性的下層蝕刻。因此，如圖6、圖7A和圖7B中所示，通過一系列蝕刻步驟獲得包括源電極173和端部179的多條數(shù)據(jù)線171，多個漏電極175和寬的端部177、包括突出物163的多個歐姆接觸帶161、多個歐姆接觸島165、以及包括突出物154的多個半導(dǎo)體帶151。
為了描述的目的，在布線區(qū)A上的導(dǎo)電層170、非本征a-Si層160、以及本征a-Si層150的部分被稱為第一部分。溝道區(qū)B上的導(dǎo)電層170、非本征a-Si層160、以及本征a-Si層150的部分被稱為第二部分。剩余區(qū)域C上的導(dǎo)電層170、非本征a-Si層160、以及本征a-Si層150的部分被稱為第三部分。
形成該結(jié)構(gòu)的示例性順序如下(1)去除在布線區(qū)A上的導(dǎo)電層170、非本征a-Si層160、以及本征a-Si層150的部分；(2)去除光刻膠的第二部分44；(3)去除在溝道區(qū)B上的導(dǎo)電層170、非本征a-Si層160的第二部分；以及(4)去除光刻膠的第一部分42。
另一示例性順序如下(1)去除導(dǎo)電層170的第三部分；(2)去除光刻膠的第二部分44；(3)去除非本征a-Si層160、以及本征a-Si層150的第三部分；(4)去除導(dǎo)電層170的第二部分；(5)去除光刻膠的第一部分42；以及(6)去除非本征a-Si層160的第二部分。
當(dāng)去除第二部分44時，可減小光刻膠的第一部分42的厚度。然而，由于第二部分44的厚度小于第一部分42的厚度，所以沒有去除第一部分42，因此保護了位于第一部分42下面的層。
通過拋光(ashing)等可去除導(dǎo)電層170的表面上剩余的光刻膠的殘留。
參照圖8A和8B，沉積鈍化層180并且涂布正性光刻膠膜50。隨后，將光掩模60與基板110對齊。光刻膠膜50的厚度優(yōu)選地小于約1微米，并且更優(yōu)選地約為1微米到4微米。
光掩模60包括透明基板61以及不透明遮光膜62，并且將該光掩模分為透光區(qū)TA、遮光區(qū)BA、以及半透明區(qū)SA。遮光膜62沒有設(shè)置在透光區(qū)TA上，而是設(shè)置在遮光區(qū)BA和半透明區(qū)SA上。遮光膜62作為具有大于遮光區(qū)BA上的預(yù)定值的寬度的寬區(qū)域，并且該遮光膜作為多個具有小于預(yù)定值的寬度或距離的區(qū)域以形成切口。半透明區(qū)SA形成在由包括漏電極175的擴展部177一部分的柵極線121和數(shù)據(jù)線171包圍的區(qū)域上，透光區(qū)TA形成在柵極線121的端部129和數(shù)據(jù)線171的端部179上，并且遮光區(qū)BA形成在剩余的部分上。
通過光掩模60使光刻膠膜50曝光并進行顯影，從而去除接收預(yù)定光量的光刻膠膜50的部分。參照圖8A和8B，去除面對透光區(qū)TA的光刻膠膜50的部分，面對半透明區(qū)SA的光刻膠膜50的部分具有減小的厚度，并且面對遮光區(qū)BA的光刻膠膜50的部分保持不變。因此，如圖9A和9B所示，光刻膠膜50的第一部分52以及比第一部分52薄的第二部分54保持不變。在圖8A和8B中，陰影線部分表示在顯影之后去除的光刻膠膜50的部分。
參照圖10A和10B，使用光刻膠膜50的剩余部分52和54作為蝕刻掩模，蝕刻鈍化層180和柵極絕緣層140，以形成多個接觸孔181和182，用于分別露出柵極線121的端部129和數(shù)據(jù)線171的端部179。此后，通過拋光等去除光刻膠膜50薄的部分54，并且減小厚部分52的厚度。使用O2蝕刻柵極絕緣層140和鈍化層180，因此柵極絕緣層140和鈍化層180的側(cè)壁具有正錐形。
參照圖11至圖12B，使用光刻膠膜50的剩余部分52作為蝕刻掩模去除暴露的鈍化層180，以形成多個開口187，用于露出由柵極線121和數(shù)據(jù)線171包圍的區(qū)域。
參照圖13A和13B，將優(yōu)選地由IZO、ITO、或非晶ITO制成的導(dǎo)電膜90通過濺射等沉積在光刻膠膜50的剩余部分52、露出的漏電極175的一部分、以及絕緣層140的一部分上。當(dāng)導(dǎo)電膜90由IZO、IDIXO(日本Idemitsu公司制造的銦X-金屬氧化物)時，其可作為制靶材料(target material)。IZO可優(yōu)選地包括In2O2和ZnO，并且銦和Zn的總量中Zn的量優(yōu)選地約為15原子％到20原子％。濺射的溫度優(yōu)選地約為250℃或更低，以使與其它導(dǎo)電層的接觸電阻最小化。
由于柵極絕緣層140和鈍化層180的側(cè)壁具有正錐形，因此在鈍化層180或柵極絕緣層140的邊界，導(dǎo)電膜90不會被松開。
進行CMP(化學(xué)機械拋光)工藝以將剩余部分52上的導(dǎo)電膜90拋光，因此，導(dǎo)電膜90僅保持在由柵極線121和數(shù)據(jù)線171、柵極線121的端部129、以及數(shù)據(jù)線171的端部179包圍的區(qū)域上。然而，優(yōu)選地，鈍化層180保持在光刻膠膜50的剩余部分52下面。
當(dāng)形成在鈍化層180的光刻膠膜50的厚度為約1微米到4微米時，CMP的余量(margin)增加，因此光刻膠膜50的平面度在拋光后也增加。
由柵極線121和數(shù)據(jù)線171包圍的區(qū)域上的剩余導(dǎo)電膜90形成多個像素電極191，并且位于柵極線121和數(shù)據(jù)線171的端部129和179上的剩余導(dǎo)電膜90分別形成多個接觸輔助件81和82，如圖1到2B所示。
像素電極191的表面高度、形成在鈍化層180的側(cè)壁上的接觸輔助件81和82、以及光刻膠膜50的剩余部分52的表面高度與光刻膠膜50的剩余部分52的表面高度。
在一些實施例中，可去除形成在鈍化層180上的光刻膠膜50的剩余部分52。此時，由于將光刻膠膜50的剩余部分52曝光，所以可非常容易地去除剩余部分52。
在上述實施例中，通過使用切口掩模，柵極絕緣層140的一部分保持在由柵極線121和數(shù)據(jù)線171包圍的區(qū)域上，但是在沒有切口掩模的情況下，可去除柵極絕緣層140的該部分。
由于通過CMP工藝去除導(dǎo)電膜90的一部分，以形成像素電極191和接觸輔助件81和82，所以不需要升離工藝(lift-off process)，在該工藝中，將設(shè)置于光刻膠膜52上的導(dǎo)電膜90與光刻膠膜一起去除。
使用一個光刻步驟，形成數(shù)據(jù)線171、漏電極175、歐姆接觸件163和165、以及半導(dǎo)體151，并且在同一步驟中形成像素電極191和接觸輔助件81和82，以簡化制造方法。
如上所述，使用單個光刻步驟形成像素電極以及連接漏電極和像素電極的接觸孔。因此，可省略單獨地用于形成像素電極的額外光刻步驟以簡化制造方法，因此降低了制造時間和成本。
另外，像素電極和接觸輔助件采用CMP工藝形成，而沒有使用升離，因此，進一步降低了制造時間和成本。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種薄膜晶體管陣列面板的制造方法，所述方法包括在基板上形成具有柵電極、源電極、以及漏電極的薄膜晶體管；在所述源電極和所述漏電極上形成鈍化層；在所述鈍化層上形成光刻膠膜；使用所述光刻膠膜作為掩模選擇性地蝕刻所述鈍化層；形成導(dǎo)電膜；以及使用化學(xué)機械拋光工藝去除所述光刻膠膜以及設(shè)置于所述光刻膠膜上的所述導(dǎo)電膜以形成連接到所述漏電極的像素電極。
2.一種薄膜晶體管陣列面板的制造方法，所述方法包括在基板上形成包括柵電極的柵極線；在所述柵極線上形成柵極絕緣層；在所述柵極絕緣層上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成歐姆接觸層；在所述歐姆接觸層上形成數(shù)據(jù)線和漏電極；在所述數(shù)據(jù)線和所述漏電極上形成鈍化層；在所述鈍化層上形成第一光刻膠膜；使用所述光刻膠作為掩模蝕刻所述鈍化層；形成導(dǎo)電膜；以及使用化學(xué)機械拋光工藝去除所述第一光刻膠膜以及設(shè)置于所述第一光刻膠膜上的所述導(dǎo)電膜以形成連接到所述漏電極的像素電極。
3.根據(jù)權(quán)利要求2所述的方法，其中，通過使用包括遮光區(qū)、半透明區(qū)、以及透光區(qū)的光掩模形成所述第一光刻膠膜。
4.根據(jù)權(quán)利要求3所述的方法，其中，在由所述柵極線和所述數(shù)據(jù)線包圍的區(qū)域上形成所述半透明區(qū)，包括所述漏電極的一部分。
5.根據(jù)權(quán)利要求2所述的方法，其中，所述鈍化層的蝕刻包括形成第一接觸孔，用于露出所述數(shù)據(jù)線的端部。
6.根據(jù)權(quán)利要求5所述的方法，其中，所述鈍化層的蝕刻還包括通過蝕刻具有所述柵極絕緣層的所述鈍化層形成第二蝕刻孔，用于露出所述柵極線的端部。
7.根據(jù)權(quán)利要求6所述的方法，其中，所述像素電極的形成包括形成第一和第二接觸輔助件，它們分別通過所述第一和第二接觸孔連接到所述數(shù)據(jù)線的端部和所述柵極線的端部。
8.根據(jù)權(quán)利要求2所述的方法，其中，所述半導(dǎo)體層的形成和所述數(shù)據(jù)線和所述漏電極的形成包括順序地沉積所述柵極絕緣層、本征a-Si層、非本征a-Si層、以及導(dǎo)電層；在所述導(dǎo)電層上形成第二光刻膠，以使所述第二光刻膠根據(jù)所述導(dǎo)電層的位置而具有不同的厚度；以及使用所述第二光刻膠膜作為掩模選擇性地蝕刻所述導(dǎo)電層、所述非本征a-Si層、和所述本征a-Si層，以形成所述數(shù)據(jù)線、所述漏電極、和所述歐姆接觸層。
9.根據(jù)權(quán)利要求8所述的方法，其中，通過使用包括遮光區(qū)、半透明區(qū)、以及透光區(qū)的光掩模形成所述第二光刻膠膜。
10.根據(jù)權(quán)利要求2所述的方法，其中，所述第一光刻膠具有1微米到4微米的厚度。
11.一種薄膜晶體管陣列面板，包括薄膜晶體管，包括形成在基板上的柵電極、源電極、以及漏電極；鈍化層，形成在所述源電極和所述漏電極的第一部分上；光刻膠膜，形成在所述鈍化層上；以及像素電極，形成在所述漏電極的第二部分上。
12.根據(jù)權(quán)利要求11所述的薄膜晶體管陣列面板，其中，所述像素電極形成在所述鈍化層和所述光刻膠膜的側(cè)壁上。
13.根據(jù)權(quán)利要求12所述的薄膜晶體管陣列面板，其中，所述光刻膠的表面高度與所述像素電極的一部分的表面高度相同。
14.根據(jù)權(quán)利要求11所述的薄膜晶體管陣列面板，還包括柵極線，形成在所述基板上并包括柵電極；柵極絕緣層，形成在所述柵極線上；半導(dǎo)體層，形成在所述柵極絕緣層上；以及數(shù)據(jù)線，形成在所述半導(dǎo)體層上，包括所述源電極，并且與所述漏電極分離。
15.根據(jù)權(quán)利要求14所述的薄膜晶體管陣列面板，其中，所述漏電極的所述第二部分與由所述柵極線和所述數(shù)據(jù)線包圍的區(qū)域重疊。
16.根據(jù)權(quán)利要求11所述的薄膜晶體管陣列面板，其中，所述光刻膠膜包括用于露出所述數(shù)據(jù)線的一部分以及所述鈍化層的第一接觸孔以及用于露出所述柵極線的一部分以及所述鈍化層和所述柵極絕緣層的第二接觸孔。
17.根據(jù)權(quán)利要求16所述的薄膜晶體管陣列面板，還包括第一和第二接觸輔助件，它們分別通過所述第一和第二接觸孔連接到所述柵極線和所述數(shù)據(jù)線。
18.根據(jù)權(quán)利要求17所述的薄膜晶體管陣列面板，其中，所述光刻膠膜的表面高度與所述第一和第二接觸輔助件的表面高度相同。
全文摘要
提供了一種薄膜晶體管陣列面板的制造方法，該方法包括在基板上形成具有柵電極、源電極、和漏電極的薄膜晶體管；在源電極和漏電極上形成鈍化層；在鈍化層上形成光刻膠膜；使用光刻膠膜作為掩模選擇性地蝕刻鈍化層；形成導(dǎo)電膜；以及使用CMP(化學(xué)機械拋光)工藝去除光刻膠膜和設(shè)置在光刻膠膜上的導(dǎo)電膜，以形成連接到漏電極的像素電極。
文檔編號H01L21/84GK1825596SQ200610001079
公開日2006年8月30日 申請日期2006年1月16日 優(yōu)先權(quán)日2005年1月14日
發(fā)明者白范基, 金爀珍 申請人:三星電子株式會社