專(zhuān)利名稱(chēng)：布線(xiàn)基板、陶瓷電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在基板芯核中埋入陶瓷電容器(capacitor)而再在其表面上積層形成構(gòu)建(build-up)層的構(gòu)造的、其上搭載半導(dǎo)體集成電路元件的布線(xiàn)基板及該布線(xiàn)基板使用的陶瓷電容器。
背景技術(shù)：
計(jì)算機(jī)的微處理器、芯片組等使用的半導(dǎo)體集成電路元件(IC芯片)近幾年越來(lái)越高速化、高功能化，與此相伴，出現(xiàn)了端子數(shù)增加，端子間間距也變窄的傾向。一般而言，在IC芯片的底面有很多端子密集配置成陣列狀，這樣的端子群與母板側(cè)的端子群以倒裝芯片的形態(tài)連接。可是，在IC芯片側(cè)的端子群和母板側(cè)的端子群中，端子間間距存在大的差，所以把IC芯片直接連接到母板上很困難。因此，通常采用制作在IC芯片搭載用布線(xiàn)基板上搭載IC芯片而成的封裝件，在母板上搭載該封裝件的手法。作為構(gòu)成這種封裝件的IC芯片搭載用布線(xiàn)基板，例如已經(jīng)提出了在高分子材料制芯核基板內(nèi)埋入芯片狀的陶瓷電容器而構(gòu)成芯核部，在該芯核部的表面及背面上形成了構(gòu)建層的東西(例如，參照專(zhuān)利文獻(xiàn)1)。
最近，對(duì)可實(shí)現(xiàn)性能高于只搭載1個(gè)微處理器的構(gòu)造的封裝件的系統(tǒng)的要求很強(qiáng)，作為一例，提出了搭載「多芯核微處理器」的封裝件?，F(xiàn)有型微處理器在1個(gè)芯片上只有1個(gè)處理器芯核(運(yùn)算處理部)，而作為下一代處理器的多芯核微處理器，不同的是在1個(gè)芯片上集成了多個(gè)處理器芯核。因此，多芯核微處理器構(gòu)造的封裝件可進(jìn)行單芯核微處理器構(gòu)造不能完成的多線(xiàn)(任務(wù))并行處理等，系統(tǒng)整體的處理能力提高了。還有，與單芯核微處理器構(gòu)造相比，耐障礙性也提高了。因而，可實(shí)現(xiàn)適合伺服計(jì)算機(jī)等用途的高性能系統(tǒng)。
專(zhuān)利文獻(xiàn)1特開(kāi)2005-39243號(hào)公報(bào)發(fā)明內(nèi)容發(fā)明打算解決的課題然而，在專(zhuān)利文獻(xiàn)1中記載的IC芯片搭載用布線(xiàn)基板上要搭載多芯核微處理器構(gòu)造的IC芯片的場(chǎng)合，會(huì)產(chǎn)生以下問(wèn)題。例如，假定是能使多個(gè)處理器芯核的電源系統(tǒng)共用化的場(chǎng)合，該IC芯片搭載用布線(xiàn)基板就有能作為一應(yīng)多芯核微處理器構(gòu)造的封裝件的構(gòu)成部件來(lái)沿用的余地?？墒牵ǔ＃娫聪到y(tǒng)的共用化不能實(shí)現(xiàn)而應(yīng)該按每個(gè)微處理器設(shè)定不同的電源系統(tǒng)的場(chǎng)合成為主流的情況可以推測(cè)有很多。因而，在該場(chǎng)合，即使沿用該IC芯片搭載用布線(xiàn)基板，也無(wú)法使各個(gè)處理器芯核動(dòng)作。因此不能最大限度發(fā)揮多芯核微處理器構(gòu)造的優(yōu)點(diǎn)，不能充分實(shí)現(xiàn)高功能化。
而且，在IC芯片內(nèi)除了處理器芯核以外，例如還有I/O電路部、存儲(chǔ)器等各種電路部，今后也可能需要對(duì)這些電路部個(gè)別地設(shè)定電源系統(tǒng)。然而，現(xiàn)狀是還未提出能對(duì)應(yīng)這種需要的技術(shù)。另外，可以預(yù)想，IC芯片內(nèi)部構(gòu)造越復(fù)雜，這種課題就越顯著。
還有，在這種封裝件中，多芯核微處理器的發(fā)熱量也會(huì)增大，在多芯核微處理器和布線(xiàn)基板之間取得熱膨脹系數(shù)的匹配變得非常重要。即，如果在多芯核微處理器和布線(xiàn)基板之間未取得熱膨脹系數(shù)的匹配的話(huà)，大的熱應(yīng)力就會(huì)對(duì)多芯核微處理器作用，多芯核微處理器就容易產(chǎn)生開(kāi)裂、連接不良。因而，有必要采用能減輕這樣的熱應(yīng)力的影響的構(gòu)造。
本發(fā)明是鑒于上述課題而提出的，其目的在于提供能最大限度發(fā)揮半導(dǎo)體集成電路元件的能力、容易實(shí)現(xiàn)高功能化、容易制造、成本性和可靠性出色的布線(xiàn)基板。
用于解決課題的技術(shù)方案用于解決上述課題的技術(shù)方案(技術(shù)方案1)是一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；以及具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，上述多個(gè)電容器功能部可與上述多個(gè)處理器芯核分別電連接。
從而，根據(jù)技術(shù)方案1的布線(xiàn)基板，即使在多個(gè)處理器芯核的電源系統(tǒng)的共用化不能實(shí)現(xiàn)，應(yīng)該按每個(gè)處理器芯核設(shè)定不同的電源系統(tǒng)的場(chǎng)合，因?yàn)槟馨讯鄠€(gè)處理器芯核與多個(gè)電容器功能部分別電連接，所以能使各個(gè)處理器芯核充分動(dòng)作。從而，在采用搭載具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件的構(gòu)造的場(chǎng)合能最大限度發(fā)揮其優(yōu)點(diǎn)。
而且，根據(jù)此構(gòu)成，成為在1個(gè)陶瓷電容器上支承半導(dǎo)體集成電路元件的狀態(tài)，因而與半導(dǎo)體集成電路元件的熱膨脹系數(shù)的匹配容易取得，熱應(yīng)力的影響也會(huì)減輕。因而，能防止大的熱應(yīng)力引起的半導(dǎo)體集成電路元件的開(kāi)裂、連接不良。再有，基板芯核中埋設(shè)的陶瓷電容器可以少些，陶瓷電容器組裝時(shí)的工序可以簡(jiǎn)化。因而，能容易地制造布線(xiàn)基板，還可實(shí)現(xiàn)低成本化。
在這里，技術(shù)方案1中的「半導(dǎo)體集成電路元件」主要是指作為計(jì)算機(jī)的微處理器等來(lái)使用的具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件。該半導(dǎo)體集成電路元件例如按倒裝芯片方式實(shí)裝在半導(dǎo)體集成電路元件搭載區(qū)域。另外，處理器芯核的數(shù)量可以是2個(gè)，也可以是3個(gè)及以上。還有，「半導(dǎo)體集成電路元件搭載區(qū)域」是指在構(gòu)建層的表面上配置了端子墊群的區(qū)域。
并且，用于解決上述課題的技術(shù)方案(技術(shù)方案2)是一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的電容器功能部及容量比上述電容器功能部小的別系統(tǒng)用電容器功能部，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；以及具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有處理器芯核及I/O電路部的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，上述電容器功能部可與上述處理器芯核電連接，上述別系統(tǒng)用電容器功能部可與上述I/O電路部電連接。
從而，根據(jù)技術(shù)方案2的布線(xiàn)基板，能把陶瓷電容器的電容器功能部與處理器芯核電連接，另一方面把別系統(tǒng)用電容器功能部與I/O電路部電連接。因此，在與處理器芯核的電源系統(tǒng)分開(kāi)而對(duì)I/O電路部也應(yīng)該設(shè)定電源系統(tǒng)的場(chǎng)合，可使兩者充分動(dòng)作。因此，在半導(dǎo)體集成電路元件的內(nèi)部構(gòu)造復(fù)雜化了的場(chǎng)合，也能最大限度發(fā)揮半導(dǎo)體集成電路元件的能力，這樣就容易實(shí)現(xiàn)高功能化。
而且，根據(jù)此構(gòu)成，成為在1個(gè)陶瓷電容器上支承半導(dǎo)體集成電路元件的狀態(tài)，因而與半導(dǎo)體集成電路元件的熱膨脹系數(shù)的匹配就容易取得，熱應(yīng)力的影響也會(huì)減輕。因而，能防止大的熱應(yīng)力引起的半導(dǎo)體集成電路元件的開(kāi)裂、連接不良。再有，基板芯核中埋設(shè)的陶瓷電容器可以少些，陶瓷電容器組裝時(shí)的工序可以簡(jiǎn)化。因而，能容易地制造布線(xiàn)基板，還可實(shí)現(xiàn)低成本化。
在這里，技術(shù)方案2中的「半導(dǎo)體集成電路元件」主要是指作為計(jì)算機(jī)的微處理器等來(lái)使用的至少具有處理器芯核和I/O電路部的半導(dǎo)體集成電路元件。該半導(dǎo)體集成電路元件例如按倒裝芯片方式實(shí)裝在半導(dǎo)體集成電路元件搭載區(qū)域。另外，處理器芯核的數(shù)量可以是1個(gè)，也可以是2個(gè)及以上。還有，「半導(dǎo)體集成電路元件搭載區(qū)域」是指在構(gòu)建層的表面上配置了端子墊群的區(qū)域。
還有，I/O電路部的數(shù)量可以是1個(gè)，也可以是2個(gè)及以上。在這里「I/O電路部」是指用于進(jìn)行例如向處理器芯核的信號(hào)輸入的處理的輸入電路部、用于進(jìn)行從處理器芯核輸出的信號(hào)的處理的輸出電路部。
構(gòu)成上述布線(xiàn)基板的基板芯核是構(gòu)成布線(xiàn)基板上的芯核部的一部分的東西，例如形成為具有芯核主面及位于其相反側(cè)的芯核背面的板狀。這種基板芯核可以具有用于收納陶瓷電容器的收納孔部。該收納孔部可以是只在芯核主面開(kāi)口的非貫通孔，或是在芯核主面及芯核背面兩方開(kāi)口的貫通孔。
形成基板芯核的材料沒(méi)有特別限定，不過(guò)，優(yōu)選的是，基板芯核以高分子材料為主體來(lái)形成。作為用于形成基板芯核的高分子材料的具體例子，例如，有EP樹(shù)脂(環(huán)氧樹(shù)脂)、PI樹(shù)脂(聚酰亞胺樹(shù)脂)、BT樹(shù)脂(雙馬來(lái)酰亞胺三嗪樹(shù)脂)、PPE樹(shù)脂(聚酰胺表氯醇樹(shù)脂)等。除此以外，也可以使用這些樹(shù)脂和玻璃纖維(玻璃紡織布、玻璃無(wú)紡布)、聚酰胺纖維等有機(jī)纖維的復(fù)合材料。
構(gòu)成上述布線(xiàn)基板的陶瓷電容器具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部。陶瓷電容器在使芯核主面和電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在基板芯核內(nèi)。即，陶瓷電容器在埋設(shè)在基板芯核內(nèi)的狀態(tài)下使用。另外，上述陶瓷電容器配置在上述芯核基板中與上述半導(dǎo)體集成電路元件搭載區(qū)域?qū)?yīng)的區(qū)域。還有，陶瓷電容器在埋設(shè)在基板芯核內(nèi)的狀態(tài)下，例如由高分子材料制的填充劑來(lái)固定。
還有，作為適宜的陶瓷電容器的例子，可以列舉通路陣列型(ビァァレィタィプ)陶瓷電容器。即，優(yōu)選的是，陶瓷電容器具備使上述第1內(nèi)部電極層彼此導(dǎo)通的多個(gè)電源用通路導(dǎo)體和使上述第2內(nèi)部電極層彼此導(dǎo)通的多個(gè)接地用通路導(dǎo)體，上述多個(gè)電源用通路導(dǎo)體及上述多個(gè)接地用通路導(dǎo)體整體配置成陣列狀。如果這樣來(lái)構(gòu)成，電容器整體的小型化就容易實(shí)現(xiàn)，進(jìn)而布線(xiàn)基板整體的小型化也就容易實(shí)現(xiàn)。而且，高靜電容量比較容易達(dá)成，更加穩(wěn)定的電源供給成為可能。
電容器功能部可以有2個(gè)，也可以有3個(gè)及以上，不過(guò)在處理器芯核有多個(gè)的場(chǎng)合，優(yōu)選的是與處理器芯核同數(shù)存在。這樣來(lái)構(gòu)成，就能對(duì)多個(gè)處理器芯核分別電連接全部的電容器功能部。
構(gòu)成上述技術(shù)方案2的布線(xiàn)基板的陶瓷電容器具有容量比電容器功能部小的別系統(tǒng)用電容器功能部。別系統(tǒng)用電容器功能部俯視的大小比電容器功能部俯視的大小要小。別系統(tǒng)用電容器功能部的數(shù)量可以是1個(gè)，也可以是多個(gè)。
并且，電容器功能部可與半導(dǎo)體集成電路元件的處理器芯核電連接，別系統(tǒng)用電容器功能部可與半導(dǎo)體集成電路元件的I/O電路部電連接。即，電容器功能部及別系統(tǒng)用電容器功能部可與半導(dǎo)體集成電路元件上不同的電路部分別電連接。具體而言，電容器功能部要與處理器芯核個(gè)別具有的電源用導(dǎo)體部或接地用導(dǎo)體部電連接。還有，別系統(tǒng)用電容器功能部要與I/O電路部個(gè)別具有的電源用導(dǎo)體部或接地用導(dǎo)體部電連接。
在這里，處理器芯核在高的頻段(例如千兆赫茲帶)動(dòng)作，而I/O電路部在比此低的頻段(例如兆赫茲帶)動(dòng)作。因此，處理器芯核與I/O電路部相比，要求高的動(dòng)作穩(wěn)定性，需要連接相對(duì)大容量的電容器功能部。而另一方面，I/O電路部并不要求那么高的動(dòng)作穩(wěn)定性，連接相對(duì)小容量的別系統(tǒng)用電容器功能部就夠了。
另外，電容器功能部及別系統(tǒng)用電容器功能部可配置在任意位置，不過(guò)，例如在陶瓷電容器的中心部配置了電容器功能部的場(chǎng)合，優(yōu)選的是，在陶瓷電容器的外周部配置別系統(tǒng)用電容器功能部。半導(dǎo)體集成電路元件上的處理器芯核及I/O電路部也是同樣的配置形態(tài)，所以實(shí)現(xiàn)電連接時(shí)能以短路徑連接各處，這是優(yōu)選的。
還有，別系統(tǒng)用電容器功能部可以只是輸入用(輸入電路用)的功能部，也可以只是輸出用(輸出電路用)的功能部，也可以是輸入輸出兼用的功能部。即，也可以是，陶瓷電容器具備第1別系統(tǒng)用電容器功能部及第2別系統(tǒng)用電容器功能部，I/O電路部中的輸入電路可與第1別系統(tǒng)用電容器功能部電連接，I/O電路部中的輸出電路可與第2別系統(tǒng)用電容器功能部電連接。
作為上述陶瓷電介質(zhì)層，例如氧化鋁、氮化鋁、氮化硼、炭化硅、氮化硅等高溫?zé)商沾傻臒Y(jié)體適于使用，此外，在硼硅酸系玻璃、硼硅酸鉛系玻璃中添加氧化鋁等無(wú)機(jī)陶瓷填充物而成的玻璃陶瓷這樣的低溫?zé)商沾傻臒Y(jié)體也適于使用。在該場(chǎng)合，優(yōu)選的是按照用途，使用鈦酸鋇、鈦酸鉛、鈦酸鍶等電介質(zhì)陶瓷的燒結(jié)體。在使用了電介質(zhì)陶瓷的燒結(jié)體的場(chǎng)合，容易實(shí)現(xiàn)靜電容量大的陶瓷電容器。
作為形成第1內(nèi)部電極層及第2內(nèi)部電極層的材料，沒(méi)有特別限定，不過(guò)，適于使用能與陶瓷同時(shí)燒結(jié)的金屬，例如鎳、鉬、鎢、鈦等。另外，在選擇了低溫?zé)商沾傻臒Y(jié)體的場(chǎng)合，作為形成第1內(nèi)部電極層及第2內(nèi)部電極層的材料，還可使用銅、銀等。
在上述陶瓷電容器上可以形成由電阻值比構(gòu)成上述第1內(nèi)部電極層及上述第2內(nèi)部電極層的材料高的材料構(gòu)成的電阻體。這樣來(lái)構(gòu)成的話(huà)，就能例如在同一陶瓷電容器內(nèi)設(shè)定不同的電位，實(shí)現(xiàn)布線(xiàn)基板的高功能化。假如不在陶瓷電容器上形成電阻體，就必須在基板芯核內(nèi)與陶瓷電容器分開(kāi)的部位埋設(shè)電阻體，在構(gòu)建層側(cè)設(shè)置電阻體，就有難以形成電阻體的可能性。另外，形成電阻體的材料只要是具有電阻值比第1內(nèi)部電極層及第2內(nèi)部電極層高的導(dǎo)電性的材料即可，例如可以列舉金屬材料、陶瓷材料等。
在上述技術(shù)方案2的布線(xiàn)基板中，在多個(gè)電容器功能部之間可以不配置任何構(gòu)造物，不過(guò)，也可以配置例如假導(dǎo)體。在這樣構(gòu)成的場(chǎng)合，就能使假導(dǎo)體作為所謂屏蔽體起作用，因而能降低多個(gè)電容器功能部彼此的干涉所涉及的噪聲。還有，一概由金屬等構(gòu)成的導(dǎo)體比陶瓷介電質(zhì)在熱傳導(dǎo)性上出色，因而預(yù)先配置假導(dǎo)體就能提高散熱性。優(yōu)選的是，假導(dǎo)體再包圍多個(gè)電容器功能而配置。這樣構(gòu)成更能提高散熱性。
另外，鄰接的電容器功能部間的距離沒(méi)有特別限定，不過(guò)，優(yōu)選的是互相不產(chǎn)生靜電干涉的程度，具體最好為50μm以上。特別是要確保電容器的通路間距(接地通路—電源通路間間距)以上的距離。
在這里，多個(gè)電容器功能部可以容量(靜電容量)都相同，也可以不相同。例如，假定多個(gè)電容器功能部包含具有第1容量的第1電容器功能部和具有比上述第1容量小的第2容量的第2電容器功能部。為了便于說(shuō)明，稱(chēng)第1電容器功能部為「大容量部」，稱(chēng)第2電容器功能部為「小容量部」。在多個(gè)電容器功能部包含大容量部和小容量部的場(chǎng)合，小容量部特別容易受到大容量部的干涉，由于此干涉，小容量部中就容易產(chǎn)生噪聲。然而，如上所述在小容量部和大容量部之間預(yù)先配置假導(dǎo)體，就能有效地降低此噪聲。即，可以說(shuō)在多個(gè)電容器功能部包含大容量部和容量部的場(chǎng)合，在兩者間配置上述假導(dǎo)體是有意義的。
這樣的假導(dǎo)體基本上與多個(gè)電容器功能部中的任意一個(gè)都不電連接，只要是可在電容器功能部間配置的導(dǎo)體即可，其形狀和材質(zhì)等沒(méi)有特別限定。假導(dǎo)體可以完全不與處于陶瓷電容器內(nèi)的其他導(dǎo)體、處于陶瓷電容器外的導(dǎo)體(例如基板芯核側(cè)導(dǎo)體、構(gòu)建層的導(dǎo)體層)連接。不過(guò)，為了確實(shí)獲得噪聲降低及散熱性提高的作用，優(yōu)選的是做成把假導(dǎo)體與基板芯核側(cè)接地導(dǎo)體、構(gòu)建層側(cè)接地導(dǎo)體電連接的構(gòu)成。
在這里，作為形成假導(dǎo)體的材料，沒(méi)有特別限定，不過(guò)，適于使用能與陶瓷同時(shí)燒結(jié)的金屬，例如鎳、鉬、鎢、鈦等。另外，在選擇了低溫?zé)商沾傻臒Y(jié)體的場(chǎng)合，作為假導(dǎo)體形成用材料，還可使用銅、銀等。
作為適宜的假導(dǎo)體的具體例，例如，可以列舉貫通電容器主面和電容器背面間的多個(gè)假通路導(dǎo)體。即，各個(gè)假通路導(dǎo)體并不太大，但將其配置多個(gè)就能成為整體作為屏蔽體起作用的狀態(tài)。另外，配置多個(gè)假通路導(dǎo)體的構(gòu)造適于陶瓷電容器為通路陣列型的陶瓷電容器的場(chǎng)合。即，可以在構(gòu)成電容器功能部的多個(gè)通路導(dǎo)體的形成時(shí)一并形成假通路導(dǎo)體，因而能防止工數(shù)增加，對(duì)低成本化有利。
作為適宜的假導(dǎo)體的別的具體例，可以列舉在電容器主面上、電容器背面上及電容器內(nèi)部中的至少任意一個(gè)上配置的假平面導(dǎo)體。假平面導(dǎo)體具有比較大的面積，因而作為屏蔽體容易起作用。在該場(chǎng)合特別優(yōu)選的是，在電容器內(nèi)部配置假平面導(dǎo)體。即，在第1內(nèi)部電極層及第2內(nèi)部電極層所處的電容器內(nèi)部，在它們之間配置假平面導(dǎo)體(內(nèi)層假平面導(dǎo)體)，在實(shí)現(xiàn)確實(shí)的屏蔽上有效。這樣的內(nèi)層假平面導(dǎo)體不限于1層，多層配置更好。
再有，上述假導(dǎo)體優(yōu)選的是由貫通電容器主面和電容器背面之間的多個(gè)假通路導(dǎo)體、配置在電容器主面上而與多個(gè)假通路導(dǎo)體連接的主面?zhèn)燃倨矫鎸?dǎo)體、配置在電容器背面上而與多個(gè)假通路導(dǎo)體連接的背面?zhèn)燃倨矫鎸?dǎo)體以及配置在電容器內(nèi)部而與多個(gè)假通路導(dǎo)體連接的內(nèi)層假平面導(dǎo)體組合而成。根據(jù)此構(gòu)成，通過(guò)多個(gè)不同形狀的導(dǎo)體的組合而形成所謂三維屏蔽體，因而能確實(shí)屏蔽多個(gè)電容器功能部間，有效地降低噪聲。還有，能確實(shí)提高散熱性。
上述構(gòu)成布線(xiàn)基板的構(gòu)建層具有交替連接以高分子材料為主體的層間絕緣層及導(dǎo)體層而成的構(gòu)造。優(yōu)選的是，上述構(gòu)建層具有互相電獨(dú)立的多個(gè)電源用導(dǎo)體部，上述多個(gè)電容器功能部通過(guò)上述多個(gè)電源用導(dǎo)體部而與上述多個(gè)處理器芯核分別電連接。另外，半導(dǎo)體集成電路元件側(cè)的端子群和電容器側(cè)的端子群中端子間間距存在大的差，不過(guò)，設(shè)置構(gòu)建層，就能通過(guò)多個(gè)電源用導(dǎo)體部而個(gè)別地且容易地連接處理器芯核和電容器功能部。還有，構(gòu)建層(第1構(gòu)建層)只在芯核主面及上述電容器主面上形成，不過(guò)，也可以再形成具有在芯核背面及上述電容器背面上交替積層了層間絕緣層及導(dǎo)體層而成的構(gòu)造的第2構(gòu)建層。這樣來(lái)構(gòu)成，不只是在第1構(gòu)建層，而且在第2構(gòu)建層也能形成電路，所以能實(shí)現(xiàn)布線(xiàn)基板的進(jìn)一步多功能化。
另外，對(duì)于在芯核主面及上述電容器主面上形成的構(gòu)建層(第1構(gòu)建層)，在其表面上可以設(shè)定可搭載具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域。這樣的半導(dǎo)體集成電路元件搭載區(qū)域上可搭載半導(dǎo)體集成電路元件。另外，優(yōu)選的是，上述半導(dǎo)體集成電路元件搭載區(qū)域的面積按等于或小于上述陶瓷電容器的上述電容器主面的面積來(lái)設(shè)定，上述半導(dǎo)體集成電路元件搭載區(qū)域從上述陶瓷電容器的厚度方向看時(shí)位于上述陶瓷電容器的上述電容器主面內(nèi)。如果這樣來(lái)構(gòu)成，半導(dǎo)體集成電路元件搭載區(qū)域就位于電容器正上方的區(qū)域內(nèi)，因而搭載在半導(dǎo)體集成電路元件搭載區(qū)域的半導(dǎo)體集成電路元件由高剛性、熱膨脹率小的陶瓷電容器來(lái)支承。因而，在上述半導(dǎo)體集成電路元件搭載區(qū)域，因?yàn)闃?gòu)建層不易變形，所以能更穩(wěn)定地支承搭載在半導(dǎo)體集成電路元件搭載區(qū)域的半導(dǎo)體集成電路元件。另外，上述半導(dǎo)體集成電路元件搭載區(qū)域的面積可以設(shè)定得比上述陶瓷電容器的上述電容器主面的面積大。不過(guò)，為了穩(wěn)定地支承半導(dǎo)體集成電路元件，優(yōu)選的是，電容器主面的面積按半導(dǎo)體集成電路元件搭載區(qū)域的50％以上來(lái)設(shè)定。
還有，用于解決本發(fā)明的課題的別的技術(shù)方案(技術(shù)方案3)是一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；以及具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上不同部位設(shè)定了多個(gè)半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，上述多個(gè)電容器功能部可與上述多個(gè)半導(dǎo)體集成電路元件搭載區(qū)域分別電連接。
從而，根據(jù)技術(shù)方案3的布線(xiàn)基板，即使是多個(gè)半導(dǎo)體集成電路元件的電源系統(tǒng)的共用化不能進(jìn)行而應(yīng)該按每個(gè)半導(dǎo)體集成電路元件來(lái)設(shè)定不同的電源系統(tǒng)的場(chǎng)合，也能把多個(gè)電容器功能部與多個(gè)半導(dǎo)體集成電路元件搭載區(qū)域分別電連接，能使各個(gè)半導(dǎo)體集成電路元件充分動(dòng)作。因此，在采用搭載多個(gè)半導(dǎo)體集成電路元件的構(gòu)造的場(chǎng)合能最大限度發(fā)揮其優(yōu)點(diǎn)。
而且，根據(jù)此構(gòu)成，成為在1個(gè)陶瓷電容器上支承各個(gè)半導(dǎo)體集成電路元件的狀態(tài)，因而與半導(dǎo)體集成電路元件的熱膨脹系數(shù)的匹配就容易取得，熱應(yīng)力的影響也會(huì)減輕。因而，能防止大的熱應(yīng)力引起的半導(dǎo)體集成電路元件的開(kāi)裂、連接不良。再有，基板芯核中只埋設(shè)1個(gè)陶瓷電容器，因而陶瓷電容器組裝時(shí)的工序可以簡(jiǎn)化。因而，能容易地制造布線(xiàn)基板，還可實(shí)現(xiàn)低成本化。
還有，用于解決本發(fā)明的課題的又一別的技術(shù)方案(技術(shù)方案4)是一種陶瓷電容器，其特征在于，具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部。
因而，根據(jù)技術(shù)方案4的陶瓷電容器，例如即使是與具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件電連接的場(chǎng)合，也能把多個(gè)電容器功能部與多個(gè)處理器芯核分別電連接，能使各個(gè)處理器芯核充分動(dòng)作。因此，在搭載具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件的構(gòu)造中采用陶瓷電容器的場(chǎng)合能最大限度發(fā)揮其優(yōu)點(diǎn)。還有，在與具有1個(gè)處理器芯核的多個(gè)半導(dǎo)體集成電路元件電連接的場(chǎng)合，也有同樣的效果。
在技術(shù)方案4中，可以在多個(gè)電容器功能部之間配置假導(dǎo)體，還可以圍著多個(gè)電容器功能部來(lái)配置假導(dǎo)體。在該場(chǎng)合，可以把假導(dǎo)體做成貫通電容器主面和電容器背面之間的多個(gè)假通路導(dǎo)體，也可以做成在電容器主面上、電容器背面上和電容器內(nèi)部中的至少任意一個(gè)上配置的假平面導(dǎo)體。其理由都如技術(shù)方案1中敘述了的，因而要割?lèi)?ài)。還有，更適宜的假導(dǎo)體是貫通電容器主面和電容器背面之間的多個(gè)假通路導(dǎo)體、配置在電容器主面上而與多個(gè)假通路導(dǎo)體連接的主面?zhèn)燃倨矫鎸?dǎo)體、配置在電容器背面上而與多個(gè)假通路導(dǎo)體連接的背面?zhèn)燃倨矫鎸?dǎo)體以及配置在電容器內(nèi)部而與多個(gè)假通路導(dǎo)體連接的內(nèi)層假平面導(dǎo)體的組合所構(gòu)成的東西。其理由如上所述，因而要割?lèi)?ài)。
并且，用于解決上述課題的技術(shù)方案(技術(shù)方案5)是一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的電容器功能部及容量比上述電容器功能部小的別系統(tǒng)用電容器功能部，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；以及具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有處理器芯核的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，上述電容器功能部可與上述處理器芯核電連接，上述別系統(tǒng)用電容器功能部可與上述半導(dǎo)體集成電路元件上的上述處理器芯核以外的電路部電連接。
從而，根據(jù)技術(shù)方案5的布線(xiàn)基板，能把陶瓷電容器的電容器功能部與半導(dǎo)體集成電路元件上的處理器芯核電連接，另一方面把別系統(tǒng)用電容器功能部與半導(dǎo)體集成電路元件上的處理器芯核以外的電路部電連接。因此，在與處理器芯核的電源系統(tǒng)分開(kāi)而對(duì)處理器芯核以外的電路部也應(yīng)該設(shè)定電源系統(tǒng)的場(chǎng)合，可使兩者充分動(dòng)作。因此，在半導(dǎo)體集成電路元件的內(nèi)部構(gòu)造復(fù)雜化了的場(chǎng)合，也能最大限度發(fā)揮半導(dǎo)體集成電路元件的能力，這樣就容易實(shí)現(xiàn)高功能化。
而且，根據(jù)此構(gòu)成，成為在1個(gè)陶瓷電容器上支承半導(dǎo)體集成電路元件的狀態(tài)，因而與半導(dǎo)體集成電路元件的熱膨脹系數(shù)的匹配就容易取得，熱應(yīng)力的影響也會(huì)減輕。因而，能防止大的熱應(yīng)力引起的半導(dǎo)體集成電路元件的開(kāi)裂、連接不良。再有，基板芯核中埋設(shè)的陶瓷電容器可以少些，陶瓷電容器組裝時(shí)的工序可以簡(jiǎn)化。因而，能容易地制造布線(xiàn)基板，還可實(shí)現(xiàn)低成本化。
在這里，技術(shù)方案5中的「半導(dǎo)體集成電路元件」主要是指例如作為計(jì)算機(jī)的微處理器等來(lái)使用的具有包含處理器芯核的多種電力部的半導(dǎo)體集成電路元件。作為半導(dǎo)體集成電路元件的處理器芯核以外的電路部的具體例，除了可以列舉上述I/O電路部以外，還可以列舉例如存儲(chǔ)電路部、A/D變換電路部、D/A變換電路部、運(yùn)算放大器部、PLL電路部、濾波器電路部等。還有，技術(shù)方案2中的半導(dǎo)體集成電路元件可以具有用于測(cè)量溫度、濕度、速度、加速度、氣體、壓力的傳感器電路部、發(fā)光電路部、受光電路部、通訊電路部等。


圖1是表示把本發(fā)明具體化了的第1實(shí)施方式的布線(xiàn)基板的概略斷面圖。
圖2是表示第1實(shí)施方式的陶瓷電容器的概略斷面圖。
圖3是用于說(shuō)明第1實(shí)施方式的陶瓷電容器的內(nèi)層上的連接的概略說(shuō)明圖。
圖4是用于說(shuō)明第1實(shí)施方式的陶瓷電容器的內(nèi)層上的連接的概略說(shuō)明圖。
圖5是第1實(shí)施方式的布線(xiàn)基板的制作方法的說(shuō)明圖。
圖6是第1實(shí)施方式的布線(xiàn)基板的制作方法的說(shuō)明圖。
圖7是第1實(shí)施方式的布線(xiàn)基板的制作方法的說(shuō)明圖。
圖8是表示第2實(shí)施方式的陶瓷電容器的概略斷面圖。
圖9是表示別的實(shí)施方式的布線(xiàn)基板的概略斷面圖。
圖10是表示別的實(shí)施方式的布線(xiàn)基板的要部概略斷面圖。
圖11是表示別的實(shí)施方式的陶瓷電容器的概略平面圖。
圖12是表示別的實(shí)施方式的陶瓷電容器的概略平面圖。
圖13是表示別的實(shí)施方式的布線(xiàn)基板的要部概略斷面圖。
圖14是表示別的實(shí)施方式的陶瓷電容器的概略平面圖。
圖15是表示別的實(shí)施方式的布線(xiàn)基板的概略斷面圖。
圖16是表示別的實(shí)施方式的布線(xiàn)基板的要部概略斷面圖。
圖17是表示別的實(shí)施方式的陶瓷電容器的概略斷面圖。
圖18是表示別的實(shí)施方式的陶瓷電容器的概略斷面圖。
圖19是表示其他實(shí)施方式的電阻體附近的陶瓷電容器的概略平面圖。
圖20是表示其他實(shí)施方式的電阻體附近的陶瓷電容器的概略斷面圖。
圖21是表示其他實(shí)施方式的電阻體附近的陶瓷電容器的概略斷面圖。
圖22是表示其他實(shí)施方式的電容器部附近的陶瓷電容器的概略斷面圖。
圖23是表示把本發(fā)明具體化了的第3實(shí)施方式的布線(xiàn)基板的概略斷面圖。
圖24是第3實(shí)施方式的變更例的陶瓷電容器的概略平面圖。
圖25是表示第4實(shí)施方式的布線(xiàn)基板的概略斷面圖。
圖26是表示其他實(shí)施方式的電阻體附近的樣子的陶瓷電容器的概略平面圖。
圖27是表示其他實(shí)施方式的電阻體附近的樣子的陶瓷電容器的概略斷面圖。
圖28是表示其他實(shí)施方式的電阻體附近的樣子的陶瓷電容器的概略斷面圖。
標(biāo)號(hào)說(shuō)明10、10A、10B布線(xiàn)基板11基板芯核12作為芯核主面的上面13作為芯核背面的下面21作為半導(dǎo)體集成電路元件的IC芯片23作為半導(dǎo)體集成電路元件搭載區(qū)域的IC芯片搭載區(qū)域24、25處理器芯核28、29I/O電路部31作為構(gòu)建層的第1構(gòu)建層32第2構(gòu)建層33、34、35、36作為層間絕緣層的樹(shù)脂絕緣層39構(gòu)建層的表面42導(dǎo)體層51、52作為半導(dǎo)體集成電路元件搭載區(qū)域的IC芯片搭載區(qū)域101、101A、101C陶瓷電容器102作為電容器主面的上面103作為電容器背面的下面105陶瓷電介質(zhì)層
107(第1)電容器功能部108(第2)電容器功能部141第1內(nèi)部電極層142第2內(nèi)部電極層161電阻體171作為電源用導(dǎo)體部的第1電源用導(dǎo)體部173作為電源用導(dǎo)體部的第2電源用導(dǎo)體部211作為假導(dǎo)體的假通路導(dǎo)體221作為假導(dǎo)體的表面?zhèn)燃倨矫鎸?dǎo)體222作為假導(dǎo)體的背面?zhèn)燃倨矫鎸?dǎo)體223作為假導(dǎo)體的內(nèi)層假平面導(dǎo)體具體實(shí)施方式
[第1實(shí)施方式]以下，基于附圖來(lái)詳細(xì)說(shuō)明把本發(fā)明的布線(xiàn)基板具體化了的第1實(shí)施方式。
如圖1所示，本實(shí)施方式的布線(xiàn)基板10是IC芯片搭載用的布線(xiàn)基板，包括由環(huán)氧玻璃構(gòu)成的大致矩形板狀的基板芯核11、在基板芯核11的上面12(芯核主面)上形成的第1構(gòu)建層31(構(gòu)建層)以及在基板芯核11的下面13(芯核背面)上形成的第2構(gòu)建層32。在基板芯核11上的多個(gè)部位形成了通孔導(dǎo)體16。這種通孔導(dǎo)體16連接導(dǎo)通了基板芯核11的上面12側(cè)和下面13側(cè)。另外，通孔導(dǎo)體16的內(nèi)部例如用環(huán)氧樹(shù)脂等閉塞體17來(lái)填埋。還有，在基板芯核11的上面12及下面13上，使由銅構(gòu)成的導(dǎo)體層41形成圖形，各導(dǎo)體層41與通孔導(dǎo)體16電連接。
在基板芯核11的上面12上形成了的第1構(gòu)建層31具有交替積層由環(huán)氧樹(shù)脂構(gòu)成的2層的樹(shù)脂絕緣層33、35(所謂層間絕緣層)和由銅構(gòu)成的導(dǎo)體層42而成的構(gòu)造。在本實(shí)施方式中，第1構(gòu)建層31的熱膨脹系數(shù)是30～40ppm/℃的程度，具體為35ppm/℃的程度。另外，第1構(gòu)建層31的熱膨脹系數(shù)是指30℃～玻璃轉(zhuǎn)移溫度(Tg)間的測(cè)量值的平均值。還有，處于第1層樹(shù)脂絕緣層33的表面上的導(dǎo)體層42的一部分與通孔導(dǎo)體16的上端電連接。在第2層樹(shù)脂絕緣層35的表面上的多個(gè)部位，端子墊44按陣列狀形成。還有，樹(shù)脂絕緣層35的表面由阻焊劑37大致整體地覆蓋。在阻焊劑37的給定部位形成了使端子墊44露出的開(kāi)口部46。在端子墊44的表面上配設(shè)了多個(gè)焊盤(pán)45。各焊盤(pán)45與IC芯片21(半導(dǎo)體集成電路元件)的面連接端子22電連接。IC芯片21呈矩形平板狀，具有2個(gè)處理器芯核24、25。本實(shí)施方式的IC芯片21由熱膨脹系數(shù)為3.5ppm/℃的程度的硅構(gòu)成。另外，各端子墊44及各焊盤(pán)45在第1構(gòu)建層31中位于陶瓷電容器101的正上方的區(qū)域內(nèi)，該區(qū)域成為IC芯片搭載區(qū)域23(半導(dǎo)體集成電路元件搭載區(qū)域)。IC芯片搭載區(qū)域23設(shè)定在第1構(gòu)建層31的表面39上。還有，在樹(shù)脂絕緣層33、35內(nèi)分別設(shè)置了通路導(dǎo)體43、47。這些通路導(dǎo)體43、47基本配置在同軸上，并且導(dǎo)體層41、42通過(guò)它們而與端子墊44互相電連接。
如圖1所示，在基板芯核11的下面13上形成了的第2構(gòu)建層32具有與上述第1構(gòu)建層31大致相同的構(gòu)造。即，第2構(gòu)建層32，其熱膨脹系數(shù)為30～40ppm/℃的程度，具有交替積層由環(huán)氧樹(shù)脂構(gòu)成的2層的樹(shù)脂絕緣層34、36(所謂層間絕緣層)和導(dǎo)體層42而成的構(gòu)造。處于第1層樹(shù)脂絕緣層34的下面上的導(dǎo)體層42的一部分與通孔導(dǎo)體16的下端電連接。在第2層樹(shù)脂絕緣層36的下面上的多個(gè)部位，通過(guò)通路導(dǎo)體43而與導(dǎo)體層42電連接的BGA用墊48按格子狀形成。還有，樹(shù)脂絕緣層36的下面由阻焊劑38大致整體覆蓋。在阻焊劑38的給定部位形成了使BGA用墊48露出的開(kāi)口部40。在BGA用墊48的表面上配設(shè)了用于與未圖示的母板電連接的多個(gè)焊盤(pán)49。并且，借助于各焊盤(pán)49，把圖1所示的布線(xiàn)基板10實(shí)裝在未圖示的母板上。
上述基板芯核11在平面方向(XY方向)的熱膨脹系數(shù)為10～15ppm/℃的程度。另外，基板芯核11的熱膨脹系數(shù)是指0℃～玻璃轉(zhuǎn)移溫度(Tg)間的測(cè)量值的平均值。基板芯核11具有1個(gè)在上面12的中央部及下面13的中央部開(kāi)口的俯視為矩形狀的收納孔部90。即，收納孔部90是貫通孔部。在收納孔部90內(nèi)，圖2～圖4等表示的陶瓷電容器101以被填埋入的狀態(tài)被收納。另外，陶瓷電容器101在上面102(電容器主面)與基板芯核11的上面12向著相同的側(cè)的狀態(tài)下被收納。本實(shí)施方式的陶瓷電容器101是縱6.0mm×橫12.0mm×厚0.8mm的矩形平板狀。另外，陶瓷電容器101的厚度優(yōu)選的是0.2mm～1.0mm。如果不到0.2mm，在IC芯片搭載區(qū)域23上使IC芯片21接合時(shí)的應(yīng)力就不能通過(guò)陶瓷電容器101來(lái)降低，作為支承體就不充分。另一方面，如果大于1.0mm的話(huà)，就會(huì)成為布線(xiàn)基板10的壁厚。更加優(yōu)選的是，陶瓷電容器101的厚度為0.4mm～0.8mm。陶瓷電容器101在基板芯核11上配置在上述IC芯片搭載區(qū)域23的正下方的區(qū)域。另外，IC芯片搭載區(qū)域23的面積(IC芯片21中形成端子墊22的區(qū)域的面積)設(shè)定得比陶瓷電容器101的上面102的面積小。在從陶瓷電容器101的厚度方向看去的場(chǎng)合，IC芯片搭載區(qū)域23位于陶瓷電容器101的上面102內(nèi)。
如圖1所示，收納孔部90和陶瓷電容器101的側(cè)面的間隙以由高分子材料(本實(shí)施方式中是環(huán)氧等熱固化性樹(shù)脂)構(gòu)成的填充劑92來(lái)填埋。該填充劑92具有在基板芯核11上固定陶瓷電容器101，并且靠自身的彈性變形來(lái)吸收向陶瓷電容器101及基板芯核11的面方向、厚度方向的變形的功能。另外，陶瓷電容器101俯視呈大致正方形狀，在四角具有C0.60以上的錐度。借助于此，在伴隨溫度變化的填充劑92的變形時(shí)，能緩和向陶瓷電容器101的角部的應(yīng)力集中，因而能防止填充劑92的開(kāi)裂的產(chǎn)生。
如圖1～圖4所示，本實(shí)施方式的陶瓷電容器101是所謂的通路陣列型的陶瓷電容器。構(gòu)成陶瓷電容器101的陶瓷燒結(jié)體104，其熱膨脹系數(shù)優(yōu)選的是IC芯片21的熱膨脹系數(shù)和構(gòu)建層31、32的熱膨脹系數(shù)的中間值，更優(yōu)選的是與IC芯片21的熱膨脹系數(shù)接近的值。在本實(shí)施方式中，陶瓷燒結(jié)體104的熱膨脹系數(shù)是8～12ppm/℃的程度，具體為9.5ppm/℃的程度。另外，陶瓷燒結(jié)體104的熱膨脹系數(shù)是指30℃～250℃間的測(cè)量值的平均值。還有，陶瓷燒結(jié)體104是具有上面102及下面103(電容器背面)的板狀物。另外，在陶瓷燒結(jié)體104的上面102上形成了構(gòu)成第1構(gòu)建層31的樹(shù)脂絕緣層33，在陶瓷燒結(jié)體104的下面103上形成了構(gòu)成第2構(gòu)建層32的樹(shù)脂絕緣層34。陶瓷燒結(jié)體104具有夾介陶瓷電介質(zhì)層105而交替積層配置第1內(nèi)部電極層141和第2內(nèi)部電極層142而成的構(gòu)造。陶瓷電介質(zhì)層105由作為高介電系數(shù)陶瓷的一種的鈦酸鋇的燒結(jié)體構(gòu)成，作為第1內(nèi)部電極層141及第2內(nèi)部電極層142間的電介質(zhì)(絕緣體)起作用。第1內(nèi)部電極層141及第2內(nèi)部電極層142都是以鎳為主要成分而形成的層，在陶瓷燒結(jié)體104的內(nèi)部每隔—層而配置。
如圖2～圖4所示，陶瓷電容器101具有2個(gè)電容器功能部107、108。另外，電容器功能部107、108兩方使用了共用的陶瓷電介質(zhì)層105。還有，在從陶瓷電容器101的厚度方向看去的場(chǎng)合，IC芯片21的處理器芯核24位于電容器功能部107的上面內(nèi)，IC芯片21的處理器芯核25位于電容器功能部108的上面內(nèi)。
在電容器功能部107上形成了很多通路孔130。這些通路孔130在其厚度方向貫通電容器功能部107并且跨電容器功能部107的整面而按格子狀(陣列狀)配置。在各通路孔130內(nèi)，以鎳為主材料而形成了在電容器功能部107上的陶瓷燒結(jié)體104的上面102及下面103間連通的多個(gè)通路導(dǎo)體131、132。各第1電源用通路導(dǎo)體131貫通了各第1內(nèi)部電極層141，使它們互相電連接。各第1接地用通路導(dǎo)體132貫通了各第2內(nèi)部電極層142，使它們互相電連接。在這里，如圖3所示在第1內(nèi)部電極層141上在第1接地用通路導(dǎo)體132貫通的區(qū)域形成了排屑孔141a，第1內(nèi)部電極層141和第1接地用通路導(dǎo)體132電絕緣。還有，同樣如圖4所示在第2內(nèi)部電極層142上在第1電源用通路導(dǎo)體131貫通的區(qū)域形成了排屑孔142a，第2內(nèi)部電極層142和第1電源用通路導(dǎo)體131電絕緣。
各第1電源用通路導(dǎo)體131及各第1接地用通路導(dǎo)體132整體配置成陣列狀。另外，為便于說(shuō)明，按3列×3列(或5列×5列)圖示了通路導(dǎo)體131、132，不過(guò)，實(shí)際上有更多的列存在。
并且如圖2～圖4所示，在電容器功能部107上的陶瓷燒結(jié)體104的上面102上，突設(shè)了多個(gè)第1電源用電極端子111及多個(gè)第1接地用電極端子112。還有，在電容器功能部107上的陶瓷燒結(jié)體104的下面103上，突設(shè)了多個(gè)第1電源用電極端子121及多個(gè)第1接地用電極端子122。處于上面102側(cè)的電極端子111、112與上述通路導(dǎo)體47電連接。另一方面，處于下面103側(cè)的電極端子121、122與未圖示的母板具有的電極(接觸子)通過(guò)通路導(dǎo)體47、導(dǎo)體層42、通路導(dǎo)體43、BGA用墊48及焊盤(pán)49而電連接。還有，電極端子111、112的底面大致中央部與通路導(dǎo)體131、132上的上面102側(cè)的端面直接連接，電極端子121、122的底面大致中央部與通路導(dǎo)體131、132上的下面103側(cè)的端面直接連接。因而，電源用電極端子111、121與第1電源用通路導(dǎo)體131及第1內(nèi)部電極層141導(dǎo)通，接地用電極端子112、122與第1接地用通路導(dǎo)體132及第2內(nèi)部電極層142導(dǎo)通。
同樣，在圖2～圖4所示的電容器功能部108上也形成了很多通路孔130。在各通路孔130內(nèi)，以鎳為主材料而形成了在電容器功能部108上的陶瓷燒結(jié)體104的上面102及下面103間連通的多個(gè)通路導(dǎo)體133、134。各第2電源用通路導(dǎo)體133貫通了各第1內(nèi)部電極層141，使它們互相電連接。各第2接地用通路導(dǎo)體134貫通了各第2內(nèi)部電極層142，使它們互相電連接。各第2電源用通路導(dǎo)體133及各第2接地用通路導(dǎo)體134整體配置成陣列狀。另外，為便于說(shuō)明，按3列×3列(或5列×5列)圖示了通路導(dǎo)體133、134，不過(guò)，實(shí)際上有更多的列存在。
并且，在電容器功能部108上的陶瓷燒結(jié)體104的上面102上，突設(shè)了多個(gè)第2電源用電極端子113及多個(gè)第2接地用電極端子114。還有，在電容器功能部108上的陶瓷燒結(jié)體104的下面103上，突設(shè)了多個(gè)第2電源用電極端子123及多個(gè)第2接地用電極端子124。處于上面102側(cè)的電極端子113、114與上述通路導(dǎo)體47電連接。另一方面，處于下面103側(cè)的電極端子123、124與未圖示的母板具有的電極(接觸子)通過(guò)通路導(dǎo)體47、導(dǎo)體層42、通路導(dǎo)體43、BGA用墊48及焊盤(pán)49而電連接。還有，電極端子113、114的底面大致中央部與通路導(dǎo)體133、134上的上面102側(cè)的端面直接連接，電極端子123、124的底面大致中央部與通路導(dǎo)體133、134上的下面103側(cè)的端面直接連接。因而，電源用電極端子113、123與第2電源用通路導(dǎo)體133及第1內(nèi)部電極層141導(dǎo)通，接地用電極端子114、124與第2接地用通路導(dǎo)體134及第2內(nèi)部電極層142導(dǎo)通。
如圖2所示，電極端子111、112、113、114以鎳為主材料而形成，表面由未圖示的鍍銅層整體覆蓋。同樣，電極端子121、122、123、124也以鎳為主材料而形成，表面由未圖示的鍍銅層整體覆蓋。另外，在本實(shí)施方式中，電極端子111～114、121～124的直徑按約500μm來(lái)設(shè)定，間距的最小長(zhǎng)度按約580μm來(lái)設(shè)定。
從母板側(cè)通過(guò)電極端子121、122(或電極端子123、124)進(jìn)行通電，在第1內(nèi)部電極層141-第2內(nèi)部電極層142間加上電壓的話(huà)，在第1內(nèi)部電極層141上例如正的電荷積蓄，在第2內(nèi)部電極層142上例如負(fù)的電荷積蓄。結(jié)果，陶瓷電容器101就作為電容器起作用。還有，在電容器功能部107，第1電源用通路導(dǎo)體131及第1接地用通路導(dǎo)體132分別交替鄰接而配置，且第1電源用通路導(dǎo)體131及第1接地用通路導(dǎo)體132中流過(guò)的電流的方向互相反向而設(shè)定。同樣，在電容器功能部108，第2電源用通路導(dǎo)體133及第2接地用通路導(dǎo)體134分別交替鄰接而配置，且第2電源用通路導(dǎo)體133及第2接地用通路導(dǎo)體134中流過(guò)的電流的方向互相反向而設(shè)定。由此實(shí)現(xiàn)電感成分的降低。
如圖1所示，各第1電源用通路導(dǎo)體131的一部分通過(guò)第1電源用電極端子111、第1構(gòu)建層31具有的第1電源用導(dǎo)體部171(電源用導(dǎo)體部)和IC芯片21的面連接端子22而與IC芯片21的處理器芯核24電連接。各第1接地用通路導(dǎo)體132的一部分通過(guò)第1接地用電極端子112、第1構(gòu)建層31具有的第1接地用導(dǎo)體部172和面連接端子22而與處理器芯核24電連接。借助于此，從電容器功能部107向處理器芯核24的電源供給就成為可能。另外，第1電源用導(dǎo)體部171及第1接地用導(dǎo)體部172是由通路導(dǎo)體47、導(dǎo)體層42、通路導(dǎo)體43、端子墊44及焊盤(pán)45構(gòu)成的導(dǎo)體部。
同樣，各第2電源用通路導(dǎo)體133的一部分通過(guò)第2電源用電極端子113、第1構(gòu)建層31具有的第2電源用導(dǎo)體部173(電源用導(dǎo)體部)和IC芯片21的面連接端子22而與IC芯片21的處理器芯核25電連接。各第2接地用通路導(dǎo)體134的一部分通過(guò)第2接地用電極端子114、第1構(gòu)建層31具有的第2接地用導(dǎo)體部174和面連接端子22而與處理器芯核25電連接。借助于此，從電容器功能部108向處理器芯核25的電源供給就成為可能。另外，第2電源用導(dǎo)體部173及第2接地用導(dǎo)體部174是由通路導(dǎo)體47、導(dǎo)體層42、通路導(dǎo)體43、端子墊44及焊盤(pán)45構(gòu)成的導(dǎo)體部。第2電源用導(dǎo)體部173與第1電源用導(dǎo)體部171電獨(dú)立，第2接地用導(dǎo)體部174與第1接地用導(dǎo)體部172電獨(dú)立。
因此，在本實(shí)施方式的布線(xiàn)基板10中按處理器芯核24、25逐一設(shè)定了獨(dú)立的電源系統(tǒng)。所以，各電容器功能部107、108互相電獨(dú)立。因而，陶瓷電容器101內(nèi)的電路徑分離成連接電容器功能部107-處理器芯核24間的第1電路徑和連接電容器功能部108-處理器芯核25間的第2電路徑。還有，各電容器功能部107、108的絕緣部分(陶瓷電介質(zhì)層105)互相物理地形成一體，而各電容器功能部107、108的導(dǎo)體部分區(qū)分彼此的設(shè)置區(qū)域而物理地獨(dú)立。
以下敘述本實(shí)施方式的布線(xiàn)基板10的制造方法。
在準(zhǔn)備工序中，分別采用以前周知的手法制作、準(zhǔn)備基板芯核11和陶瓷電容器101。
基板芯核11按以下方式制作。首先，準(zhǔn)備好在縱400mm×橫400mm×厚0.8mm的基材的兩面上粘貼厚35μm銅箔而成的覆銅積層板。另外，基材的厚度優(yōu)選的是0.2mm以上1.0mm以下。其次，對(duì)覆銅積層板用鑿孔機(jī)進(jìn)行開(kāi)孔加工，在給定位置預(yù)先形成成為收納孔部90的貫通孔(參照?qǐng)D5)。另外，成為收納孔部90的貫通孔是縱14.0mm×橫30.0mm，四角有半徑1.5mm的程度的倒角(ア-ル)的斷面大致長(zhǎng)方形狀的孔。然后，進(jìn)行覆銅積層板的兩面的銅箔的蝕刻，例如采用減法使導(dǎo)體層41形成圖形。具體而言，在非電解鍍銅后，把該非電解鍍銅層作為共用電極而實(shí)施電解鍍銅。再層壓干膜，對(duì)該干膜進(jìn)行曝光及顯影，從而按給定圖形形成干膜。在該狀態(tài)下，通過(guò)蝕刻除去不要的電解鍍銅層、非電解鍍銅層及銅箔。此后，剝離干膜而得到基板芯核11。
還有，陶瓷電容器101按以下方式制作。即，形成陶瓷坯片，在該坯片上以?xún)?nèi)部電極層用鎳膏進(jìn)行網(wǎng)版印刷，使之干燥。由此形成以后成為第1內(nèi)部電極層141的第1內(nèi)部電極部和成為第2內(nèi)部電極層142的第2內(nèi)部電極部。其次，交替積層形成了第1內(nèi)部電極部的坯片和形成了第2內(nèi)部電極部的坯片，在片積層方向給予擠壓力，從而使各坯片一體化而形成坯片積層體。
再有，采用激光加工機(jī)在坯片積層體上貫通形成多個(gè)通路孔130，采用未圖示的膏壓入填充裝置，在各通路孔130內(nèi)填充通路導(dǎo)體用鎳膏。其次，在坯片積層體的上面上印刷電極端子形成用膏，在坯片積層體的上面?zhèn)雀采w各導(dǎo)體部的上端面而形成第1電源用電極端子111、第1接地用電極端子112、第2電源用電極端子113及第2接地用電極端子114。還有，在坯片積層體的下面上印刷膏，在坯片積層體的下面?zhèn)雀采w各導(dǎo)體部下端面而形成第1電源用電極端子121、第1接地用電極端子122、第2電源用電極端子123及第2接地用電極端子124。
之后，進(jìn)行坯片積層體的干燥，使表面端子部以某種程度固化。其次，使坯片積層體脫脂，再以給定溫度給定時(shí)間進(jìn)行燒制。結(jié)果，鈦酸鋇及膏中的鎳同時(shí)燒結(jié)，成為陶瓷燒結(jié)體104。
其次，對(duì)所獲得的陶瓷燒結(jié)體104具有的各電極端子111～114、121～124進(jìn)行非電解鍍銅(厚10μm的程度)。結(jié)果，在各電極端子111～114、121～124上形成了鍍銅層，陶瓷電容器101即告完成。在該場(chǎng)合，可以進(jìn)行電解鍍銅來(lái)代替非電解鍍銅。
接著在固定工序中，采用安裝裝置(YAMAHA發(fā)動(dòng)機(jī)株式會(huì)社制)，在收納孔部90內(nèi)收納陶瓷電容器101(參照?qǐng)D6)。此時(shí)，收納孔部90的下面13側(cè)開(kāi)口以可剝離的粘接帶152密封。該粘接帶152由支承臺(tái)151支承。各陶瓷電容器101粘貼、臨時(shí)固定在這種粘接帶152的粘接側(cè)153。
然后，在該狀態(tài)下，使用撒布裝置(Asymtek公司制)在收納孔部90的內(nèi)面和陶瓷電容器101的側(cè)面106的間隙中填充熱固化性樹(shù)脂制的填充劑92(株式會(huì)社namikusu制，未滿(mǎn)(underfill)材)。此后，進(jìn)行加熱處理的話(huà)，填充劑92就固化，陶瓷電容器101在收納孔部90內(nèi)被固定。并且，在該時(shí)點(diǎn)，剝離粘接帶152。
此后，實(shí)施構(gòu)建層形成工序。在構(gòu)建層形成工序中，基于以前周知的手法在上面12及上面102上形成第1構(gòu)建層31，并且在下面13及下面103上形成第2構(gòu)建層32。具體而言，在上面12及上面102上貼蓋感光性環(huán)氧樹(shù)脂，并且在下面13及下面103上貼蓋感光性環(huán)氧樹(shù)脂，進(jìn)行曝光及顯影，從而在要形成通路導(dǎo)體47的位置形成具有盲孔的第1層樹(shù)脂絕緣層33、34。并且，用YAG激光或二氧化碳激光進(jìn)行激光開(kāi)孔加工，在給定位置預(yù)先形成貫通基板芯核11及樹(shù)脂絕緣層33、34的貫通孔。然后，按照以前公知的手法進(jìn)行非電解鍍銅及電解鍍銅而形成通孔導(dǎo)體16之后在該通孔導(dǎo)體16內(nèi)填充閉塞體17。其次，按照以前公知的手法(例如半加法)進(jìn)行電解鍍銅，在上述盲孔的內(nèi)部形成通路導(dǎo)體47，并且在第1層樹(shù)脂絕緣層33、34上形成第2層導(dǎo)體層42。
其次，在第1層樹(shù)脂絕緣層33、34上貼蓋感光性環(huán)氧樹(shù)脂，進(jìn)行曝光及顯影，從而在要形成通路導(dǎo)體43的位置形成具有盲孔的第2層樹(shù)脂絕緣層35、36。其次，按照以前公知的手法進(jìn)行電解鍍銅，在上述盲孔的內(nèi)部形成通路導(dǎo)體43，并且在第2層樹(shù)脂絕緣層35上形成端子墊44，在第2層樹(shù)脂絕緣層36上形成BGA用墊48。
其次，在第2層樹(shù)脂絕緣層35、36上涂布感光性環(huán)氧樹(shù)脂，使之固化，從而形成阻焊劑37、38。其次，在配置了給定的掩模的狀態(tài)下進(jìn)行曝光及顯影，在阻焊劑37、38上使開(kāi)口部40、46形成圖形。再有，在端子墊44上形成焊盤(pán)45，并且在BGA用墊48上形成焊盤(pán)49。結(jié)果，由基板芯核11及構(gòu)建層31、32構(gòu)成的布線(xiàn)基板10即告完成。
從而，根據(jù)本實(shí)施方式能獲得以下效果。
(1)根據(jù)本實(shí)施方式的布線(xiàn)基板10，即使在2個(gè)處理器芯核24、25的電源系統(tǒng)不能共用，要按處理器芯核24、25而設(shè)定不同的電源系統(tǒng)的場(chǎng)合，因?yàn)槟馨?個(gè)電容器功能部107、108與2個(gè)處理器芯核24、25分別電連接，所以也能使各個(gè)處理器芯核24、25充分動(dòng)作。因此，在采用本實(shí)施方式這樣的多芯核微處理器構(gòu)造的場(chǎng)合，能最大限度地發(fā)揮其優(yōu)點(diǎn)。
(2)在本實(shí)施方式中，IC芯片21的IC芯片搭載區(qū)域23位于陶瓷電容器101正上方的區(qū)域內(nèi)，因而IC芯片搭載區(qū)域23搭載的IC芯片21由高剛性、熱膨脹率小的陶瓷電容器101支承。因而，在上述IC芯片搭載區(qū)域23，第1構(gòu)建層31不易變形，所以能更穩(wěn)定地支承IC芯片搭載區(qū)域23搭載的IC芯片21。因此，能防止大的熱應(yīng)力引起的IC芯片21的開(kāi)裂、連接不良。所以，作為IC芯片21，能用熱膨脹差所涉及的應(yīng)力(變形)大，熱應(yīng)力的影響大，并且發(fā)熱量大，使用時(shí)的熱沖擊強(qiáng)的10mm見(jiàn)方以上的大型的IC芯片、屬于脆的Low-k(低介電系數(shù))的IC芯片。
再有，本實(shí)施方式的陶瓷電容器101具有2個(gè)電容器功能部107、108，因而由各電容器功能部107、108除去噪聲，就能向各處理器芯核24、25進(jìn)行良好的電源供給。而且，各處理器芯核24、25分別配置在各電容器功能部107、108正上方。這樣，電連接各處理器芯核24、25和各電容器功能部107、108的導(dǎo)通路徑(電容(condenser)連接布線(xiàn))成為最短。所以，能順暢地進(jìn)行對(duì)各處理器芯核24、25的電源供給。還有，能把IC芯片21和陶瓷電容器101之間侵入的噪聲抑制得極小，因而不會(huì)產(chǎn)生誤動(dòng)作等問(wèn)題，能獲得高可靠性。
(3)特開(kāi)2002-43754號(hào)公報(bào)的 段披露了在基板芯核內(nèi)埋設(shè)多個(gè)芯片電容的技術(shù)?？墒?，為了埋設(shè)多個(gè)芯片電容，必須在基板芯核11上設(shè)置與芯片電容同數(shù)的收納孔部90，因而基板芯核11的制作，進(jìn)而布線(xiàn)基板10的制作很困難。還有，芯片電容即使有多個(gè)存在，實(shí)現(xiàn)電源的穩(wěn)定化等所涉及的高功能化也很困難。再有，芯片電容的上面的面積與IC芯片搭載區(qū)域23相比相當(dāng)小，因而不能把芯片電容作為IC芯片21的支承體來(lái)起作用。結(jié)果，在IC芯片21和布線(xiàn)基板10之間不能取得熱膨脹系數(shù)的匹配，因而IC芯片21上大的熱應(yīng)力起作用，容易引起IC芯片21開(kāi)裂、連接不良。
另一方面，在本實(shí)施方式中，不是使用多個(gè)芯片電容，而是使用了1個(gè)陶瓷電容器101，因而在基板芯核11上設(shè)置1個(gè)收納孔部90即可。因而，簡(jiǎn)化了陶瓷電容器101組裝時(shí)的工序，所以能容易地制造布線(xiàn)基板10，還能實(shí)現(xiàn)低成本化。還有，不是使用單純的芯片電容，而是使用了靜電容量大的通路陣列型的陶瓷電容器101，因而容易實(shí)現(xiàn)高功能化。再有，在本實(shí)施方式中，IC芯片搭載區(qū)域23的面積按小于陶瓷電容器101的上面102的面積來(lái)設(shè)定。換句話(huà)說(shuō)，使用了面積比IC芯片搭載區(qū)域23大的陶瓷電容器101。而且，從厚度方向看時(shí)，IC芯片搭載區(qū)域23位于陶瓷電容器101的上面102內(nèi)。因此，能把1個(gè)陶瓷電容器101作為IC芯片21的支承體來(lái)起作用。所以，能防止大的熱應(yīng)力引起的IC芯片21的開(kāi)裂、連接不良。
(4)例如可以考慮用芯片電容代替陶瓷電容器101，把該芯片電容配置在布線(xiàn)基板110上的IC芯片21的背側(cè)(第2構(gòu)建層32的表面?zhèn)?。在該場(chǎng)合，芯片電容的電感為7.2pH，連接芯片電容和IC芯片21的電路徑的電感為2.8pH，因而合計(jì)的電感為10.0pH，變得比較大了。
另一方面，在本實(shí)施方式中，使用了與芯片電容相比是低電感(1.2pH)的陶瓷電容器101。而且，陶瓷電容器101埋設(shè)在基板芯核11內(nèi)，因而連接陶瓷電容器101和IC芯片21的電路徑比連接芯片電容和IC芯片21的電路徑短。因此，電路徑的電感也變低了，為0.6pH。結(jié)果，合計(jì)的電感為1.8pH，因而與使用芯片電容的場(chǎng)合相比，能降低電感成分。這樣就能順暢地進(jìn)行電源供給，抑制噪聲產(chǎn)生。
(5)在本實(shí)施方式的電容器功能部107中，多個(gè)第1電源用通路導(dǎo)體131及多個(gè)第1接地用通路導(dǎo)體132整體配置成陣列狀。同樣，在本實(shí)施方式的電容器功能部108中，多個(gè)第2電源用通路導(dǎo)體133及及多個(gè)第2接地用通路導(dǎo)體134整體配置成陣列狀。即，由電容器功能部107、108構(gòu)成的陶瓷電容器101是通路陣列型的電容器。因此，陶瓷電容器101自身的小型化容易實(shí)現(xiàn)，進(jìn)而布線(xiàn)基板110整體的小型化也容易實(shí)現(xiàn)。而且，高靜電容量比較容易達(dá)成，更加穩(wěn)定的電源供給成為可能。
以下，基于附圖來(lái)詳細(xì)說(shuō)明把本發(fā)明的布線(xiàn)基板具體化了的第2實(shí)施方式。
如圖8所示，本實(shí)施方式的布線(xiàn)基板10′在第1構(gòu)建層31的表面9上具有2處IC芯片搭載區(qū)域51、52(半導(dǎo)體集成電路元件搭載區(qū)域)。還有，在IC芯片搭載區(qū)域51、52，代替上述第1實(shí)施方式的IC芯片21而分別搭載了只具有1個(gè)處理器芯核的2個(gè)IC芯片53、54。
構(gòu)成電容器功能部107的各第1電源用通路導(dǎo)體131的一部分通過(guò)第1電源用電極端子111和第1電源用導(dǎo)體部171而與IC芯片53的面連接端子22電連接。構(gòu)成電容器功能部1107的各第1接地用通路導(dǎo)體132的一部分通過(guò)第1接地用電極端子112和第1接地用導(dǎo)體部172而與IC芯片53的面連接端子22電連接。
同樣，構(gòu)成電容器功能部108的各第2電源用通路導(dǎo)體133的一部分通過(guò)第2電源用電極端子113和第2電源用導(dǎo)體部173而與IC芯片54的面連接端子22電連接。構(gòu)成電容器功能部108的各第2接地用通路導(dǎo)體134的一部分通過(guò)第2接地用電極端子114和第2接地用導(dǎo)體部174而與IC芯片54的面連接端子22電連接。
從而，在本實(shí)施方式中，即使在2個(gè)IC芯片53、54電源系統(tǒng)的共用化不能進(jìn)行而應(yīng)該按IC芯片53、54設(shè)定不同的電源系統(tǒng)的場(chǎng)合，也能把2個(gè)電容器功能部107、108與2個(gè)IC芯片搭載區(qū)域51、52分別電連接，能使各個(gè)IC芯片53、54充分動(dòng)作。因此，在采用搭載多個(gè)IC芯片53、54的構(gòu)造的場(chǎng)合能最大限度發(fā)揮其優(yōu)點(diǎn)。
而且，根據(jù)此構(gòu)成，成為在1個(gè)陶瓷電容器101上分別支承各IC芯片53、54的狀態(tài)，因而與IC芯片53、54的熱膨脹系數(shù)的匹配就容易取得，熱應(yīng)力的影響也會(huì)減輕。因而，能防止大的熱應(yīng)力引起的IC芯片53、54的開(kāi)裂、連接不良。
另外，本發(fā)明的各實(shí)施方式可以變更如下。
·上述各實(shí)施方式的收納孔部90是在上面12及下面13上開(kāi)口的貫通孔部。不過(guò)，收納孔部90也可以是只在基板芯核11的上面12上開(kāi)口的有底的凹部(非貫通孔部)。
·也可以在上述各實(shí)施方式的基板芯核11內(nèi)形成布線(xiàn)圖形(內(nèi)層圖形)。根據(jù)這樣的構(gòu)成，就能在布線(xiàn)基板10內(nèi)形成更復(fù)雜的電路，因而能實(shí)現(xiàn)布線(xiàn)基板10的進(jìn)一步高功能化。還有，基板芯核11也可以通過(guò)對(duì)芯核積層薄的絕緣層來(lái)形成。
·在上述實(shí)施方式中在電容器功能部107、108間的空間沒(méi)有特別配置任何構(gòu)造物，不過(guò)，在圖9～圖11表示的別的實(shí)施方式中，為了實(shí)現(xiàn)電容器功能部107、108間的噪聲降低及散熱性提高而在該空間配置了假導(dǎo)體。具體而言，在這里，在與電容器功能部107、108的外緣平行地且直線(xiàn)狀地排列了作為假導(dǎo)體的多個(gè)假通路導(dǎo)體211。此實(shí)施方式中的假通路導(dǎo)體211是在構(gòu)成電容器功能部107、108的多個(gè)通路導(dǎo)體131、132、133、134形成時(shí)一并形成的東西。因而，假通路導(dǎo)體211具有與多個(gè)通路導(dǎo)體131、132、133、134基本等同的構(gòu)造，以鎳為主材料而形成。不過(guò)，這些假通路導(dǎo)體211完全不與處于陶瓷電容器101內(nèi)的其他導(dǎo)體、處于陶瓷電容器101外的導(dǎo)體連接，成為電漂浮的狀態(tài)(參照?qǐng)D9)。
·在圖12表示的別的實(shí)施方式中，作為假導(dǎo)體的假通路導(dǎo)體211不僅是配置在電容器功能部107、108間的空間，而且圍著2個(gè)電容器功能部107、108而配置。因此，根據(jù)此構(gòu)成，能更確實(shí)地達(dá)成噪聲降低及散熱性提高。
·在圖13、圖14表示的別的實(shí)施方式中，在電容器功能部107、108間的空間配置了與上述東西不同的類(lèi)型的假導(dǎo)體。具體而言，在這里配置了作為假導(dǎo)體的多個(gè)大致長(zhǎng)方形狀的假平面導(dǎo)體221、222、223。在電容器主面102上的上述空間配置了的主面?zhèn)燃倨矫鎸?dǎo)體221具有與電極端子111～114基本等同的構(gòu)造，以鎳為主材料，其上覆蓋鍍銅層而成。在電容器背面103上的上述空間配置了的背面?zhèn)燃倨矫鎸?dǎo)體222具有與電極端子121～124基本等同的構(gòu)造，以鎳為主材料，其上覆蓋鍍銅層而成。在電容器內(nèi)部的上述空間配置了的內(nèi)層假平面導(dǎo)體223具有與電極端子141、142基本等同的構(gòu)造，以鎳為主材料223而形成。并且，根據(jù)這樣的構(gòu)成，成為跨多層而配置了比較大的面積的假平面導(dǎo)體221、222、223的狀態(tài)，能獲得適宜的屏蔽效果，能確實(shí)降低噪聲。當(dāng)然，散熱性也會(huì)因此提高。另外，也可以采用省略了內(nèi)層假平面導(dǎo)體223的構(gòu)成、省略了表面?zhèn)燃倨矫鎸?dǎo)體221及背面?zhèn)燃倨矫鎸?dǎo)體222的構(gòu)成。還有，在這里各假平面導(dǎo)體221、222、223的大小及形狀都等同，不過(guò)，也可以不同。
在圖15、圖16、圖17表示的別的實(shí)施方式兼?zhèn)鋱D9～圖1所示的東西的構(gòu)成特征和圖13及圖14所示的東西的構(gòu)成特征。即，在此實(shí)施方式中，在電容器功能部107、108間的空間形成了多個(gè)假通路導(dǎo)體211和與多個(gè)假通路導(dǎo)體211分別連接的主面?zhèn)燃倨矫鎸?dǎo)體221、背面?zhèn)燃倨矫鎸?dǎo)體222及內(nèi)層假平面導(dǎo)體223。并且，背面?zhèn)燃倨矫鎸?dǎo)體222通過(guò)處于陶瓷電容器101外的導(dǎo)體，具體是樹(shù)脂絕緣層34的通路導(dǎo)體251而與構(gòu)建層32上的接地層電連接。從而，根據(jù)此構(gòu)成，通過(guò)多個(gè)不同形狀的導(dǎo)體的組合而形成所謂三維屏蔽體，因而能確實(shí)屏蔽多個(gè)電容器功能部107、108間，有效地降低噪聲。還有，由于把假導(dǎo)體與陶瓷電容器101外的接地層連接，能確實(shí)提高散熱性。
·上述實(shí)施方式中電容器功能部107、108間的俯視的尺寸都相等，因此兩者的靜電容量大體上也相等。相比之下，圖18表示的別的實(shí)施方式中，電容器功能部107、108間的俯視的尺寸不同，位于圖中左側(cè)的電容器功能部107為大容量部，位于圖中右側(cè)的電容器功能部108為小容量部。在該場(chǎng)合，小容量部容易受到大容量部的干涉，由于此干涉，小容量部中就容易產(chǎn)生噪聲，不過(guò)，在本實(shí)施方式中在小容量部和大容量部之間預(yù)先配置了假導(dǎo)體。結(jié)果，能有效地降低小容量部上的噪聲。
·如圖19～圖21所示，也可以在陶瓷電容器101″的上面102上等，形成電阻體161。例如，電阻體161與第1電源用電極端子111(第2電源用電極端子113)和其他第1電源用電極端子111(第2電源用電極端子113)電連接。另外，電阻體161與構(gòu)成電源用電極端子111、113、第1內(nèi)部電極層141及第2內(nèi)部電極層142等的材料相比，是由電阻值高的陶瓷等構(gòu)成的。另外，優(yōu)選的電阻體161是例如在陶瓷電容器101完成后，在上面102側(cè)涂布陶瓷膏，以給定時(shí)間燒成，除去不要部分來(lái)調(diào)整電阻值等而形成的。
根據(jù)這樣構(gòu)成，例如在陶瓷電容器101″內(nèi)設(shè)定不同的電位等就成為可能，容易實(shí)現(xiàn)布線(xiàn)基板的高功能化。假定不在陶瓷電容器上形成電阻體161，就必須在基板芯核11內(nèi)在與陶瓷電容器分開(kāi)的部位埋設(shè)電阻體，或者在構(gòu)造層31、32側(cè)設(shè)置電阻體。
·也可以在電容器功能部107、108之間配置多個(gè)假通路電極(接地通路電極)。如果這樣構(gòu)成，就能降低電容器功能部107和電容器功能部108的干涉所涉及的噪聲。特別是在電容器功能部107、108包含大容量部和小容量部的場(chǎng)合，可以在大容量部和小容量部之間配置多個(gè)假通路電極(接地通路電極)。這樣就能降低容易受到大容量部的干涉的小容量部的噪聲。再有，考慮到散熱性，也可以在圍著電容器功能部107、108的位置配置多個(gè)假通路電極(接地通路電極)。
·如圖22所示，也可以在陶瓷電容器101的一部分上設(shè)置與IC芯片21分開(kāi)的系統(tǒng)的(用于向I/O等的電源供給的)電容器部162(別系統(tǒng)用的功能部)。這樣的話(huà)，就能實(shí)現(xiàn)布線(xiàn)基板的進(jìn)一步高功能化。另外，在本變更例中，用于向I/O等的電源供給的電容器部162與用于向CPU(IC芯片21)的電源供給的電容器部相比，是小容量的。
其次，以下列舉通過(guò)上述實(shí)施方式來(lái)把握的技術(shù)思想。
(1)一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；以及具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，上述陶瓷電容器配置在上述芯核基板中與上述半導(dǎo)體集成電路元件搭載區(qū)域?qū)?yīng)的區(qū)域，上述多個(gè)電容器功能部可與上述多個(gè)處理器芯核分別電連接。
(2)一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的第1構(gòu)建層；以及具有在上述芯核背面及上述電容器背面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造的第2構(gòu)建層，上述陶瓷電容器配置在上述芯核基板中與上述半導(dǎo)體集成電路元件搭載區(qū)域?qū)?yīng)的區(qū)域，上述多個(gè)電容器功能部可與上述多個(gè)處理器芯核分別電連接。
(3)一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的具有別系統(tǒng)用功能部的電容器功能部，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；以及具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有處理器芯核的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，上述電容器功能部可與上述處理器芯核電連接。
(4)一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部，具有使上述第1內(nèi)部電極層彼此導(dǎo)通的多個(gè)電源用通路導(dǎo)體和使上述第2內(nèi)部電極層彼此導(dǎo)通的多個(gè)接地用通路導(dǎo)體，上述多個(gè)電源用通路導(dǎo)體及上述多個(gè)接地用通路導(dǎo)體整體配置成陣列狀，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；以及具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上的不同部位設(shè)定了多個(gè)半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，上述多個(gè)電容器功能部可與上述多個(gè)處理器芯核分別電連接。
(5)上述(4)的布線(xiàn)基板，其特征在于，具有位于上述多個(gè)電源用通路導(dǎo)體上的上述電容器主面?zhèn)鹊亩瞬恐幍碾娫从秒姌O端子和位于上述多個(gè)接地用通路導(dǎo)體上的上述電容器主面?zhèn)鹊亩瞬恐幍慕拥赜秒姌O端子。
(6)上述(4)或(5)的布線(xiàn)基板，其特征在于，上述多個(gè)電源用通路導(dǎo)體及上述多個(gè)接地用通路導(dǎo)體使上述電容器主面和上述電容器背面連通。因而，根據(jù)技術(shù)思想(6)，陶瓷電容器自身的小型化容易實(shí)現(xiàn)，進(jìn)而布線(xiàn)基板整體的小型化也容易實(shí)現(xiàn)。
(7)一種多芯核微處理器構(gòu)造的封裝件，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層；以及上述半導(dǎo)體集成電路元件，上述多個(gè)處理器芯核及上述多個(gè)電容器功能部可通過(guò)上述構(gòu)建層的導(dǎo)體部而分別個(gè)別地電連接。
以下，基于附圖來(lái)詳細(xì)說(shuō)明把本發(fā)明的布線(xiàn)基板具體化了的第3實(shí)施方式。
IC芯片21具有2個(gè)處理器芯核24、25，此外還具有2個(gè)I/O電路部28、29等，這一點(diǎn)與圖1所示的第1實(shí)施方式的布線(xiàn)基板10不同。
示出了陶瓷電容器101的圖2～4及其說(shuō)明和示出了制造方法的圖5～7及其說(shuō)明也適用于本實(shí)施方式的陶瓷電容器101A，不過(guò)，以下幾點(diǎn)與第1實(shí)施方式的陶瓷電容器101不同。
圖24中示出了本實(shí)施方式的陶瓷電容器101A。在本變更例的陶瓷電容器101A的場(chǎng)合，在其一部分上設(shè)置了與IC芯片21的處理器芯核24、25獨(dú)立的系統(tǒng)的(用于向I/O電路部28、29等的電源供給的)電容器功能部162。并且，把電容器功能部107、108與處理器芯核24、25分別電連接，把別系統(tǒng)用電容器功能部162與I/O電路部28、29電連接。這樣連接的話(huà)，就能使處理器芯核24、25及I/O電路部28、29兩方分別充分動(dòng)作，能最大限度發(fā)揮IC芯片21的能力。因而，能實(shí)現(xiàn)布線(xiàn)基板10A的進(jìn)一步高功能化。另外，在本變更例中，用于向I/O電路部28、29等的電源供給的電容器功能部162與用于向CPU(處理器芯核24、25)的電源供給的電容器功能部107、108相比是小容量的。
以下，基于附圖來(lái)詳細(xì)說(shuō)明把本發(fā)明的布線(xiàn)基板具體化了的第4實(shí)施方式。
如圖25所示，本實(shí)施方式的布線(xiàn)基板10B在第1構(gòu)建層31的表面39上具有2處IC芯片搭載區(qū)域51、52(半導(dǎo)體集成電路元件搭載區(qū)域)。還有，在IC芯片搭載區(qū)域51、52上，代替上述第3實(shí)施方式的IC芯片21而分別搭載了只有1個(gè)處理器芯核的2個(gè)IC芯片53、54。
構(gòu)成電容器功能部107的各第1電源用通路導(dǎo)體131的一部分通過(guò)第1電源用電極端子111和第1電源用導(dǎo)體部171而與IC芯片53的面連接端子22電連接。構(gòu)成電容器功能部107的各第1接地用通路導(dǎo)體132的一部分通過(guò)第1接地用電極端子112和第1接地用導(dǎo)體部172而與IC芯片53的面連接端子22電連接。
同樣，構(gòu)成電容器功能部108的各第2電源用通路導(dǎo)體133的一部分通過(guò)第2電源用電極端子113和第2電源用導(dǎo)體部173而與IC芯片54的面連接端子22電連接。構(gòu)成電容器功能部108的各第2接地用通路導(dǎo)體134的一部分通過(guò)第2接地用電極端子114和第2接地用導(dǎo)體部174而與IC芯片54的面連接端子22電連接。
從而，在本實(shí)施方式中，在2個(gè)IC芯片53、54的電源系統(tǒng)的共用化不能進(jìn)行而應(yīng)該按IC芯片53、54設(shè)定不同的電源系統(tǒng)的場(chǎng)合，也能把2個(gè)電容器功能部107、108與2個(gè)IC芯片搭載區(qū)域51、52分別電連接，因而能使各個(gè)IC芯片53、54充分動(dòng)作。因此，在采用搭載多個(gè)IC芯片53、54的構(gòu)造的場(chǎng)合也能最大限度發(fā)揮其優(yōu)點(diǎn)。
而且，根據(jù)此構(gòu)成，成為在1個(gè)陶瓷電容器101A上分別支承各IC芯片53、54的狀態(tài)，因而與IC芯片53、54的熱膨脹系數(shù)的匹配就容易取得，熱應(yīng)力的影響也會(huì)減輕。因而，能防止大的熱應(yīng)力引起的IC芯片53、54的開(kāi)裂、連接不良。
另外，本發(fā)明的實(shí)施方式3、4可以變更如下。
·上述實(shí)施方式3、4的收納孔部90是在上面12及下面13上開(kāi)口的貫通孔部。不過(guò)，收納孔部90也可以是只在基板芯核11的上面12上開(kāi)口的有底的凹部(非貫通孔部)。
·也可以在上述實(shí)施方式3、4的基板芯核11內(nèi)形成布線(xiàn)圖形(內(nèi)層圖形)。根據(jù)這樣的構(gòu)成，就能在布線(xiàn)基板10A、10B內(nèi)形成更復(fù)雜的電路，因而能實(shí)現(xiàn)布線(xiàn)基板10A、10B的進(jìn)一步高功能化。還有，基板芯核11也可以通過(guò)對(duì)芯核積層薄的絕緣層來(lái)形成。
·如圖26～圖28所示，也可以在陶瓷電容器101C的上面102上等，形成電阻體161。例如，電阻體161與第1電源用電極端子111(第2電源用電極端子113)和其他第1電源用電極端子111(第2電源用電極端子113)電連接。另外，電阻體161與構(gòu)成電源用電極端子111、113、第1內(nèi)部電極層141及第2內(nèi)部電極層142等的材料相比，是由電阻值高的陶瓷等構(gòu)成的。另外，優(yōu)選的電阻體161是例如在陶瓷電容器101C完成后，在上面102側(cè)涂布陶瓷膏，以給定時(shí)間燒成，除去不要部分來(lái)調(diào)整電阻值等而形成的。
根據(jù)這樣構(gòu)成，例如在陶瓷電容器101C內(nèi)設(shè)定不同的電位等就成為可能，容易實(shí)現(xiàn)布線(xiàn)基板的高功能化。假定不在陶瓷電容器101C上形成電阻體161，就必須在基板芯核11內(nèi)在與陶瓷電容器101C分開(kāi)的部位埋設(shè)電阻體，或者在構(gòu)造層31、32側(cè)設(shè)置電阻體。
·也可以在電容器功能部107、108之間配置多個(gè)假通路電極(接地通路電極)。如果這樣構(gòu)成，就能降低電容器功能部107和電容器功能部108的干涉所涉及的噪聲。特別是在電容器功能部107、108包含大容量部和容量比其小的小容量部的場(chǎng)合，可以在大容量部和小容量部之間配置多個(gè)假通路電極(接地通路電極)。這樣就能降低容易受到大容量部的干涉的小容量部的噪聲。再有，考慮到散熱性，也可以在圍著電容器功能部107、108的位置配置多個(gè)假通路電極(接地通路電極)。
其次，以下列舉通過(guò)上述實(shí)施方式來(lái)把握的技術(shù)思想。
(1)一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的電容器功能部及容量比上述電容器功能部小的第1別系統(tǒng)用電容器功能部及第2別系統(tǒng)用電容器功能部，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；以及具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有處理器芯核和I/O電路部的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，構(gòu)成上述I/O電路部的輸入電路可與上述第1別系統(tǒng)用電容器功能部電連接，構(gòu)成上述I/O電路部的輸出電路可與上述第2別系統(tǒng)用電容器功能部電連接。
(2)一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的電容器功能部及容量比上述電容器功能部小的別系統(tǒng)用電容器功能部，在使上述芯核主面和上述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在上述基板芯核內(nèi)的陶瓷電容器；以及具有在上述芯核主面及上述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有第1電路部及在比上述第1電路部低的頻率下動(dòng)作的第2電路部的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，上述電容器功能部可與上述第1電路部電連接，上述別系統(tǒng)用電容器功能部可與上述第2電路部電連接。
權(quán)利要求
1.一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部，在使所述芯核主面和所述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在所述基板芯核內(nèi)的陶瓷電容器；以及具有在所述芯核主面及所述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，所述多個(gè)電容器功能部可與所述多個(gè)處理器芯核分別電連接。
2.根據(jù)權(quán)利要求1所述的布線(xiàn)基板，其特征在于，所述構(gòu)建層具有互相電獨(dú)立的多個(gè)電源用導(dǎo)體部，所述多個(gè)電容器功能部通過(guò)所述多個(gè)電源用導(dǎo)體部而與所述多個(gè)處理器芯核分別電連接。
3.根據(jù)權(quán)利要求1或2所述的布線(xiàn)基板，其特征在于，所述半導(dǎo)體集成電路元件搭載區(qū)域的面積按等于或小于所述陶瓷電容器的所述電容器主面的面積來(lái)設(shè)定，所述半導(dǎo)體集成電路元件搭載區(qū)域從所述陶瓷電容器的厚度方向看時(shí)位于所述陶瓷電容器的所述電容器主面內(nèi)。
4.根據(jù)權(quán)利要求1或2所述的布線(xiàn)基板，其特征在于，所述構(gòu)建層是第1構(gòu)建層，具備具有在所述芯核背面及所述電容器背面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造的第2構(gòu)建層。
5.根據(jù)權(quán)利要求1所述的布線(xiàn)基板，其特征在于，在所述多個(gè)電容器功能部之間配置了假導(dǎo)體。
6.根據(jù)權(quán)利要求1所述的布線(xiàn)基板，其特征在于，圍著所述多個(gè)電容器功能部而配置了假導(dǎo)體。
7.根據(jù)權(quán)利要求5或6所述的布線(xiàn)基板，其特征在于，所述假導(dǎo)體是貫通所述電容器主面和所述電容器背面之間的多個(gè)假通路導(dǎo)體。
8.根據(jù)權(quán)利要求5或6所述的布線(xiàn)基板，其特征在于，所述假導(dǎo)體是配置在所述電容器主面上、所述電容器背面上及所述電容器內(nèi)部中的至少任意一個(gè)上的假平面導(dǎo)體。
9.根據(jù)權(quán)利要求5或6所述的布線(xiàn)基板，其特征在于，所述假導(dǎo)體由貫通所述電容器主面和所述電容器背面之間的多個(gè)假通路導(dǎo)體、配置在所述電容器主面上而與所述多個(gè)假通路導(dǎo)體連接的主面?zhèn)燃倨矫鎸?dǎo)體、配置在所述電容器背面上而與所述多個(gè)假通路導(dǎo)體連接的背面?zhèn)燃倨矫鎸?dǎo)體以及配置在所述電容器內(nèi)部而與所述多個(gè)假通路導(dǎo)體連接的內(nèi)層假平面導(dǎo)體組合而成。
10.根據(jù)權(quán)利要求1、2、5、6中任意一項(xiàng)所述的布線(xiàn)基板，其特征在于，所述多個(gè)電容器功能部包含具有第1容量的第1電容器功能部和具有比所述第1容量小的第2容量的第2電容器功能部。
11.一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部，在使所述芯核主面和所述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在所述基板芯核內(nèi)的陶瓷電容器；以及具有在所述芯核主面及所述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上不同部位設(shè)定了多個(gè)半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，所述多個(gè)電容器功能部可與所述多個(gè)半導(dǎo)體集成電路元件搭載區(qū)域分別電連接。
12.一種陶瓷電容器，其特征在于，具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部。
13.根據(jù)權(quán)利要求12所述的陶瓷電容器，其特征在于，在所述多個(gè)電容器功能部之間配置了假導(dǎo)體。
14.根據(jù)權(quán)利要求12或13所述的陶瓷電容器，其特征在于，圍著所述多個(gè)電容器功能部而配置了假導(dǎo)體。
15.根據(jù)權(quán)利要求13所述的陶瓷電容器，其特征在于，所述假導(dǎo)體是貫通所述電容器主面和所述電容器背面之間的多個(gè)假通路導(dǎo)體。
16.根據(jù)權(quán)利要求13所述的陶瓷電容器，其特征在于，所述假導(dǎo)體是配置在所述電容器主面上、所述電容器背面上及所述電容器內(nèi)部中的至少任意一個(gè)上的假平面導(dǎo)體。
17.根據(jù)權(quán)利要求13所述的陶瓷電容器，其特征在于，所述假導(dǎo)體由貫通所述電容器主面和所述電容器背面之間的多個(gè)假通路導(dǎo)體、配置在所述電容器主面上而與所述多個(gè)假通路導(dǎo)體連接的主面?zhèn)燃倨矫鎸?dǎo)體、配置在所述電容器背面上而與所述多個(gè)假通路導(dǎo)體連接的背面?zhèn)燃倨矫鎸?dǎo)體以及配置在所述電容器內(nèi)部而與所述多個(gè)假通路導(dǎo)體連接的內(nèi)層假平面導(dǎo)體組合而成。
18.根據(jù)權(quán)利要求12或13所述的陶瓷電容器，其特征在于，所述多個(gè)電容器功能部包含具有第1容量的第1電容器功能部和具有比所述第1容量小的第2容量的第2電容器功能部。
19.一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的電容器功能部及具有容量比所述電容器功能部小的別系統(tǒng)用電容器功能部，在使所述芯核主面和所述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在所述基板芯核內(nèi)的陶瓷電容器；以及具有在所述芯核主面及所述電容器主面上交替積層層間絕緣層及導(dǎo)體層的構(gòu)造，在其表面上設(shè)定了可搭載具有處理器芯核及I/O電路部的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載領(lǐng)域的構(gòu)建層，所述電容器功能部可與所述處理器芯核電連接，所述別系統(tǒng)用電容器功能部可與所述I/O電路部電連接。
20.根據(jù)權(quán)利要求19所述的布線(xiàn)基板，其特征在于，所述半導(dǎo)體集成電路元件搭載區(qū)域的面積按等于或小于所述陶瓷電容器的所述電容器主面的面積來(lái)設(shè)定，所述半導(dǎo)體集成電路元件搭載區(qū)域從所述陶瓷電容器的厚度方向看時(shí)位于所述陶瓷電容器的所述電容器主面內(nèi)。
21.根據(jù)權(quán)利要求19或20所述的布線(xiàn)基板，其特征在于，所述構(gòu)建層是第1構(gòu)建層，具備具有在所述芯核背面及所述電容器背面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造的第2構(gòu)建層。
22.一種布線(xiàn)基板，其特征在于，具備具有芯核主面及芯核背面(13)的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的電容器功能部及具有容量比所述電容器功能部小的別系統(tǒng)用電容器功能部，在使所述芯核主面和所述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在所述基板芯核內(nèi)的陶瓷電容器；以及具有在所述芯核主面及所述電容器主面上交替積層層間絕緣層及導(dǎo)體層的構(gòu)造，在其表面上設(shè)定了可搭載具有處理器芯核的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載領(lǐng)域的構(gòu)建層，所述電容器功能部可與所述處理器芯核電連接，所述別系統(tǒng)用電容器功能部可與所述半導(dǎo)體集成電路元件上的所述處理器芯核以外的電路部電連接。
全文摘要
一種能最大限度發(fā)揮半導(dǎo)體集成電路元件的能力、容易實(shí)現(xiàn)高功能化、容易制造、成本性和可靠性出色的布線(xiàn)基板。它具備具有芯核主面及芯核背面的基板芯核；具有電容器主面及電容器背面，并且具有夾介陶瓷電介質(zhì)層而交替積層配置第1內(nèi)部電極層和第2內(nèi)部電極層而成的構(gòu)造的互相電獨(dú)立的多個(gè)電容器功能部，在使所述芯核主面和所述電容器主面向著相同側(cè)的狀態(tài)下被埋設(shè)在所述基板芯核內(nèi)的陶瓷電容器；以及具有在所述芯核主面及所述電容器主面上交替積層層間絕緣層及導(dǎo)體層而成的構(gòu)造，在其表面上設(shè)定了可搭載具有多個(gè)處理器芯核的半導(dǎo)體集成電路元件的半導(dǎo)體集成電路元件搭載區(qū)域的構(gòu)建層，所述多個(gè)電容器功能部可與所述多個(gè)處理器芯核分別電連接。
文檔編號(hào)H01L23/12GK1925721SQ20061012807
公開(kāi)日2007年3月7日 申請(qǐng)日期2006年9月1日 優(yōu)先權(quán)日2005年9月1日
發(fā)明者小川幸樹(shù), 由利伸治, 佐藤學(xué), 杉本康宏 申請(qǐng)人:日本特殊陶業(yè)株式會(huì)社