專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括多個(gè)布線層的半導(dǎo)體裝置、制造這種半導(dǎo)體裝置的方法和用于這種半導(dǎo)體裝置的布線設(shè)備。
背景技術(shù)：
在設(shè)置有多個(gè)晶體管的半導(dǎo)體裝置中，由于小型化的發(fā)展，半導(dǎo)體裝置的性質(zhì)和結(jié)構(gòu)的變化越來(lái)越顯著地影響每個(gè)晶體管的驅(qū)動(dòng)性能。這些變化的示例包括由電源電壓波動(dòng)引起的變化和晶體管制造中的變化，這些變化大大改變了每個(gè)晶體管的驅(qū)動(dòng)性能。由于上述缺點(diǎn)，產(chǎn)生了這樣的問題在設(shè)計(jì)階段滿足時(shí)間限制并且期望隨后正常操作的裝置，在實(shí)際制造時(shí)不能滿足該時(shí)間限制，因此，不能執(zhí)行任何期望的操作。
為了避免這樣的設(shè)計(jì)誤差，考慮到半導(dǎo)體裝置制造時(shí)的變化以確保充分的設(shè)計(jì)余量是十分重要的。觸發(fā)器的保持時(shí)間可作為設(shè)計(jì)余量的示例，該保持時(shí)間是在時(shí)鐘信號(hào)輸入到觸發(fā)器后，數(shù)據(jù)信號(hào)必須要在最小時(shí)間長(zhǎng)度內(nèi)保留。如果不能在最小時(shí)間長(zhǎng)度內(nèi)保留數(shù)據(jù)信號(hào)，那么觸發(fā)器會(huì)因此保留不正確的數(shù)據(jù)，引起故障。因此，有必要考慮設(shè)計(jì)余量(在這種情況下是保持時(shí)間)，這樣，即使由于上述變化，使得晶體管的驅(qū)動(dòng)性能改變，從而使時(shí)鐘和數(shù)據(jù)的到達(dá)時(shí)間發(fā)生改變，那么觸發(fā)器中也能保留正確的數(shù)據(jù)。
圖15示出了常規(guī)半導(dǎo)體裝置1000。半導(dǎo)體裝置1000包括觸發(fā)器1010和用于實(shí)現(xiàn)掃描測(cè)試的掃描鏈1020。附圖標(biāo)記SI表示用于取回掃描數(shù)據(jù)的觸發(fā)器1010的端子。如在日本專利申請(qǐng)公開2004-301661中所提到的，為了在SI端子處滿足保持時(shí)間，用于掃描鏈1020的布線層的每單位長(zhǎng)度的電阻值高于其中形成有時(shí)鐘信號(hào)布線的布線層的每單位長(zhǎng)度的電阻值。
即使由于上述變化，將附近的觸發(fā)器彼此連接起來(lái)的掃描鏈1020中的信號(hào)傳播時(shí)間發(fā)生改變，但由于利用較高電阻布線獲得充分的延遲值，所以可以滿足SI端子中的保持時(shí)間。
但是，在要求臨界信號(hào)速度的信號(hào)線中，提供具有每單位長(zhǎng)度較高電阻值的布線層是不夠的。為了應(yīng)對(duì)這種不利條件，有必要形成較高電阻的布線層以避免這種信號(hào)線。
然而，根據(jù)上述方法，與位于較高電阻布線層上下的布線層相關(guān)的觸點(diǎn)增加，從而產(chǎn)生了布線聚積。在布線聚積時(shí)，可能產(chǎn)生布線圍繞或相鄰布線間的串?dāng)_，這使得在要求臨界信號(hào)速度的信號(hào)線中不可能滿足時(shí)間限制。結(jié)果，在期望的操作頻率下對(duì)半導(dǎo)體裝置進(jìn)行操作變得十分困難。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的是滿足要求臨界信號(hào)速度的信號(hào)線中的時(shí)間限制，并且因此便于在期望的操作頻率下對(duì)半導(dǎo)體裝置進(jìn)行操作。
為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的半導(dǎo)體裝置包括多層布線層，其中至少一個(gè)布線層包括第一布線和第二布線，并且第一布線和第二布線分別具有不同的薄層電阻值。
根據(jù)本發(fā)明，具有較低電阻值的布線和具有較高電阻值的布線可位于同一布線層中，以致與常規(guī)半導(dǎo)體裝置相比，本發(fā)明中布線聚積難于發(fā)生。
在本發(fā)明的一個(gè)優(yōu)選模式中，第一布線和第二布線由能連接到其它布線材料的材料構(gòu)成。
根據(jù)本發(fā)明的另一個(gè)優(yōu)選模式，半導(dǎo)體裝置進(jìn)一步包括多個(gè)數(shù)據(jù)存儲(chǔ)器和多個(gè)邏輯電路元件，其中第一布線的薄層電阻值大于第二布線的薄層電阻值，第一布線構(gòu)成用于將數(shù)據(jù)存儲(chǔ)器彼此連接起來(lái)的信號(hào)線，并且至多三個(gè)邏輯電路元件連接到第一布線。
數(shù)據(jù)存儲(chǔ)器不限于觸發(fā)器，而是可以使用能記憶數(shù)據(jù)的任何器件或電路。該器件的一個(gè)示例是鎖存電路。邏輯電路元件不限于緩沖元件，而是可以使用能構(gòu)成邏輯電路的任何元件。該元件的一個(gè)示例是反相器。
根據(jù)上述構(gòu)造，僅通過使用高電阻的布線，就能滿足保持時(shí)間限制。在僅包括由小電阻材料構(gòu)成的布線的半導(dǎo)體裝置中，有必要通過在不滿足保持時(shí)間限制的任何部分處插入緩沖元件或類似元件，進(jìn)行延遲調(diào)節(jié)(增加調(diào)節(jié))。在本發(fā)明中，僅通過使用由具有大電阻值的材料構(gòu)成的布線，就能實(shí)現(xiàn)所述延遲調(diào)節(jié)。因此，可以避免由于緩沖元件的插入布置所引起的部件增加，并且可以控制半導(dǎo)體裝置中能量損耗的增加。
在僅包括由小電阻材料構(gòu)成的布線的半導(dǎo)體裝置中，有必要通過在不滿足保持時(shí)間限制的部分的布線周圍繞遠(yuǎn)布線，進(jìn)行延遲調(diào)節(jié)。在本發(fā)明中，僅通過使用由具有大電阻值的材料構(gòu)成的布線，其不需要改變布線路徑，就能實(shí)現(xiàn)延遲調(diào)節(jié)。因此，本發(fā)明的構(gòu)造可以避免由于布線延伸引起的相關(guān)布線和其它布線之間的中間布線電容的任何改變，并且在其它布線中不產(chǎn)生時(shí)間變化情況下，可以進(jìn)行滿足保持時(shí)間限制所必需的任何改正。
本發(fā)明的一個(gè)優(yōu)選模式進(jìn)一步包括每一個(gè)都具有掃描功能的多個(gè)數(shù)據(jù)存儲(chǔ)器，其中，第一布線的薄層電阻值大于第二布線的薄層電阻值，并且用于使數(shù)據(jù)存儲(chǔ)器彼此連接的掃描鏈布線由第一布線構(gòu)成。
本發(fā)明的另一個(gè)優(yōu)選模式進(jìn)一步包括在正常操作狀態(tài)中工作在不同時(shí)鐘頻率下而在掃描模式中工作在相同頻率下的兩個(gè)數(shù)據(jù)存儲(chǔ)器，其中，第一布線的薄層電阻值大于第二布線的薄層電阻值，并且用于使數(shù)據(jù)存儲(chǔ)器彼此相連的信號(hào)線由第一布線構(gòu)成。
根據(jù)這些優(yōu)選模式，在難于確保插入緩沖元件的區(qū)域的情況下或者在附近提供有數(shù)據(jù)存儲(chǔ)器的部分中布線到處延伸的情況下，以及不滿足保持時(shí)間限制的情況下，僅通過改為高電阻布線，就可滿足保持時(shí)間限制。
另一個(gè)優(yōu)選模式進(jìn)一步包括第一集成電路塊和第二集成電路塊，其中第二布線的薄層電阻值小于第一布線的薄層電阻值，并且第二布線構(gòu)成用于使第一集成電路和第二集成電路彼此連接的信號(hào)線。
因此，通過用具有小電阻值的材料構(gòu)成在集成電路塊之間具有嚴(yán)格時(shí)間的布線，可減小集成電路塊之間的延遲時(shí)間。
另一個(gè)優(yōu)選模式進(jìn)一步包括具有存取晶體管和用于開啟/關(guān)閉該存取晶體管的字線的存儲(chǔ)單元，其中第二布線的薄層電阻值小于第一布線的薄層電阻值，并且第二布線構(gòu)成所述字線。
因此，減小了所述字線的布線電阻，并且因此加快了打開所述存取晶體管門電路的時(shí)間。于是，可以更快速地從所述數(shù)據(jù)存儲(chǔ)器讀取數(shù)據(jù)。
另一個(gè)優(yōu)選模式進(jìn)一步包括用于保留數(shù)據(jù)的存儲(chǔ)單元和與該存儲(chǔ)單元相連的位線，其中第二布線的薄層電阻值小于第一布線的薄層電阻值，并且第二布線構(gòu)成所述位線。
因此，減小了所述位線的布線電阻，并且能以更快的速度執(zhí)行有關(guān)存儲(chǔ)單元的數(shù)據(jù)讀取和位線的預(yù)充電/放電操作。因此，在數(shù)據(jù)存儲(chǔ)器中實(shí)現(xiàn)了更快速的操作。
另一個(gè)優(yōu)選模式進(jìn)一步包括時(shí)鐘布線，其中第二布線的薄層電阻值小于第一布線的薄層電阻值，并且第二布線構(gòu)成所述時(shí)鐘布線。
因此，減小了時(shí)鐘布線的電阻值，這使得由于減小了時(shí)鐘布線中的等待，時(shí)鐘信號(hào)傳播中的變化可以控制。而且，由于時(shí)鐘信號(hào)能陡峭上升和下降，因此可以減小半導(dǎo)體裝置中的漏電，并且可以提高操作頻率。
另一個(gè)優(yōu)選模式進(jìn)一步包括電源布線，其中第二布線的薄層電阻值小于第一布線的薄層電阻值，并且第二布線構(gòu)成所述電源布線。
因此，由于可以控制電源布線中的IR降，所以可穩(wěn)定地向位于半導(dǎo)體裝置中的晶體管供電，從而穩(wěn)定半導(dǎo)體裝置的操作。
在上述構(gòu)造中，電源布線優(yōu)選模擬電路的電源布線。因此，通過用小電阻材料構(gòu)成布置在從模擬電路到IO焊盤的電源布線，可以穩(wěn)定模擬電路的操作。
另一個(gè)優(yōu)選模式進(jìn)一步包括擴(kuò)散層，其中第一布線或者第二布線的部分或者全部不連接到所述擴(kuò)散層。
因此，由于其高電阻值，不能用作信號(hào)線布線但具有低單價(jià)的材料，能構(gòu)成不連接到布線層中的擴(kuò)散層的布線，以將每單位面積上的布線面積比設(shè)置在規(guī)定值之內(nèi)。因此，可以降低半導(dǎo)體裝置的制造成本。
另一方面，一種半導(dǎo)體裝置包括多層布線層，和用于使反向的布線層相連的觸點(diǎn)，其中觸點(diǎn)包括第一觸點(diǎn)和第二觸點(diǎn)，并且第一觸點(diǎn)和第二觸點(diǎn)分別具有不同的薄層電阻值。
根據(jù)本發(fā)明的半導(dǎo)體裝置可按照一種制造方法制造，該制造方法包括蝕刻中間層絕緣膜以形成第一槽并且在第一槽中嵌入具有電導(dǎo)率的第一材料的步驟；和蝕刻除了第一槽之外的所述中間層絕緣膜的區(qū)域以形成第二槽并且在第二槽中嵌入具有所述電導(dǎo)率和與第一材料的薄層電阻值不同的薄層電阻值的第二材料的步驟。
另外，根據(jù)本發(fā)明的半導(dǎo)體裝置，可按照一種制造方法制造，該制造方法包括根據(jù)第一布圖在平面上噴灑具有電導(dǎo)率的第一材料從而形成由第一材料制成的第一布圖的步驟；根據(jù)第二布圖在所述平面上噴灑具有所述電導(dǎo)率和與第一材料的薄層電阻值不同的薄層電阻值的第二材料從而形成由第二材料制成的第二布圖的步驟；以及在所述平面上噴灑絕緣材料從而形成使第一布圖和第二布圖彼此絕緣的絕緣膜的步驟。
根據(jù)上述制造方法，可制造本發(fā)明的半導(dǎo)體裝置，其中具有不同薄層電阻值的布線可位于一個(gè)布線層中。
一種用于根據(jù)本發(fā)明的半導(dǎo)體裝置的布線方法包括從半導(dǎo)體裝置提取引起違反保持時(shí)間的部分的步驟；計(jì)算布線電阻值應(yīng)該增加的量以消除(diceaway)引起違反保持時(shí)間的所述部分的步驟；和把用于所述布線的材料從具有低電阻值的材料改變?yōu)榫哂懈唠娮柚档牟牧弦耘c所述電阻值增加量的計(jì)算結(jié)果相等的步驟。因此，僅通過改變構(gòu)成所述布線的材料，就可輸出信息，從而提高所述保持時(shí)間的誤差。
一種用于根據(jù)本發(fā)明的半導(dǎo)體裝置的布線方法包括在包括電子電路器件和連接到該電子電路器件的布線的半導(dǎo)體裝置中，提取引起違反保持時(shí)間的部分的步驟；計(jì)算消除所述部件中違反保持時(shí)間所需的、在布線任意部分中的電阻值的增加量的步驟；和根據(jù)所述布線任意部分中的電阻值增加量的計(jì)算結(jié)果，把構(gòu)成所述布線任意部分的材料從具有低電阻值的材料改變?yōu)榫哂懈唠娮柚档牟牧系牟襟E。
一種用于根據(jù)本發(fā)明的半導(dǎo)體裝置的布線方法包括在包括電子電路器件和連接到該電子電路器件的布線的半導(dǎo)體裝置中，提取引起違反建立時(shí)間的部分的步驟；計(jì)算消除所述部件中違反建立時(shí)間所需的、在布線任意部分中的電阻值的下降量的步驟；和根據(jù)所述布線任意部分中的電阻值下降量的計(jì)算結(jié)果，把構(gòu)成所述布線任意部分的材料從具有高電阻值的材料改變?yōu)榫哂械碗娮柚档牟牧系牟襟E。
根據(jù)上述布線方法，僅通過改變構(gòu)成所述布線的材料，就可輸出各種布線設(shè)計(jì)信息，因此可提高建立時(shí)間的誤差。
由于可以調(diào)節(jié)布線延遲而不產(chǎn)生布線聚積，所以本發(fā)明對(duì)于意在較高集成度的半導(dǎo)體裝置來(lái)說是有用的。
由于具有不同薄層電阻的兩個(gè)布線可形成在一個(gè)布線層中，所以本發(fā)明對(duì)于要求高精確度時(shí)間控制的半導(dǎo)體裝置來(lái)說是有用的。
由于可以改變?nèi)我獠季€的延遲值而不影響其它布線的時(shí)間，所以本發(fā)明對(duì)于要求小型化工藝設(shè)計(jì)的半導(dǎo)體裝置來(lái)說是有用的。


通過下面對(duì)本發(fā)明優(yōu)選實(shí)施例的描述，本發(fā)明的這些和其它目的以及本發(fā)明的優(yōu)點(diǎn)將變得清楚。一旦實(shí)施本發(fā)明，本領(lǐng)域的技術(shù)人員會(huì)注意到本說明書中沒有列舉的許多益處。
圖1是本發(fā)明優(yōu)選實(shí)施例1的半導(dǎo)體裝置的平面圖；圖2是優(yōu)選實(shí)施例1的半導(dǎo)體裝置的立體圖；圖3A-3B是優(yōu)選實(shí)施例1的時(shí)間圖；圖4是本發(fā)明優(yōu)選實(shí)施例2的半導(dǎo)體裝置的立體圖；圖5是優(yōu)選實(shí)施例2的時(shí)間圖；圖6是優(yōu)選實(shí)施例2的半導(dǎo)體裝置的平面圖；
圖7是優(yōu)選實(shí)施例2的半導(dǎo)體裝置的平面圖；圖8是本發(fā)明優(yōu)選實(shí)施例3的半導(dǎo)體裝置的平面圖；圖9是本發(fā)明優(yōu)選實(shí)施例4的半導(dǎo)體裝置的立體圖；圖10A-10E是本發(fā)明優(yōu)選實(shí)施例5的制造半導(dǎo)體裝置的方法的工藝過程圖；圖11A-11C是本發(fā)明優(yōu)選實(shí)施例6的制造半導(dǎo)體裝置的方法的工藝過程圖；圖12是本發(fā)明優(yōu)選實(shí)施例7的制造半導(dǎo)體裝置的方法的工藝過程圖；圖13是示出在優(yōu)選實(shí)施例1中提供有緩沖元件示例的平面圖；圖14是示出在優(yōu)選實(shí)施例1中布線到處延伸示例的平面圖；圖15是常規(guī)技術(shù)中半導(dǎo)體裝置的平面圖。
具體實(shí)施例方式
在下文中，將參照附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行描述。
優(yōu)選實(shí)施例1圖1是本發(fā)明優(yōu)選實(shí)施例1的半導(dǎo)體裝置100的平面圖。半導(dǎo)體裝置100具有多層布線層，并且如圖所示，包括具有掃描功能的觸發(fā)器(數(shù)據(jù)存儲(chǔ)器)110和111、用于使觸發(fā)器110和111相連構(gòu)成掃描鏈的布線(掃描鏈布線)120，和信號(hào)布線121。觸發(fā)器110和111分別包括時(shí)鐘端子CK、掃描數(shù)據(jù)輸入端子SI，和掃描數(shù)據(jù)輸出端子SO。觸發(fā)器110和111在縱向延長(zhǎng)上相連，以在實(shí)現(xiàn)掃描路徑測(cè)試方法的情況下，即在一種便于半導(dǎo)體裝置功能測(cè)試的方法示例的情況下，用作移位寄存器型的掃描寄存器。因此，觸發(fā)器110和111構(gòu)成掃描鏈。
圖2以三維方式示出了圖1中所示的掃描鏈布線120。掃描鏈120包括布線130、140和150，和觸點(diǎn)160、170、180和190。布線140(第一布線)和信號(hào)布線121(第二布線)位于第一布線層。第一布線層圖案化形成在半導(dǎo)體裝置的平面上。布線130和150位于第二布線層。第二布線層圖案化形成在半導(dǎo)體裝置的另一個(gè)平面上。第一布線層所在的平面在第二布線層所在平面之上。在優(yōu)選實(shí)施例1中，為了滿足觸發(fā)器111的SI端子的保持時(shí)間，具有高于信號(hào)布線121的薄層電阻值的薄層電阻值的金屬構(gòu)成了布線140。
圖3A和3B是觸發(fā)器111的時(shí)間圖。由于掃描鏈通常使附近的觸發(fā)器的SO端子和SI端子相連，因此由布線產(chǎn)生的延遲時(shí)間可顯著縮短，而且在SI端子處保持時(shí)間限制不被滿足的情況也經(jīng)常發(fā)生。
圖3A示出了在具有低薄層電阻值的金屬構(gòu)成布線140(第一布線)的情況下的數(shù)據(jù)。圖3B示出了在具有高薄層電阻值的金屬構(gòu)成布線140(第一布線)的優(yōu)選實(shí)施例1中的數(shù)據(jù)。在圖3A中，由于與到達(dá)觸發(fā)器111的CK端子的時(shí)鐘信號(hào)相比，信號(hào)到達(dá)SI端子太早，所以沒有滿足保持時(shí)間限制。相反在圖3B中，通過用具有高薄層電阻值的金屬構(gòu)成布線140(第一布線)，增加了掃描鏈120中的傳播延遲，并且信號(hào)到達(dá)觸發(fā)器111的SI端子遲于時(shí)鐘信號(hào)到達(dá)觸發(fā)器111的CK端子。因此，可以滿足所期望的保持時(shí)間限制。鎢適合作為布線140(第一布線)所使用的具有較高薄層電阻值的金屬。具有低薄層電阻值的銅適合作為信號(hào)布線121(第二布線)所使用的材料。具有高薄層電阻值的材料和具有低薄層電阻值的材料的組合沒必要局限于鎢和銅。
在調(diào)節(jié)所述延遲量的構(gòu)造示例中，如圖13所示，至多三個(gè)緩沖元件(邏輯電路元件)122可插入使觸發(fā)器(數(shù)據(jù)存儲(chǔ)器)110和111彼此相連的掃描鏈布線120中，或者如圖14所示，布線可到處延伸。在插入緩沖元件122的結(jié)構(gòu)中，存在例如能量損耗增加的不利結(jié)果。在布線到處延伸的結(jié)構(gòu)中，存在由于布線路徑的改變所引起的中間布線電容的改變，從而改變其它信號(hào)布線時(shí)間的不利結(jié)果。相反根據(jù)本發(fā)明優(yōu)選實(shí)施例1的構(gòu)造(高電阻布線結(jié)構(gòu))，作為延遲量需要調(diào)節(jié)的布線的一部分的布線140(第一布線)，其所使用的材料被替換為具有高薄層電阻值的材料。結(jié)果，可容易地調(diào)節(jié)延遲量，而對(duì)其它布線沒有任何影響。
另外，諸如插入緩沖元件或布線延伸之類的結(jié)構(gòu)可與優(yōu)選實(shí)施例1的構(gòu)造(布線電阻增加)結(jié)合。在描述了掃描鏈的優(yōu)選實(shí)施例1中，與優(yōu)選實(shí)施例1的效果相似的效果可以這樣的方式獲得使觸發(fā)器(數(shù)據(jù)存儲(chǔ)器)和緩沖元件(邏輯電路元件)相連的布線，或者使緩沖元件(邏輯電路元件)彼此相連的布線被看作是第一布線；并且具有高薄層電阻的材料，構(gòu)成插入至多三個(gè)緩沖元件(邏輯電路元件)的部分中的第一布線，以使附近的觸發(fā)器(數(shù)據(jù)存儲(chǔ)器)相連；并且保持時(shí)間限制不能被滿足。
在優(yōu)選實(shí)施例1中，雖然具有高薄層電阻的金屬僅構(gòu)成一個(gè)布線層，然而，具有較高薄層電阻的金屬可以相似的方式構(gòu)成多個(gè)布線層。
優(yōu)選實(shí)施例2圖4是本發(fā)明優(yōu)選實(shí)施例2的半導(dǎo)體裝置200的平面圖。半導(dǎo)體裝置200具有多層布線層，并且如圖所示，包括第一集成電路塊210、第二集成電路塊211、第一布線220和第二布線221。第一布線220和第二布線221使第一集成電路模塊210和第二集成電路模塊211相連。第一布線220和第二布線221被捆扎起來(lái)，作為區(qū)域a-a’中的同一平面上布線層的一部分。區(qū)域a-a’位于第一集成電路塊210和第二集成電路塊211之間。
一般而言，使集成電路塊彼此相連的布線在延伸的長(zhǎng)度上被捆扎，并且布線通常彼此平行。因此，布線中的傳播延遲依據(jù)布線電阻或中間布線電容而增加，因此，有時(shí)發(fā)生不滿足半導(dǎo)體裝置所需的建立時(shí)間的情況。建立時(shí)間是在時(shí)鐘信號(hào)輸入到觸發(fā)器之前，必須確定數(shù)據(jù)信號(hào)的最小時(shí)間長(zhǎng)度。除非數(shù)據(jù)信號(hào)在最小時(shí)間長(zhǎng)度內(nèi)確定，否則觸發(fā)器會(huì)因此保持不正確數(shù)據(jù)，從而引起故障。圖5是在觸發(fā)器數(shù)據(jù)輸入端子處的建立時(shí)間的時(shí)間圖。
特別地，第二布線221使建立時(shí)間嚴(yán)格的元件彼此相連。在優(yōu)選實(shí)施例2中，具有薄層電阻值低于第一布線220的薄層電阻值的金屬構(gòu)成區(qū)域a-a’中的第二布線221。從而，使得第二布線221的傳播延遲小于第一布線220的傳播延遲。在優(yōu)選實(shí)施例2中，用鋁作為第一布線220的材料，用銅作為第二布線221的材料。具有高薄層電阻值的材料和具有低薄層電阻值的材料的組合并不局限于鋁和銅。
根據(jù)上述構(gòu)造，由具有低薄層電阻值的金屬構(gòu)成的第二布線221位于區(qū)域a-a’中，因此可減小第一集成電路塊210和第二集成電路塊211之間的傳播延遲。從而，可以滿足半導(dǎo)體裝置200所需的建立時(shí)間。在優(yōu)選實(shí)施例2中，雖然描述了嚴(yán)格時(shí)間的集成電路塊210和211之間的布線，但在延遲值需要減小的任何其它部分中也可采用相似的構(gòu)造，并且在這種情況下也可獲得相似的效果。
優(yōu)選實(shí)施例3圖6示出設(shè)置在半導(dǎo)體裝置300中的存儲(chǔ)器宏單元310。存儲(chǔ)器宏單元310包括多個(gè)用于保留數(shù)據(jù)的存儲(chǔ)單元320。每個(gè)存儲(chǔ)單元320包括多個(gè)存取晶體管330。在優(yōu)選實(shí)施例3中，用于開啟/關(guān)掉存取晶體管330的字線340和用于從存儲(chǔ)單元320讀取數(shù)據(jù)的位線350被看作是第二布線，同一布線層中的其它布線被看作是第一布線。隨后，字線340和位線350(第二布線)由薄層電阻值低于其它布線(第一布線)的薄層電阻值的金屬構(gòu)成。
由于字線340通常具有長(zhǎng)的布線長(zhǎng)度，因此需要低電阻的布線作為字線340，以便在這種長(zhǎng)布線中高速執(zhí)行存取晶體管330的開/關(guān)控制。而且，位線350也通常具有長(zhǎng)的布線長(zhǎng)度，并且在這種長(zhǎng)布線中連接到很多存儲(chǔ)單元，以便數(shù)據(jù)可被高速讀取。因此，用低電阻的布線作為位線350是必要的。如本優(yōu)選實(shí)施例所述，通過減小字線340和位線350的電阻，可從存儲(chǔ)器宏單元310中高速讀取數(shù)據(jù)。
優(yōu)選實(shí)施例4在本發(fā)明的優(yōu)選實(shí)施例4中，如圖7所示，用于向半導(dǎo)體裝置400的觸發(fā)器410提供時(shí)鐘信號(hào)的時(shí)鐘布線420是第二布線，在同一布線層的其它布線是第一布線。之后，薄層電阻值低于同一布線層中的其它布線(第一布線)的薄層電阻值的金屬構(gòu)成時(shí)鐘布線420(第二布線)，因此時(shí)鐘信號(hào)的信號(hào)波形可陡峭地上升和下降。從而，可減小半導(dǎo)體裝置的漏電。
優(yōu)選實(shí)施例5圖8是本發(fā)明優(yōu)選實(shí)施例5的半導(dǎo)體裝置500的平面圖。半導(dǎo)體裝置500具有多層布線層，并且包括電源布線510和集成電路塊520。
電源從半導(dǎo)體裝置500的外部，通過IO焊盤(圖8中未示出)，從電源布線510提供給集成電路塊520。信號(hào)布線530也位于電源布線510所在的布線層中。在優(yōu)選實(shí)施例5中，電源布線510構(gòu)成第二布線，薄層電阻值低于其它信號(hào)布線530(第一布線)的薄層電阻值的金屬構(gòu)成電源布線510。在優(yōu)選實(shí)施例5中，電源布線510即第二布線由銅構(gòu)成，而信號(hào)布線530即第一布線由鋁構(gòu)成。
具有高薄層電阻值的材料和具有低薄層電阻值的材料的組合并不局限于鋁和銅。
在優(yōu)選實(shí)施例5中，上述構(gòu)造中的電源布線510的電阻值被減小，即使有在集成電路塊520的部分中大電流瞬時(shí)損耗這樣的情況，也可以將電源布線510中的電壓變化控制到小的程度，以穩(wěn)定半導(dǎo)體裝置500的操作。
優(yōu)選實(shí)施例6在優(yōu)選實(shí)施例5中，描述了對(duì)集成電路塊520供電的電源布線510。在本發(fā)明的優(yōu)選實(shí)施例6中，集成電路塊520用作設(shè)置在半導(dǎo)體裝置中的模擬電路520，并且對(duì)模擬電路520供電的電源布線510被看作是第二布線。之后，薄層電阻值低于其它布線(第一布線)的薄層電阻值的金屬構(gòu)成電源布線510。
與數(shù)字電路一起設(shè)置在半導(dǎo)體裝置中的模擬電路的電源與數(shù)字電路的電源是分開的，并且電源通過IO焊盤用線連接到模擬電路。這是因?yàn)橥ǔＦ谕?，在?shù)字電路的噪聲可避免并且IO焊盤沒有任何壓降的這種方式下，對(duì)模擬電路的電源供電。
優(yōu)選實(shí)施例7在優(yōu)選實(shí)施例1-6中對(duì)布線進(jìn)行了描述，相似的描述可應(yīng)用于觸點(diǎn)。例如，通過用薄層電阻值高于圖2中第二觸點(diǎn)180的薄層電阻值的金屬構(gòu)成第一觸點(diǎn)170，可以獲得延遲。
優(yōu)選實(shí)施例8
圖9是根據(jù)本發(fā)明優(yōu)選實(shí)施例8的包括多個(gè)布線層的半導(dǎo)體裝置600的平面圖。半導(dǎo)體裝置600包括多層布線層。圖9是從上面觀測(cè)到的多個(gè)布線層中僅布線層610的平面圖。如圖9所示，布線層610包括作為第二布線的信號(hào)布線620和未電連接到擴(kuò)散層的第一布線630。第一布線630被提供，使得在從上面觀測(cè)布線層610時(shí)，布線層610整個(gè)面積中的每單位面積的布線面積比保持在規(guī)定值之內(nèi)。通過提供第一布線630，在蝕刻中可均勻切割槽，并且可以控制制造變化，因此布線的面積比可保持在規(guī)定值之內(nèi)。
常規(guī)地，根據(jù)電路分布的結(jié)構(gòu)，在半導(dǎo)體裝置中布線的粗糙狀態(tài)或厚狀態(tài)可能產(chǎn)生大的偏差。為了控制半導(dǎo)體裝置制造時(shí)產(chǎn)生的結(jié)構(gòu)變化(布線密度)，在優(yōu)選實(shí)施例8中提供第一布線630。第一布線630由比用于信號(hào)布線620，即第二布線的材料更便宜的金屬構(gòu)成。因此，在優(yōu)選實(shí)施例8中，由于布線層610由便宜的金屬構(gòu)成，所以可降低成本。
優(yōu)選實(shí)施例9圖10A-10E分別示出了本發(fā)明優(yōu)選實(shí)施例9的包括多個(gè)布線層的半導(dǎo)體裝置700的制造方法。在該制造方法中，第一布線和第二布線作為半導(dǎo)體裝置700任意平面上的布線層形成。首先，用于中間層連接的觸點(diǎn)710和740形成在中間層絕緣膜701中，其中如圖10A所示，該中間層絕緣膜701所在的層在構(gòu)成第一布線和第二布線的布線層的下方。觸點(diǎn)710形成在連接到第一布線的部分處。觸點(diǎn)740形成在連接到第二布線的部分處。接下來(lái)，中間層絕緣膜701進(jìn)一步形成在觸點(diǎn)710和觸點(diǎn)740所在的中間層絕緣膜701的上層，并且通過蝕刻或者類似工藝，第一槽720形成于位于上層的中間層絕緣膜701中。第一槽720的形狀與第一布線730的布線圖的形狀對(duì)應(yīng)。槽形部分分布在觸點(diǎn)710的上側(cè)以與觸點(diǎn)710鄰接，因此觸點(diǎn)710暴露于第一槽720的底部。接下來(lái)，如圖10B所示，第一槽720充滿由銅構(gòu)成的第一材料，因此形成第一布線730。第一布線730連接到觸點(diǎn)710，從而與觸點(diǎn)710鄰接。
接下來(lái)，通過蝕刻或者類似工藝，第二槽750形成于中間層絕緣膜701中。第二槽750的形狀與第二布線760的布線圖的形狀對(duì)應(yīng)。槽形部分分布在觸點(diǎn)740的上側(cè)以與觸點(diǎn)740鄰接，從而觸點(diǎn)740暴露于第二槽750的底部。接下來(lái)，如圖10D所示，第二槽750充滿由薄層電阻值高于銅的薄層電阻值的鋁構(gòu)成的第二材料，因此形成第二布線760。第二布線760連接到觸點(diǎn)740，從而與觸點(diǎn)740鄰接。
最后，如圖10E所示，平面化工藝或類似工藝可應(yīng)用于其中提供有第一布線730和第二布線760的中間層絕緣膜701，此后，絕緣膜770進(jìn)一步形成在中間層絕緣膜701的上側(cè)。
根據(jù)上面提到的半導(dǎo)體裝置的制造方法，具有不同薄層電阻值的第一布線730和第二布線760可形成在同一布線層中。因此，通過將金屬改變?yōu)榉夏骋荒康牡牟季€，例如期望布線延遲可隨意增加或減小地調(diào)節(jié)，可形成布線。因此，可獲得期望的延遲值。
在優(yōu)選實(shí)施例9中，用銅和鋁作為第一布線和第二布線的金屬，但是，也可以組合不同的金屬。在優(yōu)選實(shí)施例9中，對(duì)用于制造半導(dǎo)體裝置中布線的方法進(jìn)行了描述，這些描述也可應(yīng)用于觸點(diǎn)的制造方法。
優(yōu)選實(shí)施例10圖11A-11C分別示出了本發(fā)明優(yōu)選實(shí)施例10中描述的包括多個(gè)布線層的半導(dǎo)體裝置800的制造方法。根據(jù)該制造方法，第一布線和第二布線在半導(dǎo)體裝置800的任意平面上形成為布線層。首先，如圖11A所示，由銅構(gòu)成的第二材料噴灑在中間層絕緣膜801的上表面上，其中，中間層絕緣膜801所在的層在構(gòu)成第一布線和第二布線的布線層的下方，因此形成第一布線810。
接下來(lái)，如圖11B所示，由薄層電阻值高于銅的薄層電阻值的鎢構(gòu)成的第一材料噴灑在中間層絕緣膜801的上表面上，因此形成第二布線820。
最后，如圖11C所示，絕緣材料噴灑在第一布線810和第二布線820所在的中間層絕緣膜801上，因此，形成使第一布線810和第二布線820彼此絕緣的絕緣膜830。
根據(jù)半導(dǎo)體裝置的制造方法，具有不同薄層電阻值的第一布線810和第二布線820可形成在同一布線層中。因此，通過將金屬改變?yōu)榉夏骋荒康牡牟季€，例如期望布線延遲可隨意增加或減小地調(diào)節(jié)，可形成布線。因此，可獲得期望的延遲值。
在優(yōu)選實(shí)施例10中，用銅和鎢作為第一布線和第二布線的金屬，但是，也可以組合不同的金屬。雖然在優(yōu)選實(shí)施例10中，對(duì)半導(dǎo)體裝置中的布線制造方法進(jìn)行了描述，但這些描述也可應(yīng)用于觸點(diǎn)的制造方法。
優(yōu)選實(shí)施例11圖12是在本發(fā)明優(yōu)選實(shí)施例11的包括多個(gè)布線層的半導(dǎo)體裝置中，在布線設(shè)備中實(shí)現(xiàn)的布線方法的流程圖，其中在該布線設(shè)備中，在保持時(shí)間不滿足的部分處的布線的材料可改變。如圖12所示，首先，執(zhí)行從半導(dǎo)體裝置提取引起違反保持時(shí)間的部分的步驟900。其次，執(zhí)行對(duì)消除相關(guān)部分中違反建立時(shí)間所需的、在布線任意部分中電阻值下降量進(jìn)行計(jì)算的步驟910。最后，執(zhí)行步驟920，即根據(jù)布線任意部分中電阻值下降量的計(jì)算結(jié)果，把構(gòu)成布線任意部分的部件從具有高薄層電阻值的材料改變?yōu)榫哂械捅与娮柚档牟牧稀?br> 根據(jù)該布線方法，布線材料可改變的半導(dǎo)體裝置在一個(gè)布線層中包括具有不同薄層電阻值的布線。根據(jù)上面提到的布線設(shè)備，可容易地改變?cè)谄谕@得布線電阻的部分中的布線，而對(duì)其它布線的時(shí)間沒有任何影響。
雖然對(duì)期望獲得足夠布線延遲的部分處的布線改變進(jìn)行了描述，但是這些描述也可應(yīng)用于把期望減小布線延遲的部分處的布線從具有高薄層電阻值布線改變?yōu)榫哂械捅与娮柚挡季€的布線設(shè)備。
盡管詳細(xì)地描述了本發(fā)明的優(yōu)選實(shí)施例，但可以理解，其中可進(jìn)行各種修改，并且意圖在所附權(quán)利要求中覆蓋落入本發(fā)明精神和范圍內(nèi)的所有這些修改。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括多層布線層，其中至少一個(gè)布線層包括第一布線和第二布線，并且所述第一布線和第二布線分別具有不同的薄層電阻值。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一布線和第二布線由可連接到其它布線材料的材料構(gòu)成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包括多個(gè)數(shù)據(jù)存儲(chǔ)器，和多個(gè)邏輯電路元件，其中所述第一布線的薄層電阻值大于所述第二布線的薄層電阻值；所述第一布線構(gòu)成用于將所述數(shù)據(jù)存儲(chǔ)器連接起來(lái)的信號(hào)線；并且至多三個(gè)所述邏輯電路元件連接到所述第一布線。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包括分別具有掃描功能的多個(gè)數(shù)據(jù)存儲(chǔ)器，其中所述第一布線的薄層電阻值大于所述第二布線的薄層電阻值；并且所述第一布線構(gòu)成用于將所述數(shù)據(jù)存儲(chǔ)器連接起來(lái)的掃描鏈布線。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包括在正常操作中工作在不同時(shí)鐘頻率而在掃描模式中工作在相同頻率的兩個(gè)數(shù)據(jù)存儲(chǔ)器，其中所述第一布線的薄層電阻值大于所述第二布線的薄層電阻值；并且所述第一布線構(gòu)成用于將所述數(shù)據(jù)存儲(chǔ)器連接起來(lái)的信號(hào)線。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包括第一集成電路塊和第二集成電路塊，其中所述第二布線的薄層電阻值小于所述第一布線的薄層電阻值；并且所述第二布線構(gòu)成用于將所述第一集成電路和第二集成電路連接起來(lái)的信號(hào)線。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包括具有存取晶體管的存儲(chǔ)單元；和用于開啟/關(guān)閉該存取晶體管的字線，其中所述第二布線的薄層電阻值小于所述第一布線的薄層電阻值；并且所述第二布線構(gòu)成所述字線。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包括用于保留數(shù)據(jù)的存儲(chǔ)單元，和連接到該存儲(chǔ)單元的位線，其中所述第二布線的薄層電阻值小于所述第一布線的薄層電阻值；并且所述第二布線構(gòu)成所述位線。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包括時(shí)鐘布線，其中所述第二布線的薄層電阻值小于所述第一布線的薄層電阻值；并且所述第二布線構(gòu)成所述時(shí)鐘布線。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包括電源布線，其中所述第二布線的薄層電阻值小于所述第一布線的薄層電阻值；并且所述第二布線構(gòu)成所述電源布線。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中，所述電源布線是模擬電路的電源布線。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包括擴(kuò)散層，其中所述第一布線或者所述第二布線的部分或全部不連接到所述擴(kuò)散層。
13.一種半導(dǎo)體裝置，包括多層布線層，和用于使反向的布線層連接起來(lái)的觸點(diǎn)，其中所述觸點(diǎn)包括第一觸點(diǎn)和第二觸點(diǎn)，并且所述第一觸點(diǎn)和第二觸點(diǎn)分別具有不同的薄層電阻值。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中所述第一觸點(diǎn)和第二觸點(diǎn)由可連接到所述布線層的材料構(gòu)成。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，進(jìn)一步包括多個(gè)數(shù)據(jù)存儲(chǔ)器，和多個(gè)邏輯電路元件，其中所述數(shù)據(jù)存儲(chǔ)器通過信號(hào)線相連；所述第一觸點(diǎn)的薄層電阻值大于所述第二觸點(diǎn)的薄層電阻值；所述第一觸點(diǎn)位于所述信號(hào)線上；并且至多三個(gè)所述邏輯電路元件連接到所述信號(hào)線。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，進(jìn)一步包括具有掃描功能的多個(gè)數(shù)據(jù)存儲(chǔ)器，其中所述第一觸點(diǎn)的薄層電阻值大于所述第二觸點(diǎn)的薄層電阻值；并且所述第一觸點(diǎn)構(gòu)成用于使所述數(shù)據(jù)存儲(chǔ)器連接起來(lái)的掃描鏈布線。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，進(jìn)一步包括在正常操作中工作在不同時(shí)鐘頻率而在掃描模式中工作在相同頻率的兩個(gè)數(shù)據(jù)存儲(chǔ)器，其中所述第一觸點(diǎn)的薄層電阻值大于所述第二觸點(diǎn)的薄層電阻值；并且所述第一觸點(diǎn)位于用于將所述數(shù)據(jù)存儲(chǔ)器彼此連接起來(lái)的信號(hào)線上。
18.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，進(jìn)一步包括第一集成電路塊和第二集成電路塊，其中所述第二觸點(diǎn)的薄層電阻值小于所述第一觸點(diǎn)的薄層電阻值；并且所述第二觸點(diǎn)位于用于將所述第一集成電路和第二集成電路彼此連接起來(lái)的信號(hào)線上。
19.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，進(jìn)一步包括時(shí)鐘布線，其中所述第二觸點(diǎn)的薄層電阻值小于所述第一觸點(diǎn)的薄層電阻值；并且所述第二觸點(diǎn)位于所述時(shí)鐘布線上。
20.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，進(jìn)一步包括電源布線，其中所述第二觸點(diǎn)的薄層電阻值小于所述第一觸點(diǎn)的薄層電阻值；并且所述第二觸點(diǎn)位于所述電源布線上。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體裝置，其中所述電源布線是模擬電路的電源布線。
22.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，進(jìn)一步包括擴(kuò)散層，其中所述第一觸點(diǎn)或者所述第二觸點(diǎn)的部分或全部不連接到所述擴(kuò)散層。
23.一種制造半導(dǎo)體裝置的方法，包括在中間層絕緣膜中形成第一槽，并在該第一槽中填充具有電導(dǎo)率的第一材料的步驟；和在所述中間層絕緣膜中形成第二槽，并在該第二槽中填充具有所述電導(dǎo)率以及與所述第一材料的薄層電阻值不同的薄層電阻值的第二材料的步驟。
24.一種制造半導(dǎo)體裝置的方法，包括沿著第一布圖在平面上噴灑具有電導(dǎo)率的第一材料，從而形成由該第一材料制成的第一布圖的步驟；沿著第二布圖在所述平面上噴灑具有所述電導(dǎo)率以及與所述第一材料的薄層電阻值不同的薄層電阻值的第二材料，從而形成由該第二材料制成的第二布圖的步驟；和在所述平面上噴灑絕緣材料，從而形成使所述第一布圖和第二布圖彼此絕緣的絕緣膜的步驟。
25.一種用于半導(dǎo)體裝置的布線方法，包括在包括電子電路元件和連接到該電子電路元件的布線的半導(dǎo)體裝置中，提取引起違反保持時(shí)間的部分的步驟；計(jì)算消除所述部分中違反保持時(shí)間所需的、在布線任意部分中的電阻值的增加量的步驟；和根據(jù)所述布線任意部分中的電阻值增加量的計(jì)算結(jié)果，把構(gòu)成所述布線任意部分的部件從具有低電阻值的材料改變?yōu)榫哂懈唠娮柚档牟牧系牟襟E。
26.一種用于半導(dǎo)體裝置的布線方法，包括在包括電子電路元件和連接到該電子電路元件的布線的半導(dǎo)體裝置中，提取引起違反建立時(shí)間的部分的步驟；計(jì)算消除所述部分中違反建立時(shí)間所需的、在布線任意部分中的電阻值的下降量的步驟；和根據(jù)所述布線任意部分中的電阻值下降量的計(jì)算結(jié)果，把構(gòu)成所述布線任意部分的部件從具有高電阻值的材料改變?yōu)榫哂械碗娮柚档牟牧系牟襟E。
全文摘要
在本發(fā)明中，布線層包括分別具有不同薄層電阻值的布線，或者，用于使反向的布線層連接起來(lái)的觸點(diǎn)，包括分別具有不同薄層電阻值的觸點(diǎn)。
文檔編號(hào)H01L21/768GK1945827SQ20061013187
公開日2007年4月11日 申請(qǐng)日期2006年10月8日 優(yōu)先權(quán)日2005年10月4日
發(fā)明者岸下景介 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社