專利名稱：分離式柵極存儲單元與半導(dǎo)體裝置及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導(dǎo)體存儲器，特別是有關(guān)于一種分離式 柵極存儲單元及其制造方法。
背景技術(shù)：
半導(dǎo)體存儲裝置通常具有各自不同的種類，例如可擦除可編程只讀存儲器(EPROM )、電可擦除可編程只讀存儲器 (EEPROM)、快閃存儲裝置等?，F(xiàn)行的快閃存儲器，例如分離 式柵極快閃存儲器，已廣泛地運(yùn)用于大容量非易失存儲器技術(shù)中。 典型的分離式柵極快閃存儲器包含 一 分離式柵極結(jié)構(gòu)，其具有儲 存電荷的浮置柵極以及控制電荷儲存的控制柵極。此分離式柵極結(jié)構(gòu)更包含一薄柵極介電層或是隧穿氧化層形成于浮置柵極與基 底之間，以及一中間介電層形成于浮置柵極與控制柵極之間。圖3是繪示出 一 已知分離式柵極存儲單元的剖面示意圖。分離 式柵極存儲單元包括一半導(dǎo)體基底300。 一復(fù)晶硅浮置柵極306設(shè) 置于基底300上并通過一柵極介電層304而與其絕緣。 一復(fù)晶硅控 制柵極(即，字線)312側(cè)向鄰近浮置柵極306并通過一復(fù)晶硅層 間介電層310及一較厚的上蓋氧化層308而與其絕緣，其中上蓋氧 化層308是通過局部硅氧化(local oxidation of silicon, LOCOS ) 技術(shù)形成的。 一 源極區(qū)301及一 漏極區(qū)303是形成于分離式柵極結(jié) 構(gòu)兩側(cè)的基底300中。為了整合分離式柵極存儲單元及周邊電路于一晶片上，必須 增加額外的光刻制程步驟。然而每個額外的光刻步驟皆需要有各 自的光罩，使得用于光刻制程的光罩成本居高不下。因此，有必要尋求一種改良的分離式柵極存儲單元，其在制 造期間，所需的光刻制程步驟較少。 發(fā)明內(nèi)容有鑒于此，本發(fā)明提供一種分離式柵極存儲單元，包括一 基底、第一阱區(qū)及第二阱區(qū)、 一浮置柵極、 一控制柵極及一摻雜 區(qū)。第一阱區(qū)及第二阱區(qū)形成于基底中且分別具有第一導(dǎo)電型及 第二導(dǎo)電型。浮置柵極設(shè)置于第一阱區(qū)及第二阱區(qū)的接面上方且 與基底絕緣?？刂茤艠O設(shè)置于浮置柵極的側(cè)壁并局部延伸至其上 表面，且與基底及浮置柵極絕緣。摻雜區(qū)形成于第二阱區(qū)中，具 有該第一導(dǎo)電型，其中第一阱區(qū)與摻雜區(qū)是分別作為分離式柵極 存儲單元的源極與漏極。再者，本發(fā)明提供一種半導(dǎo)體裝置，包括 一具有一單元區(qū) 及一周邊區(qū)的基底、 一分離式柵極存儲單元及一晶體管。分離式 柵極存儲單元設(shè)置于單元區(qū)的基底上，包括第一阱區(qū)及第二阱 區(qū)、 一浮置柵極、 一控制柵極及一第一摻雜區(qū)。第一阱區(qū)及第二 阱區(qū)形成于單元區(qū)的基底中且分別具有第一導(dǎo)電型及第二導(dǎo)電 型。浮置柵極設(shè)置于第一阱區(qū)及第二阱區(qū)的接面上方且與基底絕 緣?？刂茤艠O設(shè)置于浮置柵極的側(cè)壁并局部延伸至其上表面，且 與基底及浮置柵極絕緣。第一摻雜區(qū)形成于第二阱區(qū)中且相鄰于 控制柵極的一側(cè)，具有該第一導(dǎo)電型。晶體管設(shè)置于周邊區(qū)的基 底上，包括 一第三阱區(qū)、 一柵極及一對第二摻雜區(qū)。第三阱區(qū) 形成于基底中，具有該第一導(dǎo)電型。柵極設(shè)置于第三阱區(qū)的基底 上，且與其絕緣。第二摻雜區(qū)形成于第一柵極兩側(cè)的第三阱區(qū)中， 具有該第二導(dǎo)電型。本發(fā)明所述的半導(dǎo)體裝置，更包括 一第二晶體管，設(shè)置于 該周邊區(qū)的該基底上，包括 一第四阱區(qū)，形成于該基底中，具 有該第二導(dǎo)電型； 一第二柵極，設(shè)置于該第四阱區(qū)的該基底上， 且與其絕緣；以及一對第三摻雜區(qū)，形成于該第二柵極兩側(cè)的該第四阱區(qū)中，具有該第一導(dǎo)電型。本發(fā)明所述的半導(dǎo)體裝置，其中該第二阱區(qū)及該第四阱區(qū)是 同時分別形成于該單元區(qū)及該周邊區(qū)。本發(fā)明所述的半導(dǎo)體裝置，其中該第一摻雜區(qū)及所述第三摻 雜區(qū)是同時分別形成于該第二阱區(qū)及該第四阱區(qū)中。本發(fā)明所述的半導(dǎo)體裝置，其中該第一阱區(qū)及該第一摻雜區(qū) 是分別作為該分離式柵極存儲單元的源極及漏極。本發(fā)明所述的半導(dǎo)體裝置，其中該第一阱區(qū)及該第三阱區(qū)是 同時分別形成于該單元區(qū)及該周邊區(qū)中。再者，本發(fā)明提供一種半導(dǎo)體裝置的形成方法。提供一基底， 其具有一單元區(qū)及一周邊區(qū)。在單元區(qū)形成具有一第一導(dǎo)電型的 一第一阱區(qū)，且同時在周邊區(qū)形成具有該第一導(dǎo)電型的一第二阱 區(qū)。在單元區(qū)形成具有一第二導(dǎo)電型的一第三阱區(qū)，且同時在周 邊區(qū)形成具有該第二導(dǎo)電型的一第四阱區(qū)。在第一阱區(qū)及第三阱 區(qū)的接面上方形成一浮置柵極。在浮置柵極的側(cè)壁形成一控制柵 極，并局部延伸至浮置柵極的上表面，且同時分別在第二阱區(qū)及 第四阱區(qū)上方形成一第一柵極及一第二柵極。在相鄰于控制柵極 一側(cè)的第三阱區(qū)中形成一第一摻雜區(qū)，且同時在第二柵極兩側(cè)的 第四阱區(qū)中形成一對第二摻雜區(qū)。在第一柵極兩側(cè)的第二阱區(qū)中 形成一對第三摻雜區(qū)。本發(fā)明所述的半導(dǎo)體裝置的形成方法，其中該第一阱區(qū)及該 第 一 摻雜區(qū)是分別作為該分離式柵極存儲單元的源極及漏極。再者，本發(fā)明提供一種半導(dǎo)體裝置的形成方法。提供一基底, 其具有一單元區(qū)及一周邊區(qū)。在單元區(qū)的基底上形成一浮置柵極。 在單元區(qū)形成具有一第一導(dǎo)電型的一第一阱區(qū)，其與浮置柵極局 部重疊，且同時在周邊區(qū)形成具有該第一導(dǎo)電型的一第二阱區(qū)。
在單元區(qū)形成具有 一第二導(dǎo)電型的 一第三阱區(qū)，其與浮置柵極局 部重疊，且同時在周邊區(qū)形成具有該第二導(dǎo)電型的一第四阱區(qū)。 在浮置柵極的側(cè)壁形成 一 控制柵極，并局部延伸至浮置柵極的上 表面，且同時分別在第二阱區(qū)及第四阱區(qū)上方形成一第一柵極及 一第二柵極。在相鄰于控制柵極一側(cè)的第三阱區(qū)中形成一第一摻 雜區(qū)，且同時在第二柵極兩側(cè)的第四阱區(qū)中形成一對第二摻雜區(qū)。 在第 一柵極兩側(cè)的第二阱區(qū)中形成一對第三摻雜區(qū)。
本發(fā)明所述的半導(dǎo)體裝置的形成方法，其中該第 一 阱區(qū)及該 第 一摻雜區(qū)是分別作為該分離式柵極存儲單元的源極及漏極。
本發(fā)明所述的分離式柵極存儲單元與半導(dǎo)體裝置及其形成方 法，在分離式柵極存儲單元制造中額外增加的光刻步驟得以減少， 以達(dá)到節(jié)省制造成本的目的。
圖1A至圖1G是繪示出根據(jù)本發(fā)明實施例的具有分離式柵極 存儲單元的半導(dǎo)體裝置形成方法剖面示意圖。圖2A至圖2G是繪示出根據(jù)本發(fā)明另 一 實施例的具有分離式 柵極存儲單元的半導(dǎo)體裝置形成方法剖面示意圖。圖3是繪示出已知分離式柵極存儲單元的剖面示意圖。
具體實施方式
本發(fā)明是有關(guān)于一種改良的分離式柵極存儲單元及其制造方 法，其可降低制造成本。以下配合圖1G或圖2G說明本發(fā)明實施例 的具有分離式柵極存儲單元的半導(dǎo)體裝置。此半導(dǎo)體裝置包括一 基底IOO,例如一硅基底或其他半導(dǎo)體基底?；?00具有一單元 區(qū)10及一周邊區(qū)20并具有隔離結(jié)構(gòu)(未繪示)形成其中。此隔離 結(jié)構(gòu)可為由已知隔離技術(shù)所形成的場氧化層，例如局部硅氧化 (LOCOS)或是淺溝槽隔離(shallow trench isolation, STI )。 隔離結(jié)構(gòu)通常在單元區(qū)IO及周邊區(qū)20的基底100中定義出主動 區(qū)，用以分別在單元區(qū)10及周邊區(qū)20形成分離式柵極存儲單元及 邏輯電路裝置。至少一分離式柵極存儲單元設(shè)置于單元區(qū)10的主動區(qū)，其包 括形成于單元區(qū)10的基底100中兩相鄰的阱區(qū)100a及100c。阱區(qū) 100a及100c具有不同的導(dǎo)電型。舉例而言，阱區(qū)100a為n-型而 阱區(qū)100c為p -型。 一浮置柵極108a設(shè)置于阱區(qū)100a及100c的接 面上方并通過一浮置柵極介電層106a而與基底100絕緣。在本實 施例中，浮置柵極108a可由復(fù)晶硅所構(gòu)成。浮置柵極介電層106a 可由氧化硅、氮化硅或其他可利用的介電材料所構(gòu)成，而較佳為 氧化硅。 一控制柵極(即，字線)114a設(shè)置于浮置柵極108a的側(cè) 壁，并通過一中間介電層112a而與基底100及浮置柵極108a絕緣， 例如氧化硅層、氮化硅層或其他可利用的介電材料層?？刂茤艠O 114a可由復(fù)晶硅所構(gòu)成，且其局部延伸至浮置柵極108a的上表 面。具有與阱區(qū)lOOa相同導(dǎo)電型的 一摻雜區(qū)123a可選擇性地形成 于鄰近浮置柵極108a—側(cè)的阱區(qū)100a中。具有與阱區(qū)100a相同導(dǎo) 電型的另 一摻雜區(qū)123b是形成于鄰近控制柵極114a—側(cè)的阱區(qū) 100c中。在本實施例中，摻雜區(qū)123a及阱區(qū)100a可作為分離式柵 極存儲單元的源極，而摻雜區(qū)123b則可作為分離式柵極存儲單元 的漏極。至少二個具有不同導(dǎo)電型的晶體管是設(shè)置于周邊區(qū)20的主動 區(qū)。其中一個晶體管包括一形成于基底100中的阱區(qū)100b,其具 有與阱區(qū)100a相同的導(dǎo)電型。 一柵極114b，例如一復(fù)晶硅柵極， 是設(shè)置于阱區(qū)100b的基底100上，并通過一柵極介電層112b而與 其絕緣。具有與阱區(qū)100b相反導(dǎo)電型的一對摻雜區(qū)125a及125b是 形成于柵極114b兩側(cè)的阱區(qū)100b中，用以作為晶體管的源極/漏極
區(qū)。 一柵極114c，例如一復(fù)晶硅柵極，是設(shè)置于阱區(qū)100d的基底 IOO上，并通過一柵極介電層112c而與其絕緣。具有與阱區(qū)100d 相反導(dǎo)電型的 一 對摻雜區(qū)123c及123d是形成于柵極114c兩側(cè)的 阱區(qū)100d中，用以作為晶體管的源極/漏極區(qū)。圖1A至圖1G是繪示出根據(jù)本發(fā)明實施例的具有分離式柵極 存儲單元的半導(dǎo)體裝置形成方法剖面示意圖。請參照圖1A,提供 一基底IOO,例如一^圭基底或其他半導(dǎo)體基底?；?00具有一單 元區(qū)10及一周邊區(qū)20并具有隔離結(jié)構(gòu)(未繪示)形成其中以定義 出主動區(qū)。此隔離結(jié)構(gòu)可為由已知隔離技術(shù)所形成的場氧化層， 例如局部硅氧化(LOCOS)或是淺溝槽隔離(STI)技術(shù)。接著， 通過光刻制程，在單元區(qū)IO及周邊區(qū)20的基底IOO上形成 一 光致 抗蝕劑層102。利用光致抗蝕劑層102作為注入掩膜，進(jìn)行一離子 注入103,例如砷(As )離子或磷(P)離子注入，其劑量約為lxl012 至lxl0"ion/cm2，以在單元區(qū)10形成一 阱區(qū)100a,且同時在周邊 區(qū)20形成一阱區(qū)100b。在本實施例中，阱區(qū)100a及100b為n-型。 在其他實施例中，P并區(qū)100a及100b可為p -型。請參照圖1B，在去除不再需要的光致抗蝕劑層(如圖1A所示) 102之后，通過光刻制程在基底IOO上形成 一 光致抗蝕劑層104, 以覆蓋阱區(qū)100a及100b。利用光致抗蝕劑層104作為注入掩膜， 進(jìn)行一離子注入105，例如硼(B)離子注入，其劑量約為lx1012 至lxl0"ion/cm2,以在單元區(qū)10形成一 阱區(qū)100c,且同時在周邊 區(qū)20形成一阱區(qū)100d。在本實施例中，阱區(qū)100c及100d具有的導(dǎo) 電型相反于阱區(qū)100a及100b，例如為p-型。請參照圖1C，在去除不再需要的光致抗蝕劑層(如圖1B所示) 104之后，在單元區(qū)10及周邊區(qū)20的基底100上依序形成一介電層 106及一導(dǎo)電層108。介電層106可由氧化硅、氮化硅或其他可利 用的介電材料所構(gòu)成，其可通過已知沉積技術(shù)或熱氧化法形成的。較佳地，介電層106可為通過熱氧化法所形成的氧化硅層。導(dǎo)電層 108,例如一復(fù)晶硅層，可通過化學(xué)氣相沉積(CVD)形成的。之蝕劑層IIO,用以定義分離式柵極存儲單元的浮置柵極。請參照圖1D,通過蝕刻去除未被光致抗蝕劑層IIO所覆蓋的 導(dǎo)電層108及其下方的介電層106,以在阱區(qū)100a及100c的4妄面上 方形成浮置柵極108a及浮置柵極介電層106a。在去除不再需要的 光致抗蝕劑層(如圖1C所示)IIO之后，在基底100上以及浮置柵 極108a的表面順應(yīng)性形成 一 介電層112 。此介電層112可為通過 CVD或熱氧化法所形成的氧化層。之后，在介電層112上順應(yīng)性形 成一導(dǎo)電層114，例如是通過CVD或其他已知沉積技術(shù)所形成的復(fù) 晶硅層。接著，在阱區(qū)100c上方的導(dǎo)電層114上形成一光致抗蝕劑 層116，且同時在阱區(qū)100b及100d的導(dǎo)電層114上分別形成光致抗 蝕劑層118及120。請參照圖1E,接著通過光致抗蝕劑層116、 118及120作為蝕 刻掩膜，去除導(dǎo)電層114及其下方的介電層112。如此一來，可在 浮置柵極10 8 a的側(cè)壁形成 一 控制柵極114 a,且其局部延伸至浮置 柵極108a的上表面，而在浮置柵極108a與控制柵極114a之間以及 控制柵極114a與基底100之間形成一中間介電層112a。同時，在 阱區(qū)100b的基底IOO上依序形成一柵極介電層112b及一柵極 114b，而在阱區(qū)100d的基底100上依序形成一柵極介電層112c及 一柵極114c。在去除不再需要的光致抗蝕劑層116、 118及120之 后，在阱區(qū)100b上方形成一光致抗蝕劑層122并覆蓋柵極114b。 接著，對基底100進(jìn)行離子注入123，以在鄰近浮置柵極108a—側(cè) 的阱區(qū)100a中形成一摻雜區(qū)123a、在鄰近控制柵極114a—側(cè)的阱 區(qū)100c中形成一摻雜區(qū)123b、及在柵極114c兩側(cè)的阱區(qū)100d中形 成一對摻雜區(qū)123c及123d。在其他實施例中，利用不同于光致抗蝕劑層122的光致抗蝕劑層(未繪示)而僅在基底100中形成摻雜 區(qū)123b、 123c及123d。摻雜區(qū)123a、 123b、 123c及123d具有相 同于阱區(qū)100a的導(dǎo)電型。在本實施例中，摻雜區(qū)123a及P井區(qū)100a 是作為分離式柵極存儲單元的源極，而摻雜區(qū)123b則作為分離式 柵極存儲單元的漏極。再者，摻雜區(qū)123c及123d作為具有柵極 114c的晶體管的源極/漏極。在其他實施例中，可選擇性進(jìn)行驅(qū)入 (drive in)制程，以分別側(cè)向延伸摻雜區(qū)123c及123d至浮置柵 極108a及控制柵極114a下方，如此便完成本發(fā)明的分離式柵極存 儲單元。請參照圖1F,在去除不再需要的光致抗蝕劑層(如圖1E所示) 122之后，在單元區(qū)IO以及阱區(qū)100d的基底100上形成一光致抗蝕 劑層124,以覆蓋分離式柵極存儲單元以及柵極114c。之后，對基 底100進(jìn)行離子注入125，以在柵極114b兩側(cè)的阱區(qū)lOOb中形成一 對摻雜區(qū)125a及125b。摻雜區(qū)125a及125b作為具有柵極114b的 晶體管的源極/漏極。隨后去除光致抗蝕劑層124,如此便完成本 發(fā)明的半導(dǎo)體裝置，如圖1G所示。圖2A至圖2G是繪示出根據(jù)本發(fā)明另 一 實施例的具有分離式 柵極存儲單元的半導(dǎo)體裝置形成方法剖面示意圖，其中相同于圖 1A至圖1G的部件是使用相同的標(biāo)號，并省略相關(guān)的說明。不同于 之前的實施例，本實施例的浮置柵極是在形成阱區(qū)之前先形成。 請參照圖2A,提供一基底IOO,其具有單元區(qū)10及周邊區(qū)20。在 單元區(qū)IO及周邊區(qū)20的基底100上依序形成一介電層106及一導(dǎo) 電層108。之后，在導(dǎo)電層108上一欲定義分離式柵極存儲單元的 浮置柵極區(qū)域形成 一 光致抗蝕劑層2 0 2 。請參照圖2 B,通過蝕刻去除未被光致抗蝕劑層2 0 2所覆蓋的 導(dǎo)電層108及其下方的介電層106,以在單元區(qū)IO的基底IOO上依 序形成一浮置柵極介電層106a及一浮置柵極108a。在去除光致抗
蝕劑層(如圖2A所示)202之后，通過光刻制程在局部單元區(qū)IO 及局部周邊區(qū)20的基底IOO上以及局部的浮置柵極108a上形成一 光致抗蝕劑層204。通過光致抗蝕劑層204作為注入掩膜，以進(jìn)行 離子注入103,而在單元區(qū)IO中形成一阱區(qū)100a且同時在周邊區(qū) 20中形成一阱區(qū)100b。請參照圖2C，在去除不再需要的光致抗蝕劑層(如圖2B所示) 204之后，通過光刻制程在基底100上形成一光致抗蝕劑層206, 以覆蓋阱區(qū)10 0 a及10 0 b及局部的浮置柵極10 8 a 。通過光致抗蝕劑 層206作為注入掩膜來進(jìn)行離子注入105,以在單元區(qū)IO中形成一 阱區(qū)100c,且同時在周邊區(qū)20中形成一阱區(qū)100d。請參照圖2D至圖2E,在進(jìn)行如圖1D至圖1E所示的光刻制程 及蝕刻制程之后， 一控制柵極114a及一中間介電層112a是形成于 浮置柵極108a的側(cè)壁，并局部延伸至浮置柵極108a的上表面。同 樣地， 一柵極114b及其下方柵極介電層112b同時形成于阱區(qū)100b 的基底100上，而一柵極114c及其下方柵極介電層112c同時形成于 阱區(qū)100d的基底100上。再者，在形成如圖2E所示的光致抗蝕劑 層122及進(jìn)行如圖2E所示的離子注入123之后，可在鄰近浮置柵極 108a —側(cè)的辨區(qū)100a中形成一摻雜區(qū)123a、在鄰近控制柵極114a 一側(cè)的阱區(qū)100c中形成一摻雜區(qū)123b、及在柵極114c兩側(cè)的阱區(qū) 100d中形成一對摻雜區(qū)123c及123d,如此便完成本發(fā)明的分離式 柵極存儲單元。請參照圖2F，去除不再需要的光致抗蝕劑層(如圖2E所示) 122。在形成如圖2F所示的光致抗蝕劑層124及進(jìn)行如圖2F所示的 離子注入125之后，可在柵極114b兩側(cè)的阱區(qū)100b中形成一對摻 雜區(qū)125a及125b。隨后去除不再需要的光致抗蝕劑層124,如此 便完成本發(fā)明的半導(dǎo)體裝置，如圖2G所示。根據(jù)本發(fā)明，由于分離式柵極存儲單元的源極區(qū)與用于周邊
晶體管的阱區(qū)是同時形成，因此不需要額外的光刻步驟來進(jìn)行分 離式柵極存儲單元的源極注入。再者，浮置柵極與控制柵極之間 的中間介電層與用于周邊晶體管的柵極介電層同時形成，因此也 不需要額外的光刻步驟來形成分離式柵極存儲單元的中間介電 層。因此，在分離式柵極存儲單元制造中額外增加的光刻步驟得 以減少，以達(dá)到節(jié)省制造成本的目的。以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明 的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范 圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù) 范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。附圖中符號的簡單說明如下300:半導(dǎo)體基底301:源極區(qū)303:漏極區(qū)304:柵極介電層306:復(fù)晶硅浮置柵極308:上蓋氧化層310:復(fù)晶硅層間介電層312:復(fù)晶珪控制柵極。10:單元區(qū)20:周邊區(qū)100:基底100a、 100b、 100c、 100d:阱區(qū)102、 104、 110、 116、 118、 120、 122、 124、 202、 204、 206:光致抗蝕劑層103、 105、 123、 125:離子注入 106、 112:介電層
106a:浮置柵極介電層 108、 114:導(dǎo)電層 108a:浮置4冊極 112a:中間介電層 114a:控制4冊極112b、 112c:柵極介電層114b、 114c:柵極123a、 123b、 123c、 123d、 125a、 125b:摻雜區(qū)
權(quán)利要求
1. 一種分離式4冊極存儲單元，其特征在于，該分離式柵極存儲單元包括 一基底；第一阱區(qū)及第二阱區(qū)，形成于該基底中且分別具有第一導(dǎo)電型及第二導(dǎo)電型；一浮置柵極，設(shè)置于該第 一 阱區(qū)及該第二阱區(qū)的接面上方且與該基底絕緣；一控制柵極，設(shè)置于該浮置柵極的側(cè)壁并局部延伸至其上表面，且與該基底及該浮置柵極絕緣；以及一摻雜區(qū)，形成于該第二阱區(qū)中，具有該第一導(dǎo)電型；其中該第 一 阱區(qū)與該摻雜區(qū)是分別作為該分離式柵極存儲單元的源極與漏極。
2. —種半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝置包括 一基底，具有一單元區(qū)及一周邊區(qū)；一分離式柵極存儲單元，設(shè)置于該單元區(qū)的該基底上，包括 第一阱區(qū)及第二阱區(qū)，形成于該單元區(qū)的該基底中且分別具有第一導(dǎo)電型及第二導(dǎo)電型；一浮置柵極，設(shè)置于該第 一 阱區(qū)及該第二阱區(qū)的接面上方且與該基底絕緣；一控制柵極，設(shè)置于該浮置柵極的側(cè)壁并局部延伸至其上表面，且與該基底及該浮置柵極絕緣；以及一第一摻雜區(qū)，形成于該第二阱區(qū)中且相鄰于該控制柵極的一側(cè)，具有該第一導(dǎo)電型；以及一第一晶體管，設(shè)置于該周邊區(qū)的該基底上，包括 一第三阱區(qū)，形成于該基底中，具有該第一導(dǎo)電型； 一第一柵極，設(shè)置于該第三阱區(qū)的該基底上，且與其絕緣；以及 一對第二摻雜區(qū)，形成于該第 一柵極兩側(cè)的該第三阱區(qū)中， 具有該第二導(dǎo)電型。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，更包括 一第二晶體管，設(shè)置于該周邊區(qū)的該基底上，包括 一第四阱區(qū)，形成于該基底中，具有該第二導(dǎo)電型； 一第二柵極，設(shè)置于該第四阱區(qū)的該基底上，且與其絕緣；以及一對第三摻雜區(qū)，形成于該第二柵極兩側(cè)的該第四阱區(qū)中， 具有該第一導(dǎo)電型。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，該第二 阱區(qū)及該第四阱區(qū)是同時分別形成于該單元區(qū)及該周邊區(qū)。
5. 根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，該第一 摻雜區(qū)及所述第三摻雜區(qū)是同時分別形成于該第二阱區(qū)及該第四 阱區(qū)中。
6. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，該第一 阱區(qū)及該第 一摻雜區(qū)是分別作為該分離式柵極存儲單元的源極及 漏極。
7. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，該第一 阱區(qū)及該第三阱區(qū)是同時分別形成于該單元區(qū)及該周邊區(qū)中。
8. —種半導(dǎo)體裝置的形成方法，其特征在于，該半導(dǎo)體裝置 的形成方法包括提供一基底，其具有一單元區(qū)及一周邊區(qū)；在該單元區(qū)形成具有一第一導(dǎo)電型的一第一阱區(qū)，且同時在 該周邊區(qū)形成具有該第 一導(dǎo)電型的 一 第二阱區(qū)；在該單元區(qū)形成具有一第二導(dǎo)電型的一第三阱區(qū)，且同時在 該周邊區(qū)形成具有該第二導(dǎo)電型的一第四阱區(qū)；在該第 一 阱區(qū)及該第三阱區(qū)的接面上方形成一浮置柵極； 在該浮置柵^及的側(cè)壁形成 一控制棚-極，并局部延伸至該浮置 柵極的上表面，且同時分別在該第二阱區(qū)及該第四阱區(qū)上方形成一第一柵極及一第二柵極；在相鄰于該控制柵極 一 側(cè)的該第三阱區(qū)中形成 一 第 一 摻雜 區(qū)，且同時在該第二柵極兩側(cè)的該第四阱區(qū)中形成一對第二摻雜 區(qū)；以及在該第 一柵極兩側(cè)的該第二阱區(qū)中形成一對第三摻雜區(qū)。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的形成方法，其特征在 于，該第一阱區(qū)及該第一摻雜區(qū)是分別作為該分離式柵極存儲單 元的源纟及及漏才及。
10. —種半導(dǎo)體裝置的形成方法，其特征在于，包括 提供一基底，其具有一單元區(qū)及一周邊區(qū)； 在該單元區(qū)的該基底上形成一浮置柵極； 在該單元區(qū)形成具有一第一導(dǎo)電型的一第一阱區(qū)，其與該浮置柵極局部重疊，且同時在該周邊區(qū)形成具有該第一導(dǎo)電型的一 第二阱區(qū)；在該單元區(qū)形成具有一第二導(dǎo)電型的一第三阱區(qū)，其與該浮 置柵極局部重疊，且同時在該周邊區(qū)形成具有該第二導(dǎo)電型的一 第四阱區(qū)；在該浮置柵極的側(cè)壁形成一控制柵極，并局部延伸至該浮置 柵極的上表面，且同時分別在該第二阱區(qū)及該第四阱區(qū)上方形成 一第一柵極及一第二柵極；在相鄰于該控制柵極 一 側(cè)的該第三阱區(qū)中形成 一 第 一 摻雜 區(qū)，且同時在該第二柵極兩側(cè)的該第四阱區(qū)中形成一對第二摻雜 區(qū)；以及在該第 一柵極兩側(cè)的該第二阱區(qū)中形成一對第三摻雜區(qū)。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置的形成方法，其特征 在于，該第 一 阱區(qū)及該第 一摻雜區(qū)是分別作為該分離式柵極存儲 單元的源極及漏極。
全文摘要
本發(fā)明揭示一種分離式柵極存儲單元與半導(dǎo)體裝置及其形成方法。第一阱區(qū)及第二阱區(qū)，其分別具有第一導(dǎo)電型及第二導(dǎo)電型且形成于一基底中。一浮置柵極，設(shè)置于第一阱區(qū)及第二阱區(qū)的接面上方并與基底絕緣。一控制柵極，設(shè)置于浮置柵極的側(cè)壁并局部延伸至其上表面，且控制柵極與基底及浮置柵極絕緣。一具有第一導(dǎo)電型的摻雜區(qū)形成于第二阱區(qū)中，而第一阱區(qū)與摻雜區(qū)是分別作為分離式柵極存儲單元的源極與漏極。本發(fā)明所述的分離式柵極存儲單元與半導(dǎo)體裝置及其形成方法，在分離式柵極存儲單元制造中額外增加的光刻步驟得以減少，以達(dá)到節(jié)省制造成本的目的。
文檔編號H01L29/788GK101145583SQ20061016733
公開日2008年3月19日 申請日期2006年12月27日 優(yōu)先權(quán)日2006年9月13日
發(fā)明者莊建祥, 朱文定, 池育德 申請人:臺灣積體電路制造股份有限公司