專利名稱：芯片級(jí)封裝結(jié)構(gòu)及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封.裝結(jié)構(gòu)及其制法，尤其涉及一種芯片級(jí) 封裝結(jié)構(gòu)及其制法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的演進(jìn)，半導(dǎo)體產(chǎn)品己開發(fā)出不同封裝產(chǎn)品型態(tài)， 而為追求半導(dǎo)體封裝結(jié)構(gòu)的輕薄短小，因而發(fā)展出一種芯片級(jí)封裝結(jié)構(gòu)(chip scale package, CSP),其特征在于此種芯片級(jí)封裝結(jié)構(gòu)僅具有與 芯片尺寸相等或略大的尺寸。美國專利第5,892，179、6，103，552、6，287，893、6，350，668及6,433,427 號(hào)案即揭露一種傳統(tǒng)的CSP結(jié)構(gòu)，直接于芯片上形成增層而無需使用 如基板或?qū)Ь€架等芯片承載件，且利用重布線(redistribution layer, RDL) 技術(shù)重配芯片上的焊墊至所欲位置。如圖1所示，是種CSP結(jié)構(gòu)具有 形成于芯片10的作用表面(active surface) 100上的增層，包拈 (dielectric layer) 11 ，敷設(shè)于芯片10的作用表面100上并開設(shè)有多個(gè)貫 孔(via) 110，以使芯片10上的焊墊101藉該貫孔110外露；以及線路 廠2 12，形成于該介電層11上并電性連接至芯片IO上外露的焊墊101。 該線路層12 k還敷設(shè)一拒焊層13,并藉多個(gè)穿通該拒焊層13的開孔 130使線路層12的預(yù)定部分外露而與焊球14焊連，以利用該焊球14 作為與外界裝置電性連接的輸入/輸出端。然而上述CSP結(jié)構(gòu)的缺點(diǎn)在于重布線技術(shù)的施用或布設(shè)于芯片上 的導(dǎo)電跡線往往受限于芯片的尺寸或其作用表面的面積大小，尤其當(dāng) 芯片的集成度提升且芯片尺寸日趨縮小的情況下，芯片甚至無法提供 足夠或更多表面區(qū)域以安置較多或更多數(shù)量的焊球從而供有效與外界' 電性連接之用。鑒此，美國專利第6,271,469號(hào)案揭露另一種于芯片上形成增層的 封裝結(jié)構(gòu)，可提供較為充足或較多的表面區(qū)域以承載較多或更多的輸
入/輸出端或焊球。如圖2所示，是種封裝結(jié)構(gòu)利用--封裝膠體25包覆 住芯片20的非作用表面2i)2及側(cè)面203，而使芯片20的作用表面200 外露且與封裝膠休25的表面250齊平。然后，敷設(shè)一第一介電層26 于芯片20的作用表面200及封裝膠體25的表面250上，并利用雷射 鉆孔(laser drilling)技術(shù)開設(shè)多個(gè)貫穿該第一介電層26的貫《"260,藉 之露出芯片20上的焊墊201 。接著，形成第一線路層22于棒第一介電 層26，并使第-線路層22與外露的焊墊201電性連接。而后，于該第 一線路屎22 .h敷設(shè)-'第二介電層27，并開設(shè)多個(gè)貫穿第二介電層27 的貫孔270以藉之露出第一線路層22的預(yù)定部分，再于該第二介電層 27上形成第二線路層28，而使第二線路層28與第一線路層22的外露 部分電性連接。最后，于第二線路層28上敷設(shè)拒焊層23，使第二線路 層28的預(yù)定部分藉拒焊層23的開孔230外露而與焊球24電性連接。 因此，用以包覆芯片20的封裝膠體25的表面250可提供比芯片20作 用表面200大的表面區(qū)域而能安置較多焊球24以有效達(dá)成與外界的電 性連接。然而，上述封裝結(jié)構(gòu)的缺點(diǎn)在于當(dāng)使用雷射鉆孔技術(shù)開設(shè)貫穿第 一介電層的貫孔以露出芯片上的焊墊時(shí)，芯片上的焊墊為第一介電層 所遮覆，而使雷射通常難以準(zhǔn)確地辨認(rèn)出焊墊的位置，因而無法使所 開設(shè)的貫孔精確地對(duì)應(yīng)至焊墊的位置；由于芯片上的焊墊無法完全露 出，故難以確保線路層與焊墊間的電性連接品質(zhì)，而使制成品的良率 及可靠性受損。同時(shí)，于芯片及封裝膠體上敷設(shè)第一介電層并利用雷 射鉆孔技術(shù)開設(shè)貫孔會(huì)增加成本及制造過程的復(fù)雜性，且該第一介電 層與芯片及封裝膠體具有不同的熱膨脹系數(shù)(CTE)，故于高溫環(huán)境或熱 循環(huán)下，第一介電層與芯片及封裝膠體會(huì)產(chǎn)生不同的熱應(yīng)力而易使其 間的界面發(fā)生脫層，從而降低制成品的品質(zhì)及可靠性。再參閱閣3A至3D，為改善上述的缺點(diǎn)，美國專利US7,002，245 另揭示一種CSP結(jié)構(gòu)及制法，如圖3A所示，首先制備一具多個(gè)芯片 30的晶片，各該芯片30的作用表面上設(shè)有多個(gè)焊墊301 ，且該焊墊301 上形成有導(dǎo)電凸塊31，并切割該晶片以形成多個(gè)具導(dǎo)電凸塊31的芯片 30;如圖3B所示，將各該芯片30藉其導(dǎo)電凸塊31粘置于一膠片 (adhesiontape) 36上，并形成包覆該芯片30與導(dǎo)電凸塊31的封裝膠休35;如圖3C所示，移除該膠片，以使該導(dǎo)電凸塊31的端部外露出該 封裝膠休35 a與該封裝膠體35的表面齊平，并于該封裝膠體35的表 面上形成多條導(dǎo)電跡線32，且使該導(dǎo)電跡線32電性連接至該導(dǎo)電凸塊 31的外露端部；如圖3D所示，再敷設(shè)一拒焊層33于該導(dǎo)電跡線32 上，且使該導(dǎo)電跡線32的預(yù)定部分外露出該拒焊層33而供接置焊球 34，最后切割該封裝膠休35，以形成多個(gè)具有單事的芯片的半導(dǎo)體封 裝結(jié)構(gòu)。 '然而，上述CSP結(jié)構(gòu)的制法中，是采用批次方式(bateh-type)將多 個(gè)具導(dǎo)電凸塊的芯片呈陣列方式粘置于膠片上，其中由于機(jī)具的誤差 或其它原因，每一芯片的相對(duì)接置位置無法精確控制，亦即無法精確 控制各該芯片外露出封裝膠體的導(dǎo)電凸塊端部位置，同時(shí)，對(duì)應(yīng)于一 膠片上多個(gè)芯片接置位置亦不同于另一膠片上多個(gè)芯片接置位置，造 成彼此間的相對(duì)位置無法精確定位，導(dǎo)致后續(xù)移除膠片而在封裝膠休 上形成電性連接至該導(dǎo)電凸塊端部的導(dǎo)電跡線的圖案化制造過程中， 必須針對(duì)不同批次的多個(gè)芯片逐一曝光、顯影，如此，除造成制造過 程成本的提髙外，于實(shí)務(wù)上亦無法有效進(jìn)行量產(chǎn)。因此，如何提供一種芯片級(jí)封裝結(jié)構(gòu)及制法，從而能確保線路層 與焊墊間的電性連接品質(zhì)，并提升產(chǎn)品的良率及可靠度，并減少制造 過程步驟及制造過程成本，實(shí)為--重要課題。發(fā)明內(nèi)容有鑒于上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明主要目的是提供一種芯片級(jí) 封裝結(jié)構(gòu)及其制法，從而可于批次制造過程中，供接置于載具上的各 芯片相關(guān)位置皆相同。本發(fā)明又 -目的是提供一種芯片級(jí)封裝結(jié)構(gòu)及其制法，從而可于 批次制造過程中，于每一批次間的芯片相關(guān)位置皆相同。本發(fā)明再一 目的是提供-種芯片級(jí)封裝結(jié)構(gòu)及其制法，可同時(shí)針 對(duì)不同批次的多個(gè)芯片進(jìn)行圖案化線路作業(yè)。本發(fā)明另一目的是提供一種芯片級(jí)封裝結(jié)構(gòu)及其制法，可以低成 本的方式進(jìn)行芯片級(jí)封裝結(jié)構(gòu)的量產(chǎn)。為達(dá)上述及其它目的，本發(fā)明的芯片級(jí)封裝結(jié)構(gòu)的制法包括提
供一載具，于該載具表面的預(yù)定位置形成冇多個(gè)金屬墊；將接置有導(dǎo) 電凸塊的多個(gè)芯片，以該導(dǎo)電凸塊對(duì)應(yīng)焊接于該載具的金屬墊上，藉 以將該芯片精準(zhǔn)定位于載具上于該載具上形成用以包覆該多個(gè)芯片 與導(dǎo)電凸塊的封裝膠體；移除該載具，以使該金屬墊外露出該封裝膠 體且與該封裝膠體的--表面齊平；形成多條導(dǎo)電跡線于該封裝膠體的 表面上，并使該導(dǎo)電跡線電性連接至該金屬墊；敷設(shè)一拒焊層于該導(dǎo) 電跡線上，并開設(shè)多個(gè)貫穿該拒焊層的開孔，以外露出該導(dǎo)電跡線予頁 定部分；分別形成多個(gè)導(dǎo)電元件于該導(dǎo)電跡線預(yù)定外露部分上；以及 切割該封裝膠體，以形成多個(gè)具有芯片的芯片級(jí)封裝結(jié)構(gòu)。另該表面形成有多個(gè)金屬墊的載具的制法包括于載具上形成一 阻層，該阻層中設(shè)有多個(gè)開孔以外露出該載具部分，從而于該開孔中 電鍍沉積一金屬墊；移除該阻層，以于該載具表面預(yù)定位置形成金屬 墊?；蛘哂谳d具上濺鍍(sputtering)沉積-—金屬層，并利用圖案化方式， 移除該金屬層部分，以于預(yù)定位置處形成金屬墊。通過前述制法，本發(fā)明還揭示一種芯片級(jí)封裝結(jié)構(gòu)，包括芯片， 具有一作用表面及一相對(duì)的非作用表面，并于該作用表面上形成有多 個(gè)導(dǎo)電凸塊，且各該導(dǎo)電凸塊的端部形成有一金屬墊；封裝膠體，用 以包覆該芯片及導(dǎo)電凸塊，并使該導(dǎo)電凸塊的端部金屬墊外露出該封 裝膠體且與該封裝膠體的--表面齊平；第一導(dǎo)電跡線，形成于該封裝 膠體的表面匕并電性連接至該金屬墊；拒焊層，敷設(shè)于該第一導(dǎo)電跡 線上并開設(shè)有多個(gè)開孔，以外露出該導(dǎo)電跡線預(yù)定部分；以及導(dǎo)電元 件，形成于該導(dǎo)電跡線預(yù)定外露部分上。另外，本發(fā)明中還可研磨該封裝膠體以外露出該芯片的非作用表 面，藉以提升散熱效果；另外，于該導(dǎo)電跡線及拒悍層間還可增設(shè)至 少一介電層及多條第二導(dǎo)電跡線，以提升封裝結(jié)構(gòu)中導(dǎo)電跡線布設(shè)的 靈活性。因此，本發(fā)明的芯片級(jí)封裝結(jié)構(gòu)及制法主要即先在載具表面預(yù)定 位置處形成位置精準(zhǔn)的金屬墊，以使各該金屬墊的相對(duì)位置可精準(zhǔn)得 知，接著將多個(gè)作用表面形成有多個(gè)導(dǎo)電凸塊的芯片，通過其導(dǎo)電凸 塊而對(duì)應(yīng)焊接于該金屬墊上，而可將各該芯片精準(zhǔn)定位于該載具上， 以利于進(jìn)行后續(xù)的制造過程，如此即可避免現(xiàn)有芯片級(jí)封裝結(jié)構(gòu)的制
法中，于采批次方式將多個(gè)具導(dǎo)電凸塊的芯片呈陣列方式粘置于膠片 上，受限于機(jī)具的誤差或其它原因，每一芯片的相對(duì)接置位置無法精 確控制，以及對(duì)應(yīng)于一膠片上多個(gè)芯片接置位置不同于另一膠片上多 個(gè)芯片接置位置，所造成彼此間的相對(duì)位置無法精確定位，導(dǎo)致后續(xù) 移除膠片而在封裝膠體上形成電性連接至該導(dǎo)電凸塊端部的導(dǎo)電跡線 的圖案化制造過程中，必須針對(duì)不同批次的多個(gè)芯片逐一曝光、顯影 情況，造成制造過程步驟與成本的提高及實(shí)務(wù)上無法冇效進(jìn)行量產(chǎn)等 問題。接著即可進(jìn)行封裝作業(yè)，以于該載具上形成用以包覆該多個(gè)芯片 與導(dǎo)電凸塊的封裝膠體，再移除該載具，以使該金屬墊外露出該封裝 膠體且與該封裝膠體的一表面齊平，并于該封裝膠休的表面上形成多 條電性連接至該金屬摯的導(dǎo)電跡線，以及于該導(dǎo)電跡線上敷設(shè)一拒焊 層，并開設(shè)多個(gè)貫穿該拒焊層的開孔，以外露出該導(dǎo)電跡線預(yù)定部分， 以于該導(dǎo)電跡線預(yù)定外露部分上形成導(dǎo)電元件，最后再予切割該封裝 膠體，以形成多個(gè)芯片級(jí)封裝結(jié)構(gòu)，達(dá)到充分量產(chǎn)目的。


圖1為現(xiàn)有的尺寸級(jí)封裝結(jié)構(gòu)示意圖；圖2為美國專利US6，271,469所揭示的尺寸級(jí)封裝結(jié)構(gòu)示意圖； 圖3A至3D為美國專利US7,002，245所揭示的尺寸級(jí)封裝結(jié)構(gòu)及 制法剖面示意圖；圖4A至41為本發(fā)明的芯片級(jí)封裝結(jié)構(gòu)及其制法示意圖； 圖5A至5D為本發(fā)明中表面設(shè)有金屬墊的載具的制法示意圖； 圖6為本發(fā)明的芯片級(jí)封裝結(jié)構(gòu)第二實(shí)施例示意圖；以及 圖7為木發(fā)明的芯片級(jí)封裝結(jié)構(gòu)第三實(shí)施例示意圖。 主要元件符號(hào)說明10 芯片100 作用表面101 焊墊11 介電層 110 貫孔12線路層13拒焊層130開孔14焊球20芯片200作用表面201焊墊202非作用表面203側(cè)面22第一線路層23拒焊層230開孔24焊球25封裝膠體250封裝膠體的表面26第一介電層27第二介電層260， 270貫孔28第二線路層30芯片301焊墊31導(dǎo)電凸塊32導(dǎo)電跡線33拒焊層34焊球35封裝膠體36膠片40芯片400作用表面401焊墊402非作用表面
41導(dǎo)電凸塊42導(dǎo)電跡線422第二導(dǎo)電跡線43拒焊房44導(dǎo)電元件45封裝膠體46載具47, 47，阻層470， 470，開孔48金屬墊480金屬層49介電層說明書第7/10頁具體實(shí)施方式
以下通過特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù) 人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功 效。參閱圖4A至41，為本發(fā)明的芯片級(jí)封裝結(jié)構(gòu)及其制法的示意圖。 如圖4A所示，提供一例如為銅板的金屬材質(zhì)載具46，并于該載具46上敷設(shè)一阻層47，且利用如黃光(photo-lithography)制造過程等曝光、顯影的圖案化方式，以于該阻層47預(yù)定位置形成有外露出該載具46部分表面的開孔470。如圖4B所示，利用電鍍方式以于外露出該阻層開孔470的該載具46表面沉積一金屬墊48，該金屬墊48的材質(zhì)例如為金(Au)或鈀(Pd)等。如圖4C所示，移除該阻層，以精準(zhǔn)于該載具46表面預(yù)定位置形 成有多個(gè)金屬墊48。如圖4D所示，將多個(gè)接置有導(dǎo)電凸塊41的芯片40，藉回焊(reflow) 以將該導(dǎo)電凸塊41而對(duì)應(yīng)焊接于該載具46的金屬墊48上，藉以精準(zhǔn) 將該些芯片40定位于該載具46上。如此即可避免現(xiàn)有芯片級(jí)封裝結(jié) 構(gòu)的制法中，于釆批次方式將多個(gè)具導(dǎo)電凸塊的芯片呈陣列方式粘置 于膠片上，受限于機(jī)具的誤差或其它原因，每一芯片的相對(duì)接置位置 無法精確控制，導(dǎo)致后續(xù)在封裝膠體上形成導(dǎo)電跡線的圖案化制造過 程中，必須針對(duì)不同批次的多個(gè)芯片逐一曝光、顯影，所造成制造過 程步驟與成本的增加及實(shí)務(wù)上無法有效量產(chǎn)等問題。該芯片40具有一作用表面400及一相對(duì)的非作用表面402，并于 各芯片40的作用表面400上形成有多個(gè)焊墊401。接著，進(jìn)行一悍塊 或栓塊形成(bumping or stud bumping)步驟，以于芯片40的各焊墊401 上形成一導(dǎo)電凸塊41，該導(dǎo)電凸塊41可為焊錫凸塊(solderbump)、高 鉛含量焊錫凸塊(high lead solder bump)、金質(zhì)焊塊(gold bump)、或金質(zhì) 栓塊(gold stud bump)等。如圖4E所示，于該載具46上形成用以包覆該多個(gè)芯片40與導(dǎo)電 凸塊41的封裝膠體45。如圖4F圖所示，利用如蝕刻的方式移除該金屬材質(zhì)載具46(如， 板)，以使該金屬墊48外露出該封裝膠體45且與該封裝膠體45的一表 面齊平。如圖4G所示，利用圖案化線路制造過程，以形成多條導(dǎo)電跡線 42于該封裝膠體45的表面上，并使該導(dǎo)電跡線42電性連接至該金屬 墊48。如圖4H所示，敷設(shè)一拒焊層43于該導(dǎo)電跡線42上，并開設(shè)多個(gè) 貫穿該拒焊層43的開孔，以外露出該導(dǎo)電跡線42的預(yù)定部分，而該 導(dǎo)電跡線42的外露部分可為終端部位(terminal)。接著分別形成多個(gè)導(dǎo)電元件44于該導(dǎo)電跡線42的外露部分上。 該導(dǎo)電元件44可例如為圖示的焊球，作為半導(dǎo)體封裝結(jié)構(gòu)的輸入/輸出 端，以使芯片40藉之與外界裝置(未圖示，如印刷電路板等)成電性連 接關(guān)系。如圖4I所示，進(jìn)行一切單作業(yè)而切割該封裝膠體45，以形成多個(gè) 芯片級(jí)封裝結(jié)構(gòu)，以達(dá)量產(chǎn)目的。通過前述的方法，本發(fā)明亦揭示一種尺寸級(jí)封裝結(jié)構(gòu)，包括芯 片40，具有一作用表面400及一相對(duì)的非作用表面402，并于該作用 表面400上形成有多個(gè)導(dǎo)電凸塊41，且各該導(dǎo)電凸塊41的端部形成有 一金屬墊48;封裝膠體45，用以包覆該芯片40及導(dǎo)電凸塊41，并使
該導(dǎo)電凸塊41的端部金屬墊48外露出該封裝膠體45且與該封裝膠體 45的一表面齊平；導(dǎo)電跡線42，形成于該封裝膠體45的表面上并電 性連接至該金屬墊48;拒焊層43，敷設(shè)于該導(dǎo)電跡線42上并開設(shè)有 多個(gè)幵孔，以使外露出該導(dǎo)電跡線42預(yù)定部分；以及導(dǎo)電元件44，形成于該導(dǎo)電跡線42的外露部分上，以供芯片40藉之與外界裝置電性 連接。另參閱圖5A至5D，另外于本發(fā)明中形成有預(yù)定金屬墊的載具的 制法還可包括提供一如玻璃的載具46，以于載具46上以濺鍍方式沉 積一如金(Au)或鈀(Pd)的金屬層480 (如圖5A所示)；利用圖案化方式， 移除部分該金屬層，例如于該金屬層480上敷設(shè)一阻層47'，并使該阻 層47'形成有開孔470'以外露出欲移除的金屬層部分，亦即保留欲形成 有金屬墊的位置上方的阻層(如圖5B所示)；蝕刻移除未為該阻層47， 所覆蓋的金屬層480部分(如圖5C所示)；以及移除該剩余的阻層47，， 以于載具46預(yù)定位置處形成金屬墊48 (如圖5D所示)。再參閱圖6，是顯示本發(fā)明的芯片級(jí)封裝結(jié)構(gòu)第二實(shí)施例的剖面示 意圖。如圖所示，該芯片級(jí)封裝結(jié)構(gòu)與前述實(shí)施例所揭示的大致相同， 其不同處在于可研磨去除封裝膠體45遮覆住芯片40的非作用表面402 的部分，以使芯片40的非作用表面402外露，從而有助于散逸芯片40 運(yùn)作所產(chǎn)生的熱量至外界或大氣中，增進(jìn)封裝結(jié)構(gòu)的散熱效率。參閱圖7，是顯示本發(fā)明的芯片級(jí)封裝結(jié)構(gòu)第三實(shí)施例的剖面示意 圖。如圖所示，該芯片級(jí)封裝結(jié)構(gòu)與前述實(shí)施例所揭示的大致相同， 其不同處在于形成導(dǎo)電跡線42(下稱"第一導(dǎo)電跡線")于封裝膠體45 上后，先敷設(shè)至少一介電層49于該第一導(dǎo)電跡線42上，并開設(shè)多個(gè) 貫穿介電層49的貫孔，以使第一導(dǎo)電跡線42的預(yù)定部分藉該貫孔外 露。接著，亍該介電層49上形成多條第二導(dǎo)電跡線422，并使各第二 導(dǎo)電跡線422與至少一第一導(dǎo)電跡線42的外露部分電性連接。然后，再于第二導(dǎo)電跡線422上敷設(shè)拒焊層43，并開設(shè)多個(gè)貫穿 拒焊層43的開孔，以外露出第二導(dǎo)電跡線422的預(yù)定部分，而該第二 導(dǎo)電跡線422的外露部分可為終端部位。接著，進(jìn)行于各第二導(dǎo)電跡 線422的外露部分(終端)上形成一如焊球的導(dǎo)電元件44，以作為封裝 結(jié)構(gòu)的輸入/輸出端，供與外界裝置作電性連接。如此可通過增加芯片40上的增層數(shù)目而能提升封裝結(jié)構(gòu)中導(dǎo)電跡線布設(shè)的靈活性，從而使 芯片40更能有效地電性連接至外界裝置以進(jìn)行運(yùn)作。因此，本發(fā)明的芯片級(jí)封裝結(jié)構(gòu)及制法主要即先在載具表面預(yù)定 位置處形成位置精準(zhǔn)的金屬墊，以使各該金屬墊的相對(duì)位置可精準(zhǔn)得 知，接著將多個(gè)作用表面形成有多個(gè)導(dǎo)電凸塊的芯片，通過其導(dǎo)電凸 塊而對(duì)應(yīng)焊接于該金屬墊上，進(jìn)而將各該芯片精準(zhǔn)定位于該載具上， 以利于進(jìn)行后續(xù)的制造過程，如此即可避免現(xiàn)有芯片級(jí)封裝結(jié)構(gòu)的制 法中，于采批次方式將多個(gè)具導(dǎo)電凸塊的芯片呈陣列方式粘置于膠片 上，受限于機(jī)具的誤差或其它原因，每一芯片的相對(duì)接置位置無法精 確控制，以及對(duì)應(yīng)于一膠片上多個(gè)芯片接置位置不同于另-膠片上多 個(gè)芯片接置位置，所造成彼此間的相對(duì)位置無法精確定位，導(dǎo)致后續(xù) 移除膠片而在封裝膠體上形成電性連接至該導(dǎo)電凸塊端部的導(dǎo)電跡線 的圖案化制造過程中，必須針對(duì)不同批次的多個(gè)芯片逐一曝光、顯影 情況，造成制造過程步驟與成本的提高及實(shí)務(wù)上無法有效進(jìn)行量產(chǎn)等接著即可進(jìn)行封裝作業(yè)，以于該載具上形成用以包覆該多個(gè)芯片 與導(dǎo)電凸塊的封裝膠體，再移除該載具，以使該金屬墊外露出該封裝 膠體且與該封裝膠體的---表面齊平，并于該封裝膠體的表面上形成多 條電性連接至該金屬墊的導(dǎo)電跡線，以及于該導(dǎo)電跡線上敷設(shè)一拒焊 層，并開設(shè)多個(gè)貫穿該拒焊層的開孔，以外露出該導(dǎo)電跡線預(yù)定部分， 以于該導(dǎo)電跡線預(yù)定外露部分上形成導(dǎo)電元件，最后再予切割該封裝 膠體，以形成多個(gè)芯片級(jí)封裝結(jié)構(gòu)，達(dá)到充分量產(chǎn)目的。上述實(shí)施例僅為例示性說明^:發(fā)明的原理及其功效，而非用于限 制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本^:明的精神及范圍下， 對(duì)上述實(shí)施例進(jìn)行修飾與變化。因此，本發(fā)明的權(quán)利保護(hù)范圍應(yīng)如隨 附的權(quán)利要求所列。
權(quán)利要求
1. 一種芯片級(jí)封裝結(jié)構(gòu)的制法，包括提供一載具，于該載具表面的預(yù)定位置形成有多個(gè)金屬墊；將多個(gè)接置有導(dǎo)電凸塊的芯片，以該導(dǎo)電凸塊對(duì)應(yīng)焊接于該載具的金屬墊上，藉以將該芯片精準(zhǔn)定位于載具上；于該載具上形成包覆該多個(gè)芯片與導(dǎo)電凸塊的封裝膠體；移除該載具，以使該金屬墊外露出該封裝膠體且與該封裝膠體的一表面齊平；形成多條導(dǎo)電跡線于該封裝膠體的表面上，并使該導(dǎo)電跡線電性連接至該金屬墊；敷設(shè)一拒焊層于該導(dǎo)電跡線上，并開設(shè)多個(gè)貫穿該拒焊層的開孔，以外露出該導(dǎo)電跡線預(yù)定部分；分別形成多個(gè)導(dǎo)電元件于該導(dǎo)電跡線預(yù)定外露部分上；以及切割該封裝膠體，以形成多個(gè)芯片級(jí)封裝結(jié)構(gòu)。
2. 根據(jù)權(quán)利要求1所述的芯片級(jí)封裝結(jié)構(gòu)的制法，其中，于該載 具表面的預(yù)定位置形成有多個(gè)金屬墊的制法包括于載具上形成一阻層，該阻層中設(shè)有多個(gè)開孔以外露出該載具部分；于該開孔中形成一金屬墊；移除該阻層，以于該載具表面預(yù)定位置形成金屬墊。
3. 根據(jù)權(quán)利要求2所述的芯片級(jí)封裝結(jié)構(gòu)的制法，其中，該載具 為金屬材質(zhì)，且該金屬墊是以電鍍方式形成。
4. 根據(jù)權(quán)利要求1所述的芯片級(jí)封裝結(jié)構(gòu)的制法，其中，于該載 具表面的預(yù)定位置形成有多個(gè)金屬墊的制法包括于載具上沉積一金屬層；于該金屬層上敷設(shè)一阻層，并使該阻層形成有開孔以外露出欲移 除的金屬層部分，以保留欲形成有金屬墊的位置上方的阻層； 移除未為該阻層所覆蓋的金屬層部分；以及 移除該剩余的阻層，以于載具預(yù)定位置處形成金屬墊。
5. 根據(jù)權(quán)利要求4所述的芯片級(jí)封裝結(jié)構(gòu)的制法，其中，該載具 為玻璃材質(zhì)，該金屬層為金(Au)及鈀(Pd)的其中之一。
6. 根據(jù)權(quán)利要求1所述的芯片級(jí)封裝結(jié)構(gòu)的制法，其中，該金屬 墊的材質(zhì)為金(Au)及鈀(Pd)的其中之- 。
7. 根據(jù)權(quán)利要求1所述的芯片級(jí)封裝結(jié)構(gòu)的制法，其中，選擇利 用研磨方式去除封裝膠體遮覆住芯片的部分，以外露出該芯片。
8. 根據(jù)權(quán)利要求1所述的芯片級(jí)封裝結(jié)構(gòu)的制法，其中，于該導(dǎo) 電跡線與拒焊層間還設(shè)有至少一介電層及多條第二導(dǎo)電跡線。
9. 根據(jù)權(quán)利要求8所述的芯片級(jí)封裝結(jié)構(gòu)的制法，其中，于該導(dǎo) 電跡線上敷設(shè)至少一介電層，并使該導(dǎo)電跡線的預(yù)定部分外露出該介 電層，接著，于該介電層上形成多條第二導(dǎo)電跡線，并使第二導(dǎo)電跡 線與至少一該導(dǎo)電跡線的外露部分電性連接，然后，于第二導(dǎo)電跡線 上敷設(shè)拒焊層，并外露出第二導(dǎo)電跡線的預(yù)定部分，接著，于第二導(dǎo) 電跡線的外露部分上形成導(dǎo)電元件。
10. —種芯片級(jí)封裝結(jié)構(gòu)，包括芯片，具有一作用表面及一相對(duì)的非作用表面，并于該作用表面 上形成有多個(gè)導(dǎo)電凸塊，且各該導(dǎo)電凸塊的端部形成有一金屬墊；封裝膠體，用以包覆該芯片及導(dǎo)電凸塊，并使該導(dǎo)電凸塊端部的 金屬墊外露出該封裝膠體且與該封裝膠體的一表面齊平；導(dǎo)電跡線，形成于該封裝膠體的表面上并電性連接至該金屬墊；拒焊層，敷設(shè)于該導(dǎo)電跡線上并開設(shè)有多個(gè)開孔，以使外露出該 導(dǎo)電跡線預(yù)定部分；以及導(dǎo)電元件，形成于該導(dǎo)電跡線的外露部分上。
11. 根據(jù)權(quán)利要求io所述的芯片級(jí)封裝結(jié)構(gòu)，其中，該金屬墊的材質(zhì)為金(Au)及銫(Pd)的其中之一。
12. 根據(jù)權(quán)利要求10所述的芯片級(jí)封裝結(jié)構(gòu)，其中，該芯片的非 作用表面為封裝膠體所遮覆及外露出該封裝膠體的其中之一。
13. 根據(jù)權(quán)利要求10所述的芯片級(jí)封裝結(jié)構(gòu)，其中，于該導(dǎo)電跡 線與拒焊層間還設(shè)有至少一介電層及多條第二導(dǎo)電跡線。
14. 根據(jù)權(quán)利要求13所述的芯片級(jí)封裝結(jié)構(gòu)，其中，該導(dǎo)電跡線 上敷設(shè)有至少一介電層，并使該導(dǎo)電跡線的預(yù)定部分外露出該介電層， 且該介電層上形成有多條第二導(dǎo)電跡線，并使該第二導(dǎo)電跡線與至少 一該導(dǎo)電跡線的外露部分電性連接，且于該第二導(dǎo)電跡線上敷設(shè)有外 露出第二導(dǎo)電跡線預(yù)定部分的拒焊層，以及于該第二導(dǎo)電跡線的外露 部分上形成有導(dǎo)電元件。
全文摘要
本發(fā)明公開了一種芯片級(jí)封裝結(jié)構(gòu)及其制法，是提供一表面預(yù)定位置形成有多個(gè)金屬墊的載具，以將接置有導(dǎo)電凸塊的多個(gè)芯片藉該導(dǎo)電凸塊對(duì)應(yīng)焊接于該載具的金屬墊上，從而將多個(gè)芯片精準(zhǔn)定位于載具上，避免現(xiàn)有芯片定位不佳問題，接著，于該載具上形成包覆該多個(gè)芯片與導(dǎo)電凸塊的封裝膠體，接著移除該載具，以使該金屬墊外露出該封裝膠體且與該封裝膠體的一表面齊平，并于該封裝膠體的表面上形成電性連接至該金屬墊的導(dǎo)電跡線，之后敷設(shè)一拒焊層于該導(dǎo)電跡線上，并使導(dǎo)電跡線預(yù)定部分外露出該拒焊層，以于該導(dǎo)電跡線預(yù)定外露部分上形成導(dǎo)電元件，再切割該封裝膠體，以形成多個(gè)具有芯片的芯片級(jí)封裝結(jié)構(gòu)。
文檔編號(hào)H01L21/50GK101211793SQ20061016998
公開日2008年7月2日 申請(qǐng)日期2006年12月26日 優(yōu)先權(quán)日2006年12月26日
發(fā)明者普翰屏, 蕭承旭, 黃建屏 申請(qǐng)人:矽品精密工業(yè)股份有限公司