專利名稱：柵氧化層的制作方法及半導體器件的制作方法
技術領域：
本發(fā)明涉及半導體器件制作工藝，尤其是一種柵氧化層的制作方法及含 有所述柵氧化層的半導體器件的制作方法。
背景技術：
隨著半導體制造技術的飛速發(fā)展，為了達到更快的運算速度、更大的數(shù) 據(jù)存儲量以及更多的功能，半導體芯片朝向更高的器件密度、高集成度方向 發(fā)展。因此，半導體器件的尺寸也隨之不斷減小。傳統(tǒng)的半導體單元例如MOS場效應晶體管(metal-oxide-semiconductor fidd-effect-transistor， MOSFET)的結構如附圖l所示，半導體襯底l上依次形 成有柵氧化層2和柵極3,所述柵氧化層2為二氧化硅或者氧化硅-氮化硅 - 氧 化硅層等，所述柵極3為多晶硅層，在柵極3兩側的半導體襯底1內形成有源漏 極5。傳統(tǒng)的柵氧化層的制作工藝是采用熱氧化法，在高溫環(huán)境下，將半導體 襯底暴露在含氧環(huán)境中，通常形成的柵氧化層的厚度都在幾十埃左右，所述 工藝通常在爐管中實現(xiàn)。申請?zhí)枮?00410089727的中國專利申請文件提供一種柵氧化層的制作方 法，參考附圖2所示，先4是供半導體襯底101，此半導體襯底101上包含隔離結 構108,以隔離出有源區(qū)，且于有源區(qū)隔離結構108的側壁已形成間隙壁111， 半導體襯底101上還形成有墊氧化層102，接著，以具有間隙壁lll的隔離結構 108當作掩模，于半導體襯底101內注入摻雜劑，所述摻雜劑例如是氮離子， 形成摻雜區(qū)112,此摻雜區(qū)112的氧化速率較其它未摻雜區(qū)域的氧化速率低； 然后，參考附圖3所示，移除間隙壁lll后，再移除墊氧化層102與部分隔離結構108,形成隔離結構108a,以暴露出半導體襯底101的表面以及隔離結構頂 角附近114的半導體襯底；接著，參考附圖4所示，進行熱氧化工藝以于半導 體襯底101上形成4冊氧化層116。依照上述方法，以具有間隙壁的隔離結構當作掩模，在半導體襯底注入 氮離子，以降低其氧化硅成長速率，溝槽頂角周圍部分的氧化速率與半導體 襯底中心區(qū)域的氧化速率大致相同。但是，上述柵氧化層的制作方法目的在 于消除隔離結構對形成柵氧化層厚度均勻性的影響，而且，所述技術在溝槽 頂角周圍部分并未形成阻擋層，當要求形成的柵氧化層的厚度更薄時，溝槽 頂角周圍部分的氧化速率太快，無法達到控制厚度的要求，因此，形成的柵 氧化層的厚度與采用現(xiàn)有熱氧化方法形成的柵氧化層的厚度相當，在20A以 上。除此之外，所述工藝在半導體襯底內注入氮離子，受離子注入技術的局 限，氮離子的注入不均勻，在柵氧化層厚度較薄的情況下，形成的柵氧化層 的厚度控制不均勻，而且，離子注入技術對半導體襯底的損傷程度也不均勻， 這就使熱氧化形成4冊氧化層時的氧化速率的不均勻，仍導致形成的柵氧化層 厚度控制的不均勻。隨著整個半導體器件的尺寸越來越小，柵氧化層的厚度也越做越薄，利 用傳統(tǒng)爐管工藝無法實現(xiàn)厚度在20A以下的柵氧化層。而且，即便是對于厚度 在30A至60A的柵氧化層，為了控制厚度均勻性，現(xiàn)有爐管工藝只能釆用較低 的反應溫度(通常為70(TC至95(TC ),致使形成的柵氧化層的缺陷密度增力口。 因此，在更小的半導體器件下，形成更薄，更易控制厚度的柵氧化層成為一 個具有挑戰(zhàn)性的任務。發(fā)明內容本發(fā)明解決的問題是提供一種柵氧化層的制作方法，以減少柵氧化層的 厚度，解決現(xiàn)有柵氧化層的制作方法形成的柵氧化層的厚度遭遇技術上的瓶頸，不能滿足器件尺寸進一步減小的需要。為解決上述問題，本發(fā)明提供一種柵氧化層的制作方法，包括在半導 體襯底上形成氧化阻擋層；對氧化阻擋層以及半導體襯底進行氧化處理，形 成柵氧化層。其中，所述氧化阻擋層為對半導體村底進行氮化處理的產物，為氮化硅 或者氮氧化硅或者氮化硅和氮氧化硅的混合物，厚度為5至12埃。進一步，將半導體襯底在含有N20或者NO或者NH3的環(huán)境中進行氮化處 理形成氧化阻擋層，其中，N20或者NO或者NH3的流量為0.1至10slm。氮化 處理形成氧化阻擋層的環(huán)境還含有0至10slm的N2或者惰性氣體。其中，所述柵氧化層的厚度小于等于50埃，進一步，所述柵氧化層的厚 度小于等于20埃。對氧化阻擋層以及半導體襯底進行氧化處理形成柵氧化層的工藝為干氧 氧化或者濕氧氧化。其中，干氧氧化的溫度為70(TC至IIO(TC,濕氧氧化處 理的溫度為700。C至IOO(TC。本發(fā)明還提供一種柵氧化層的制作方法，包括在半導體襯底上形成氧 化阻擋層；對氧化阻擋層以及半導體襯底進行氧化處理，形成柵氧化層；對 柵氧化層進行氮化處理。其中，所述氧化阻擋層為對半導體襯底進行氮化處理的產物，為氮化硅 或者氮氧化硅或者氮化硅和氮氧化硅的混合物，厚度為5至12埃。對氧化阻擋層以及半導體襯底進行氧化處理形成柵氧化層的工藝為干氧 氧化或者濕氧氧化。其中，干氧氧化的溫度為70(TC至IIO(TC，濕氧氧化處 理的溫度為70(TC至IOO(TC。其中，所述柵氧化層的厚度小于等于50埃，進一步，所述柵氧化層的厚度小于等于20埃。本發(fā)明還提供一種半導體器件的制作方法，包括在半導體襯底上形成 氧化阻擋層；對氧化阻擋層以及半導體襯底進行氧化處理，形成柵氧化層； 柵氧化層上形成多晶硅層；刻蝕多晶硅層和柵氧化層形成柵極結構；在柵極 結構兩側的半導體襯底內形成源極和漏極。所述柵氧化層的厚度小于等于50 埃，進一步，所述^f冊氧化層的厚度小于等于20埃。本發(fā)明提供另一種半導體器件的制作方法，包括在半導體襯底上形成 氧化阻擋層；對氧化阻擋層以及半導體襯底進行氧化處理，形成柵氧化層； 對柵氧化層進行氮化處理；柵氧化層上形成多晶硅層；刻蝕多晶硅層和柵氧 化層形成柵極結構；在柵極結構兩側的半導體襯底內形成源極和漏極。所述 柵氧化層的厚度小于等于50埃，進一步，所述柵氧化層的厚度小于等于20 埃。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點1、 本發(fā)明柵氧化層的制作方法首先在半導體村底上形成氧化阻擋層，然 后對氧化阻擋層以及半導體襯底進行氧化處理，由于半導體襯底上氧化阻擋層的存在降低了進行氧化處理形成柵氧化層的氧化速率，因此，使柵氧化層 的形成速率比較容易控制，從而使柵氧化層的厚度比較容易控制，使形成柵 氧化層形成的柵氧化層的厚度可達到20埃以下，在半導體器件的尺寸越做越 小的情況下，突破了現(xiàn)有技術形成柵氧化層厚度大于等于20埃的瓶頸。2、 采用本發(fā)明所述的工藝方法，形成柵氧化層的溫度可以設定在較寬的 范圍內，為70(TC至IIOO'C,也就是說，在目標厚度相同的情況下，可以提 高形成柵氧化層的溫度， 一般情況下，可以將溫度提高IO(TC至15(TC。提高 形成柵氧化層的溫度可以使柵氧化層更致密，襯底與柵氧化層的界面更平滑， 減少界面晶格缺陷，從而減小穿過該柵氧化層的漏電流，提高擊穿電壓，并能夠有效^是高載流子遷移率。3、本發(fā)明所述方法可直接使用傳統(tǒng)的熱氧化設備制作柵氧化層，使傳統(tǒng) 的熱氧化設備能夠適應器件進一步減小的需要，形成更薄的柵氧化層，使更 小器件的柵氧化層制作工藝不需要引入新的昂貴工藝和設備，節(jié)約了成本。 同時，由于進行氮化處理形成氧化阻擋層以及對氧化阻擋層和半導體襯底進 行熱氧化形成柵氧化層的工藝均可在爐管實現(xiàn)，因此可以將兩個工藝在同一 爐管中實現(xiàn)，提高了可制造性和產能。


圖l是現(xiàn)有技術半導體器件的結構示意圖； 圖2至圖4是現(xiàn)有技術柵氧化層制作方法的剖面結構示意圖； 圖5是本發(fā)明實施例1的工藝流程圖； 圖6至圖7是本發(fā)明柵氧化層制作方法的剖面結構示意圖； 圖8是本發(fā)明實施例2的工藝流程圖。
具體實施方式
本發(fā)明的本質在于首先在半導體襯底上形成氧化阻擋層，所述氧化阻擋 層為對半導體村底進行氮化處理的產物，在隨后對氧化阻擋層以及半導體襯 底進行氧化處理形成柵氧化層的工藝中，氧化阻擋層的存在大大降低了半導 體襯底的氧化速率，因此，使形成柵氧化層的工藝更容易控制，可以形成更 薄的柵氧化層。采用本發(fā)明的方法形成的柵氧化層的在厚度可小于等于20埃。下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。實施例1首先，本發(fā)明提供一種柵氧化層的制作方法，參考附圖5所示，步驟S101, 提供半導體襯底；步驟S102,在半導體襯底上形成氧化阻擋層；步驟S103,對氧化阻擋層以及半導體襯底進行氧化處理，形成柵氧化層。首先，參考附圖6所示，提供半導體襯底100,所述半導體襯底100較好 的是半導體硅，例如n型或者P型硅，還可能是絕緣體上硅、硅鍺等半導體 材料。通常情況下，半導體襯底的表面總是存在一定厚度的氧化物，或者其它 吸附在半導體襯底表面的雜質，因此，在形成氧化阻擋層之前，應該對半導 體襯底進行清洗。清洗工藝可以采用現(xiàn)有技術的任何常規(guī)工藝，但是應該盡 可能的清除半導體村底表面上的氧化物以及吸附的其它雜質。本實施例給出一種可供選擇的清洗半導體襯底的實施工藝采用帶有緩 沖試劑例如氟化銨的氟化氫溶液、或者釆用稀釋的氟化氫溶液清洗30秒至300 秒，之后，再采用RCA清洗工藝清洗1至10min,清洗過程可以輔助兆聲波清 洗。所述RCA清洗工藝為先使用SC1清洗液(NH40H/H2(VH20-1:1:5)清洗， 再使用SC2清洗液(HCL/H2(V H20=1:1:6)清洗。清洗以后，為使半導體襯底表面形成的原生氧化層的厚度盡可能小，應 使半導體襯底襯底盡快進入形成氧化阻擋層的工藝，通常情況下，應該在清 洗之后12小時以內進行氧化阻擋層的形成工藝，較好的是在4小時甚至1小 時之內在半導體表面形成氧化阻擋層。在本實施例的一個具體實施方式
中， 在氧化阻擋層110形成工藝之前，半導體襯底100表面形成的原生氧化層的 厚度小于等于7埃，在較佳的工藝條件下，形成的原生氧化層的厚度在5埃 甚至2埃以下。清洗半導體村底100之后，在半導體襯底100表面形成氧化阻擋層110， 所述氧化阻擋層110為對半導體襯底以及半導體襯底上的原生氧化層進行氮 化處理的產物。在本發(fā)明中，如果沒有特殊說明，所述的半導體襯底100包 括在半導體襯底100上生成的原生氧化層，在隨后的氮化或者氧化工藝中，對半導體襯底ioo進行工藝處理時，包括對原生氧化層的氮化或者氧化處理。形成氧化阻擋層110的工藝為對半導體襯底100進行氮化處理，將半導體襯底100放置在反應室內，通入N20或者NO或者NH3等含氮氣體，所述含 氮氣體的流量為O.lslm至10slm ( lslm-l/min )，同時，通入0至10slm的N2或 者惰性氣體，在650。C至1000。C的溫度條件下，5min至60min之后，在半導體 村底100上形成厚度在5埃至12埃的氧化阻擋層110,半導體襯底100為硅 或者絕緣體上硅時，形成的氧化阻擋層110為氮化硅或者氮氧化硅中的一種 或者兩種的混合物。參考附圖7所示，對氧化阻擋層110以及半導體村底100進行氧化處理， 形成柵氧化層120,所述柵氧化層120的厚度易于控制，更好的是，可以形成 厚度較小的柵氧化層。本實施例形成的柵氧化層120的厚度小于等于100埃， 更進一步，形成的柵氧化層的厚度小于等于50埃，最優(yōu)選的，形成的柵氧化 層的厚度小于等于20埃。對氧化阻擋層110以及半導體襯底100進行氧化處理的工藝過程中，氧 化劑通過氧化阻擋層110對半導體村底100進行氧化時，對所述的氧化阻擋 層110也產生氧化作用，最終，使所述的氧化阻擋層110以及半導體襯底100 被氧化成為柵氧化層120。隨著氧化處理工藝以及氧化處理時間的不同，對所 述的氧化阻擋層110進行氧化的程度也存在一定的差異，可能存在氧化阻擋 層110沒有被完全氧化的程度。但是在本發(fā)明中，即使部分氧化阻擋層110 沒有被氧化，由于其厚度較小，也同樣構成柵氧化層120的一部分，對最終 柵氧化層120的性能也不會產生不良影響。對氧化阻擋層110以及半導體襯底100進行氧化處理的工藝例如采用熱 氧化法，可以是千氧氧化或者濕氧氧化。干氧氧化的溫度為70(TC至IIO(TC， 較好的是800。C至1000°C,濕氧氧化的溫度為70(TC至IOO(TC，較好的是800。C至1000 °C。在本發(fā)明的一個具體實施方式
中，在反應室內通入氧化性的氣體，例如流量為lslm至10slm的O2,同時通入流量為0至10slm的N2或者惰性氣體做為 稀釋氣體還可以通入含氯氣體以消除半導體襯底與柵氧化層界面的電荷。例 如，該含氯氣體為流量為0至lslm的三氯乙烯。氧化溫度為70(TC至IOO(TC， 氧化時間為1 min至60min 。采用本實施例所述的工藝，形成的柵氧化層的厚度可達到20埃以下，較 好的柵氧化層的厚度為12埃至18埃，在半導體器件的尺寸越做越小的情況 下，突破了現(xiàn)有技術形成柵氧化層厚度大于20埃的瓶頸?，F(xiàn)有技術中，為了控制柵氧化層的厚度均勻性，只有通過降低氧化溫度 以減緩氧化速率，因此，通常將柵氧化層的形成溫度設定700。C至95(TC,采 用本實施例所述的工藝方法，由于在半導體襯底上形成的氧化阻擋層可以起 到降低氧化速率的作用，因此，形成柵氧化層的溫度可以設定在較寬的范圍 內，為70(TC至UO(TC,較好的是700'C至IOO(TC。也就是說，在目標厚度 相同的情況下，可以提高形成柵氧化層的溫度，一4殳情況下，可以將溫度提 高IO(TC至150°C。提高形成柵氧化層的溫度可以減少半導體襯底與柵氧化層 的界面晶格缺陷，使界面平滑，從而使半導體襯底內摻雜離子例如硼離子的 電阻增大；而且，使半導體器件的柵氧化層產生較小的漏電流，并產生更高 的載流子遷移率。在較佳的實施方式中，在氧化溫度為700'C至IOO(TC的工 藝條件下可形成厚度小于等于20埃的柵氧化層，在氧化溫度為IOOO'C至1100 。C的工藝條件下，較佳的是形成的厚度在30埃至70埃的柵氧化層。本實施例所述的在半導體襯底上形成氧化阻擋層的工藝以及對氧化阻擋 層以及半導體襯底進行氧化處理，形成柵氧化層的工藝都可在傳統(tǒng)的爐管中 進行，避免了現(xiàn)有技術利用傳統(tǒng)的爐管直接進行熱氧化工藝形成的柵氧化層厚度大于20埃的缺陷。使傳統(tǒng)的熱氧化設備能夠適應器件進一步減小的需要, 形成更薄的柵氧化層，使更小器件的柵氧化層制作工藝不需要引入新的昂貴 工藝和設備，節(jié)約了成本。同時，由于進行氮化處理形成氧化阻擋層以及對 氧化阻擋層和半導體襯底進行熱氧化形成柵氧化層的工藝均可在爐管實現(xiàn)， 因此可以將兩個工藝在同一爐管中實現(xiàn)，提高了可制造性和產能。綜上所述，本實施例所述柵氧化層的制作方法，不僅可以使形成的柵氧 化層的厚度易于控制，形成厚度較小的柵氧化層，例如形成厚度在20埃以下 的柵氧化層，而且，相比現(xiàn)有技術，可以提高采用氧化工藝形成柵氧化層的 溫度，改善形成的柵氧化層的性能。實施例2本發(fā)明還提供一種柵氧化層的制作方法，參考附圖8所示，步驟S201， 提供半導體襯底；步驟S202,在半導體襯底上形成氧化阻擋層；步驟S203， 對氧化阻擋層以及半導體村底進行氧化處理，形成柵氧化層；步驟S204,對 柵氧化層進行氮化處理。本實施例中，在半導體襯底上形成氧化阻擋層，對氧化阻擋層以及半導 體襯底進行氧化處理，形成柵氧化層的工藝與實施例1中的工藝方法完全相 同，可參考實施例l,在此不做進一步的描述。對柵氧化層進行氮化處理的目的在于在柵氧化層中摻入氮元素，以提高 所述柵氧化層的性能，例如提高所述柵氧化層抵抗硼離子滲入的能力，并使 柵氧化層具有更好的擊穿電流特性，降低^^氧化層的熱載流子注入效應。對柵氧化層進行氮化處理的工藝為為現(xiàn)有技術，本實施例給出一種實施 方式，在反應室內，通入N20或者NO或者NH3等含氮氣體，在80(TC至1000 。C的溫度條件下對柵氧化層進行氮化處理。本實施例通過對柵氧化層進行氮化處理，在柵氧化層中摻入氮，進一步提高了所述柵氧化層的介電常數(shù)，從而可減小穿過該柵氧化層的隧道漏電流 并提高擊穿電壓，并能夠有效阻止后續(xù)工藝中形成的柵極中的摻雜離子例如 磷穿透所述柵氧化層，提高了形成的器件的穩(wěn)定性。實施例3本實施例還一種半導體器件的制作方法，包括在半導體襯底上形成氧 化阻擋層；對氧化阻擋層以及半導體村底進行氧化處理，形成柵氧化層；柵 氧化層上形成多晶硅層；刻蝕多晶硅層和柵氧化層形成柵極結構；在柵極結 構兩側的半導體襯底內形成源極和漏極。所述柵氧化層的厚度小于等于20埃。其中，在半導體村底上形成氧化阻擋層，對氧化阻擋層以及半導體襯底 進行氧化處理，形成柵氧化層的工藝與實施例1中的工藝方法完全相同，可 參考實施例l，在此不做進一步的描述。在半導體襯底上形成柵氧化層之后，在柵氧化層上形成多晶硅層，形成多晶硅層的工藝例如采用化學氣相沉積法，之后，刻蝕多晶硅層、柵氧化層， 形成柵極結構。之后，在柵極兩側的半導體襯底中進行離子注入，形成源極和漏極，離 子注入的深度為現(xiàn)有技術，可根據(jù)不同的注入深度要求調整離子注入的能量 和劑量。離子注入之后，也可以進行熱退火的工藝，使注入的離子更好的分 散。最后，去除光刻膠層以及抗反射層。隨著半導體器件的逐漸縮小，對于器件的柵極以及柵氧化層的尺寸控制 變的越來越重要，本發(fā)明通過調整形成柵氧化層的制作工藝，使形成的柵氧 化層的厚度小于等于IOO埃，甚至小于等于20埃，使形成的半導體器件的尺 寸進一步減小。實施例4本實施例提供一種半導體器件的制作方法，包括在半導體襯底上形成氧化阻擋層；對氧化阻擋層以及半導體襯底進行氧化處理，形成柵氧化層； 對柵氧化層進行氮化處理；柵氧化層上形成多晶硅層；刻蝕多晶硅層和柵氧 化層形成柵極結構；在柵極結構兩側的半導體襯底內形成源極和漏極。其中，在半導體襯底上形成氧化阻擋層，對氧化阻擋層以及半導體襯底 進行氧化處理，形成^^氧化層的工藝與實施例1中的工藝方法完全相同，可 參考實施例1，對柵氧化層進行氮化處理的工藝與實施例2的工藝相同，在此 不做進一步的描述。對柵氧化層進行氮化處理之后，在柵氧化層上形成多晶硅層，形成多晶 硅層的工藝例如采用化學氣相沉積法，之后，刻蝕多晶硅層、柵氧化層，形 成柵極結構。之后，在柵極兩側的半導體襯底中進行離子注入，形成源極和漏極，離 子注入的深度為現(xiàn)有技術，可根據(jù)不同的注入深度要求調整離子注入的能量 和劑量。離子注入之后，也可以進行熱退火的工藝。最后，去除光刻膠層以 及抗反射層。隨著半導體器件的逐漸縮小，對于器件的柵極以及柵氧化層的尺寸控制 變的越來越重要，本發(fā)明通過調整形成柵氧化層的制作工藝，使形成的柵氧 化層的厚度小于等于IOO埃，甚至小于等于20埃，使形成的半導體器件的尺 寸進一步減小。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本 領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改， 因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1. 一種柵氧化層的制作方法，其特征在于，包括在半導體襯底上形成氧化阻擋層；對氧化阻擋層以及半導體襯底進行氧化處理，形成柵氧化層。
2. 根據(jù)權利要求1所述柵氧化層的制作方法，其特征在于，所述氧化阻 擋層為對半導體襯底進行氮化處理的產物。
3. 根據(jù)權利要求2所述柵氧化層的制作方法，其特征在于，所述氧化阻 擋層為為氮化硅或者氮氧化硅或者氮化硅和氮氧化硅的混合物。
4. 根據(jù)權利要求1所述柵氧化層的制作方法，其特征在于，所述氧化阻 擋層的厚度為5至12埃。
5. 根據(jù)權利要求1至4中任一項所述柵氧化層的制作方法，其特征在于， 將半導體襯底在含有N20或者NO或者NH3的環(huán)境中進行氮化處理形成氧化阻 擋層。
6. 根據(jù)權利要求5所述柵氧化層的制作方法，其特征在于，N20或者NO 或者NH3的流量為0.1至10slm。
7. 根據(jù)權利要求5所述柵氧化層的制作方法，其特征在于，氮化處理形 成氧化阻擋層的環(huán)境還含有0至10slm的N2或者惰性氣體。
8. 根據(jù)權利要求1所述柵氧化層的制作方法，其特征在于，所述柵氧化 層的厚度小于等于50埃。
9. 根據(jù)權利要求8所述柵氧化層的制作方法，其特征在于，所述柵氧化 層的厚度小于等于20埃。
10. 根據(jù)權利要求1所述柵氧化層的制作方法，其特征在于，對氧化阻 擋層以及半導體村底進行氧化處理形成柵氧化層的工藝為干氧氧化或者濕氧 氧化。
11. 根據(jù)權利要求10所述柵氧化層的制作方法，其特征在于，千氧氧化的溫度為700。C至IIOO'C，濕氧氧化處理的溫度為70(TC至IOO(TC。
12. —種柵氧化層的制作方法，其特征在于，包括在半導體襯底上形 成氧化阻擋層；對氧化阻擋層以及半導體村底進行氧化處理，形成柵氧化層； 對柵氧化層進行氮化處理。
13. 根據(jù)權利要求12所述柵氧化層的制作方法，其特征在于，所述氧 化阻擋層為對半導體襯底進行氮化處理的產物。
14. 根據(jù)權利要求13所述柵氧化層的制作方法，其特征在于，所述氧 化阻擋層為氮化硅或者氮氧化硅或者氮化硅和氮氧化硅的混合物。
15. 根據(jù)權利要求12所述柵氧化層的制作方法，其特征在于，所述氧 化阻擋層的厚度為5至12埃。
16. 根據(jù)權利要求12所述柵氧化層的制作方法，其特征在于，對氧化 阻擋層以及半導體襯底進行氧化處理形成柵氧化層的工藝為干氧氧化或者濕 氧氧化。
17. 根據(jù)權利要求16所述柵氧化層的制作方法，其特征在于，干氧氧 化的溫度為70(TC至1100。C，濕氧氧化的溫度為700。C至IOO(TC。
18. 根據(jù)權利要求12所述柵氧化層的制作方法，其特征在于，所述柵 氧化層的厚度小于等于50埃。
19. 根據(jù)權利要求18所述柵氧化層的制作方法，其特征在于，所述柵 氧化層的厚度小于等于20埃。
20. —種半導體器件的制作方法，其特征在于，包括在半導體襯底上 形成氧化阻擋層；對氧化阻擋層以及半導體襯底進行氧化處理，形成柵氧化 層；柵氧化層上形成多晶硅層；刻蝕多晶硅層和柵氧化層形成柵極結構；在 柵-f及結構兩側的半導體襯底內形成源極和漏極。
21. 根據(jù)權利要求20所述柵氧化層的制作方法，其特征在于，所述柵氧化層的厚度小于等于50埃。
22. 根據(jù)權利要求21所述柵氧化層的制作方法，其特征在于，所述柵 氧化層的厚度小于等于20埃。
23. —種半導體器件的制作方法，其特征在于，包括在半導體襯底上 形成氧化阻擋層；對氧化阻擋層以及半導體襯底進行氧化處理，形成柵氧化 層；對柵氧化層進行氮化處理；柵氧化層上形成多晶硅層；刻蝕多晶硅層和 柵氧化層形成斥冊極結構；在柵極結構兩側的半導體襯底內形成源極和漏極。
24. 根據(jù)權利要求23所述柵氧化層的制作方法，其特征在于，所述柵 氧化層的厚度小于等于50埃。
25. 根據(jù)權利要求24所述柵氧化層的制作方法，其特征在于，所述柵 氧化層的厚度小于等于20埃。
全文摘要
一種柵氧化層的制作方法，包括在半導體襯底上形成氧化阻擋層；對氧化阻擋層以及半導體襯底進行氧化處理，形成柵氧化層。所述方法使柵氧化層的形成速率比較容易控制，形成的柵氧化層的厚度可達到20埃以下。
文檔編號H01L21/316GK101271840SQ200710038449
公開日2008年9月24日 申請日期2007年3月22日 優(yōu)先權日2007年3月22日
發(fā)明者張復雄, 虞肖鵬 申請人:中芯國際集成電路制造(上海)有限公司