專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種具有布線層及接觸插塞的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
在現(xiàn)有的半導(dǎo)體裝置中，包括上層的二個(gè)布線層之間經(jīng)由下層的布線層、及接觸插塞連接的裝置(例如參照專利文獻(xiàn)1、2)。在專利文獻(xiàn)1中，與接觸插塞連接的下部電極130c經(jīng)過開口127c，通過由多晶硅膜構(gòu)成的布線123c、接觸插塞130d，與布線133c電連接(參照?qǐng)D20)。在專利文獻(xiàn)2中，布線206a通過接觸插塞204a、由多晶硅構(gòu)成的高電阻元件層211、接觸插塞204b，而與布線206b電連接(參照?qǐng)D21)。
專利文獻(xiàn)1特開2000-164812號(hào)公報(bào)專利文獻(xiàn)2特開2003-243522號(hào)公報(bào)專利文獻(xiàn)3特開平8-181205號(hào)公報(bào)專利文獻(xiàn)4特開2002-353328號(hào)公報(bào)在專利文獻(xiàn)1的布線結(jié)構(gòu)中，由于需要下部電極130c、布線133c、接觸插塞130d、布線123c，因此存在為了形成這些布線要素制造步驟數(shù)較多的問題。
并且，在連接二個(gè)接觸插塞的下層布線上，如果使用專利文獻(xiàn)1所示的由多晶硅膜構(gòu)成的布線123c、專利文獻(xiàn)2所示的由多晶硅構(gòu)成的高電阻元件層211，則存在布線電阻變大的缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的主要課題在于減少制造步驟數(shù)的同時(shí)使二個(gè)布線層之間電連接。
在本發(fā)明的第一視點(diǎn)下，在半導(dǎo)體裝置中，其特征在于，在二個(gè)布線各自的下層部中，具有接觸插塞，其形成為多珠串接形狀至狹縫狀，并且使上述二個(gè)布線電連接。
在本發(fā)明的第二視點(diǎn)下，在半導(dǎo)體裝置中，其特征在于，具有在基板上形成SRAM單元的第一區(qū)域；針對(duì)預(yù)定的上述SRAM單元數(shù)設(shè)置的電源懸掛部；上述第一區(qū)域和上述電源懸掛部之間的第二區(qū)域；從上述第一區(qū)域連續(xù)到上述電源懸掛部的嵌入布線，上述第一區(qū)域和上述第二區(qū)域及上述電源懸掛部在上述基板上在水平方向上連續(xù)。
在本發(fā)明的第三視點(diǎn)下，其特征在于包括以下步驟向?qū)娱g絕緣膜上涂敷保護(hù)層后，通過中間掩模進(jìn)行曝光及顯影，從而在上述保護(hù)層上形成多珠串接形狀至狹縫狀的圖案部的步驟，上述中間掩模具有以比圓形的接觸孔徑小的間距寬度排列三個(gè)以上的接觸圖案；以上述保護(hù)層為掩模，至少在上述層間絕緣膜上形成多珠串接形狀至狹縫狀的開口部的步驟；在上述開口部上形成多珠串接形狀至狹縫狀的接觸插塞的步驟；在含有上述接觸插塞的上述層間絕緣膜上形成互相分離的二個(gè)布線的步驟。
根據(jù)本發(fā)明，為了電連接二個(gè)布線，在布線要素中形成二個(gè)布線及接觸插塞這二個(gè)結(jié)構(gòu)即可，和現(xiàn)有的制造方法相比，制造步驟減少，可實(shí)現(xiàn)從接觸插塞上層開始的最佳的布線結(jié)構(gòu)布局。并且，在形成連接到其他布線、元件的接觸插塞的同時(shí)，形成多珠串接形狀的接觸插塞，因此和現(xiàn)有技術(shù)相比，具有可以低電阻電連接布線的優(yōu)點(diǎn)。


圖1(A)是示意地表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖1(B)是X-X’之間的剖視圖。
圖2是示意地表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的制造方法的第一步驟的剖視圖。
圖3是示意地表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的制造方法的第二步驟的剖視圖。
圖4是示意地表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的制造方法的第三步驟的剖視圖。
圖5是示意地表示在本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的制造方法中使用的中間掩模的結(jié)構(gòu)的局部俯視圖。
圖6是示意地表示在本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的制造方法中使用的用于形成多珠串接形狀的開口部的保護(hù)層的結(jié)構(gòu)的局部俯視圖。
圖7(A)是示意地表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖7(B)是X-X’之間的剖視圖。
圖8是示意地表示在本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的制造方法中使用的用于形成狹縫狀的開口部的保護(hù)層的結(jié)構(gòu)的局部俯視圖。
圖9(A)是示意地表示本發(fā)明的實(shí)施方式3的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖9(B)是X-X’之間的剖視圖。
圖10是示意地表示本發(fā)明的實(shí)施方式3的半導(dǎo)體裝置的制造方法的第一步驟的剖視圖。
圖11是示意地表示本發(fā)明的實(shí)施方式3的半導(dǎo)體裝置的制造方法的第二步驟的剖視圖。
圖12(A)是示意地表示本發(fā)明的實(shí)施方式4的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖12(B)是X-X’之間的剖視圖。
圖13(A)是示意地表示本發(fā)明的實(shí)施方式5的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖13(B)是X-X’之間的剖視圖。
圖14(A)是示意地表示本發(fā)明的實(shí)施方式6的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖14(B)是X-X’之間的剖視圖。
圖15(A)是示意地表示本發(fā)明的實(shí)施方式7的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖15(B)是X-X’之間的剖視圖。
圖16(A)是示意地表示本發(fā)明的實(shí)施方式8的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖16(B)是X-X’之間的剖視圖。
圖17是示意地表示本發(fā)明的實(shí)施方式9的半導(dǎo)體裝置的結(jié)構(gòu)的局部俯視圖。
圖18是示意地表示本發(fā)明的實(shí)施方式9的半導(dǎo)體裝置的結(jié)構(gòu)的圖17的Y-Y’之間的局部剖視圖。
圖19是本發(fā)明的實(shí)施方式9的半導(dǎo)體裝置的一個(gè)單元的等效電路圖。
圖20是示意地表示現(xiàn)有例1的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖。
圖21是示意地表示現(xiàn)有例2的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖。
圖22是示意地表示現(xiàn)有例3的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖。
圖23是示意地表示現(xiàn)有例4的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖。
附圖標(biāo)記1半導(dǎo)體基板(硅基板)2元件分離絕緣膜(氧化硅膜)3柵極絕緣膜(氧化硅膜)4a柵電極(多晶硅)4b布線(多晶硅)5側(cè)壁絕緣膜(氧化硅膜)6源極/漏極區(qū)域(雜質(zhì)擴(kuò)散區(qū)域)7蝕刻阻止絕緣膜(氮化硅膜)8層間絕緣膜(氧化硅膜)8a、8b、8c、8d開口部9a、9b、9c、9d接觸插塞(鎢)10層間絕緣膜(硅絕緣膜)10a、10b、10c、10d開口部11A、11B、11C、11D布線12a、12b、12c、12d金屬阻擋層(氮化鈦)
13a、13b、13c、13d布線層(鎢)14金屬層(鎢)15絕緣膜(氧化硅膜)16介電膜(氧化鉭)17電極17a開口部18金屬阻擋層(氮化鈦)19金屬層(鎢)20中間掩模20a接觸圖案21保護(hù)層21a、21b、21c、21d圖案部121硅基板122元件分離膜123a柵電極123b、123c布線124源極/漏極區(qū)域125絕緣膜127c、127d開口130a、130d接觸插塞130c下部電極131通用電容絕緣膜133a、133c金屬布線133b通用上部電極135、136雙層結(jié)構(gòu)布線137、138電容元件204a、204b接觸插塞205層間絕緣膜206a、206b布線層207層間絕緣膜
208上層布線層210層間絕緣膜211高電阻元件層301硅基板302a、302b第一活性區(qū)域303a、303b硅化物層304柵電極305硅化物膜306側(cè)壁氧化膜309第一層間氧化膜313第一接觸孔315第一嵌入層316第二層間氧化膜401下層層間絕緣膜402下層金屬層402a TiN層402b AlCu層402c TiN(上側(cè))/Ti(下側(cè))層403A電介質(zhì)層404上層金屬層404a AlCu層404b TiN(上側(cè))/Ti(下側(cè))層410a邊壁411布線行411a通孔具體實(shí)施方式
(實(shí)施方式1)參照

本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置。圖1(A)是示意地表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖1(B)是X-X’之間的剖視圖。
該半導(dǎo)體裝置，在布線11C和布線11D間的下層部上，形成呈多珠串接形狀的接觸插塞9c，用接觸插塞9c電連接布線11C和布線11D。
半導(dǎo)體裝置，在由硅基板等構(gòu)成的半導(dǎo)體基板1上的元件形成區(qū)域中，在作為溝道的半導(dǎo)體基板1上，經(jīng)過由氧化硅膜等構(gòu)成的柵極絕緣膜3，形成由多晶硅等構(gòu)成的柵電極4a，在柵電極4a的兩側(cè)形成邊壁狀的由氧化硅膜構(gòu)成的側(cè)壁絕緣膜5，在溝道兩側(cè)、在半導(dǎo)體基板1上形成導(dǎo)入了雜質(zhì)的源極/漏極區(qū)域6。源極/漏極區(qū)域6的單側(cè)，穿過在由氧化硅膜等構(gòu)成的層間絕緣膜8上形成的開口部8a，經(jīng)過由鎢等構(gòu)成的接觸插塞9a與對(duì)應(yīng)的布線11A(金屬阻擋層12a、布線層13a)電連接。也可在源極/漏極區(qū)域6和接觸插塞9a的接點(diǎn)處，將接觸用的雜質(zhì)(例如硼)導(dǎo)入到源極/漏極區(qū)域6。也可在接觸插塞9a的下側(cè)至側(cè)壁，以預(yù)定的厚度形成氮化鈦等阻擋金屬膜(未圖示)。
半導(dǎo)體裝置，在和元件形成區(qū)域相鄰的元件分離區(qū)域中，在半導(dǎo)體基板1上形成由氧化硅膜等構(gòu)成的元件分離絕緣膜2。在元件分離絕緣膜2的預(yù)定位置上，形成由和柵電極4a相同材料(多晶硅等)構(gòu)成的布線4b，在布線4b的兩側(cè)形成邊壁狀的由氧化硅膜等構(gòu)成的側(cè)壁絕緣膜5。在含有布線4b的元件分離絕緣膜2上，形成由氮化硅膜等構(gòu)成的蝕刻阻止絕緣膜7。蝕刻阻止絕緣膜7相對(duì)于層間絕緣膜8成為蝕刻阻止層。布線4b，經(jīng)過層間絕緣膜8及蝕刻阻止絕緣膜7上形成的開口部8b，通過由鎢等構(gòu)成的接觸插塞9b，與對(duì)應(yīng)的布線11B(金屬阻擋層12b、布線層13b)電連接。也可在布線4b和接觸插塞9b的接點(diǎn)處，預(yù)先將接觸用的雜質(zhì)(例如硼)導(dǎo)入到布線4b。也可在接觸插塞9b的下側(cè)至側(cè)壁，以預(yù)定的厚度形成氮化鈦等阻擋金屬膜(未圖示)。
半導(dǎo)體裝置，在與元件分離區(qū)域中的布線4b、接觸插塞9b、及布線11B不抵觸的區(qū)域中，形成使布線11C(金屬阻擋層12c、布線層13c)和布線11D(金屬阻擋層12d、布線層13d)電連接的接觸插塞9c。接觸插塞9c由鎢等構(gòu)成，形成在元件分離絕緣膜2上的層間絕緣膜8上形成的開口部8c上。接觸插塞9c和元件分離絕緣膜2之間可以不存在蝕刻阻止絕緣膜7。接觸插塞9c相對(duì)于基板主表面從法線方向觀察時(shí)的截面形狀形成為將多個(gè)(3個(gè)以上)珠子連接的多珠串接形狀(參照?qǐng)D1(B))。也可在接觸插塞9c的下側(cè)至側(cè)壁，以預(yù)定厚度形成氮化鈦等阻擋金屬膜(未圖示)。
布線11A～11D，在互相分離的同一層中、在形成于由氧化硅膜等構(gòu)成的層間絕緣膜10上的開口部(未圖示)上形成。布線11A的結(jié)構(gòu)是，在源極/漏極區(qū)域6的單側(cè)上的層間絕緣膜10的開口部中，通過由氮化鈦等構(gòu)成的金屬阻擋層12a，嵌入由鎢等構(gòu)成的布線層13a，該布線11A經(jīng)由接觸插塞9a與源極/漏極區(qū)域6的單側(cè)電連接。布線11B的結(jié)構(gòu)是，在布線4b上的層間絕緣膜10的開口部中，通過由氮化鈦等構(gòu)成的金屬阻擋層12b，嵌入由鎢等構(gòu)成的布線層13b，該布線11B經(jīng)由接觸插塞9b與布線4b電連接。布線11C的結(jié)構(gòu)是，在含有接觸插塞9c的蝕刻阻止絕緣膜7上的層間絕緣膜10的開口部中，通過由氮化鈦等構(gòu)成的金屬阻擋層12c，嵌入由鎢等構(gòu)成的布線層13c。布線11D的結(jié)構(gòu)是，在含有接觸插塞9c的蝕刻阻止絕緣膜7上的層間絕緣膜10的開口部中，通過由氮化鈦等構(gòu)成的金屬阻擋層12d，嵌入由鎢等構(gòu)成的布線層13d。布線11C和布線11D與接觸插塞9c電連接。并且，布線11A～11D的結(jié)構(gòu)是在布線的下側(cè)至側(cè)壁具有金屬阻擋層，但也可是不具有金屬阻擋層的結(jié)構(gòu)。
接著，參照

本發(fā)明實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法。圖2～4是示意地表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法的步驟剖視圖。圖5是示意地表示在本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法中使用的中間掩模的結(jié)構(gòu)的局部俯視圖。圖6是示意地表示在本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法中使用的用于形成多珠串接形狀的開口部的保護(hù)層的結(jié)構(gòu)的局部俯視圖。
首先，在元件分離區(qū)域中，在半導(dǎo)體基板1上形成元件分離絕緣膜2(步驟A1；參照?qǐng)D2(A))。其中，元件分離絕緣膜2可通過使用了氮化硅膜(未圖示)的選擇氧化法等來形成。
接著，通過熱氧化法等在半導(dǎo)體基板1上的元件形成區(qū)域上形成柵極絕緣膜3后，在柵極絕緣膜3上形成柵電極4a，并且在元件分離絕緣膜2上形成布線4b(步驟A2；參照?qǐng)D2(B))。其中，柵極絕緣膜3可通過熱氧化法等形成。并且，柵電極4a及布線4b可通過以下方法同時(shí)形成在形成了柵極絕緣膜3的基板的整個(gè)面上將多晶硅(未圖示)成膜，在該多晶硅(未圖示)上涂敷保護(hù)層(未圖示)，通過預(yù)定的中間掩模進(jìn)行曝光及顯影，形成柵電極4a及布線4b的圖案部，利用蝕刻技術(shù)選擇性地將除了該圖案部而露出的多晶硅除去。
接著，在柵電極4a的兩側(cè)形成側(cè)壁絕緣膜5后，在溝道兩側(cè)的半導(dǎo)體基板1中導(dǎo)入雜質(zhì)，形成源極/漏極區(qū)域6(步驟A3；參照?qǐng)D2(C))。其中，側(cè)壁絕緣膜5可通過CVD法等將氧化硅膜(未圖示)成膜并進(jìn)行蝕刻來形成，在布線4b的兩側(cè)形成。
接著，在含有布線4b的元件分離絕緣膜2上形成蝕刻阻止絕緣膜7后，在基板整個(gè)面上通過CVD法等將層間絕緣膜8成膜(步驟A4；參照?qǐng)D3(A))。其中，蝕刻阻止絕緣膜7可通過以下方法形成在基板整個(gè)面上將氮化硅膜成膜，在該氮化硅膜上涂敷保護(hù)層(未圖示)，通過預(yù)定的中間掩模進(jìn)行曝光及顯影，形成蝕刻阻止絕緣膜7的圖案部，利用蝕刻技術(shù)選擇性地去除從該圖案部露出的氮化硅膜。并且，考慮到在步驟A7中使用CMP(Chemical and Mechanical Polishing，化學(xué)機(jī)械拋光)法、及在步驟A8中形成開口部10a、10b、10c、10d，也可在成膜了層間絕緣膜8后，使阻止膜(未圖示，例如氮化硅膜)成膜。
接著，在層間絕緣膜8上涂敷保護(hù)層21，通過中間掩模(圖5的20)進(jìn)行曝光及顯影，形成開口部(圖3(C)的8a～8c)用的圖案部21a、21b、21c(步驟A5；參照?qǐng)D3(B))。此時(shí)，保護(hù)層21的圖案部21c利用中間掩模(圖5的20)進(jìn)行曝光及顯影，從而成圖為圓形的各接觸孔多珠串接的多珠串接形狀(參照?qǐng)D6)，上述中間掩模具有以比圓形的接觸孔徑R小的間距寬度L排列了三個(gè)以上的接觸圖案(圖5的20a)。
接著，利用蝕刻技術(shù)選擇性地去除從保護(hù)層21的圖案部21a、21b、21c露出的層間絕緣膜8、柵極絕緣膜3、及蝕刻阻止絕緣膜7(步驟A6；參照?qǐng)D3(C))。這樣一來，形成通向柵極/漏極區(qū)域6的開口部8a、通向布線4b的開口部8b、和通向元件分離絕緣膜2的開口部8c。之后去除保護(hù)層21。
接著在開口部8a、8b、8c上形成接觸插塞9a、9b、9c(步驟A7；參照?qǐng)D4(A))。其中，接觸插塞9a、9b、9c可通過以下方法形成在基板整個(gè)面上通過CVD法等將成為接觸插塞9a、9b、9c的金屬層(例如鎢)以預(yù)定厚度堆積，直到開口部8a、8b、8c被完全填充，通過CMP法去除金屬層直到層間絕緣膜8的表面露出為止并使之平坦化。
接著，在基板整個(gè)面上通過CVD法等將層間絕緣膜10成膜，之后在層間絕緣膜10上形成開口部10a、10b、10c、10d(步驟A8；參照?qǐng)D4(B))。其中，開口部10a、10b、10c、10d可通過以下方法形成在層間絕緣膜10上涂敷保護(hù)層(未圖示)，以預(yù)定的中間掩模進(jìn)行曝光及顯影，形成開口部10a、10b、10c、10d的圖案部，利用蝕刻技術(shù)選擇性地去除從該圖案部露出的層間絕緣膜10，直到接觸插塞9a、9b、9c的表面露出為止。并且，考慮到步驟A9中使用CMP法，也可在將層間絕緣膜10成膜后、并在形成開口部10a、10b、10c、10d前，使阻止膜(未圖示，例如氮化硅膜)成膜。
最后，在開口部10a、10b、10c、10d上形成布線11A～11D(步驟A9；參照?qǐng)D4(C))。其中，布線11A～11D可通過以下方法形成在基板整個(gè)面上將成為金屬阻擋層12a、12b、12c、12d的氮化鈦成膜，之后在基板整個(gè)面上以預(yù)定厚度堆積作為布線層13a、13b、13c、13d的鎢，直至完全填充開口部10a、10b、10c、10d，之后，通過CMP法去除鎢及氮化鈦直到層間絕緣膜10的表面露出為止并使之平坦化。通過以上步驟，可實(shí)現(xiàn)如下半導(dǎo)體裝置在布線11C和布線11D的下層部形成呈多珠串接形狀的接觸插塞9c，并通過接觸插塞9c電連接布線11C和布線11D。
根據(jù)實(shí)施方式1，為了電連接布線11C和布線11D，形成布線要素中的布線11C、11D和接觸插塞9c二個(gè)結(jié)構(gòu)即可，和現(xiàn)有的制造方法相比制造步驟較少，可實(shí)現(xiàn)從接觸插塞的上層開始的最佳的布線結(jié)構(gòu)布局。并且，形成單體接觸插塞9a、9b的同時(shí)形成呈多珠串接形狀的接觸插塞9c，因此和現(xiàn)有技術(shù)相比具有能以低電阻電連接布線的優(yōu)點(diǎn)。
并且，實(shí)施方式1涉及的半導(dǎo)體裝置，在布線11C和布線11D之間的下層部上形成呈多珠串接形狀的接觸插塞9c、并用接觸插塞9c電連接布線11C和布線11D，在這一點(diǎn)上，和對(duì)比文獻(xiàn)3(參照?qǐng)D22)所示的通過第一接觸孔313內(nèi)的第一嵌入層315連接?xùn)烹姌O304和第一活性區(qū)域302a的半導(dǎo)體裝置明顯不同。
(實(shí)施方式2)參照

本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置。圖7(A)是示意地表示本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖7(B)是X-X’之間的剖視圖。
實(shí)施方式2涉及的半導(dǎo)體裝置，在布線11C和布線11D之間的下層部上形成呈狹縫狀的接觸插塞9d，用接觸插塞9d電連接布線11C和布線11D。實(shí)施方式2涉及的半導(dǎo)體裝置，除了開口部8d及接觸插塞9d以外的結(jié)構(gòu)，和實(shí)施方式1相同。
半導(dǎo)體裝置，在與元件分離區(qū)域中的布線4b、接觸插塞9b、及布線11B不抵觸的區(qū)域中，形成電連接布線11C(金屬阻擋層12c、布線層13c)和布線11D(金屬阻擋層12d、布線層13d)的接觸插塞9d。接觸插塞9d由鎢等構(gòu)成，形成在元件分離絕緣膜2上的層間絕緣膜8上形成的狹縫狀開口部8d上。接觸插塞9d和元件分離絕緣膜2之間可存在蝕刻阻止絕緣膜7。接觸插塞9d相對(duì)于基板主表面從法線方向觀察時(shí)的截面形狀形成為細(xì)長(zhǎng)狹縫狀(參照?qǐng)D7(B))。也可在接觸插塞9d的下側(cè)至側(cè)壁，以預(yù)定厚度形成氮化鈦等阻擋金屬膜(未圖示)。并且，接觸插塞9d的狹縫狀是指，接觸插塞9d為大致長(zhǎng)方體狀，穿過二個(gè)布線11C、11D雙方的下層，從基板的垂直方向的上方觀察其開口部，為狹縫狀。
接著，參照

本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置的制造方法。圖8是示意地表示在本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置的制造方法中使用的用于形成狹縫狀的開口部的保護(hù)層的結(jié)構(gòu)的局部俯視圖。
在實(shí)施方式2涉及的半導(dǎo)體裝置的制造方法中，使實(shí)施方式1的步驟A5(參照?qǐng)D3(B))中的保護(hù)層(圖3(B)的21)的多珠串接形狀的圖案部(圖3(B)的21c)如圖8所示為狹縫狀的圖案部21d，使實(shí)施方式1的步驟A6(參照?qǐng)D3(C))中的多珠串接形狀的開口部(圖3(C)的8c)如圖7(B)所示為狹縫狀的開口部8d，使實(shí)施方式1的步驟A7(參照?qǐng)D4(A))中的多珠串接形狀的接觸插塞(圖4(A)的9c)如圖7(B)為狹縫狀的接觸插塞9d。實(shí)施方式2涉及的半導(dǎo)體裝置的制造方法的其他步驟和實(shí)施方式1相同。
并且，在實(shí)施方式2涉及的半導(dǎo)體裝置的制造方法中，用于形成狹縫狀的圖案部21d的中間掩模，與實(shí)施方式1的步驟A5(參照?qǐng)D3(B))中使用的中間掩模(參照?qǐng)D5)同樣，可通過曝光時(shí)間的最佳化在保護(hù)層21上形成狹縫狀的圖案部21d。
根據(jù)實(shí)施方式2，為了電連接布線11C和布線11D，在布線要素中形成布線11C、11D和接觸插塞9d二個(gè)結(jié)構(gòu)即可，和現(xiàn)有的制造方法相比制造步驟較少，可實(shí)現(xiàn)從接觸插塞的上層開始的最佳的布線結(jié)構(gòu)布局。并且，形成單體接觸插塞9a、9b的同時(shí)形成呈狹縫狀的接觸插塞9d，因此和現(xiàn)有技術(shù)相比具有能以低電阻電連接布線的優(yōu)點(diǎn)。
(實(shí)施方式3)參照

本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置。圖9(A)是示意地表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖9(B)是X-X’之間的剖視圖。
實(shí)施方式3涉及的半導(dǎo)體裝置，在布線11C和布線11D之間的下層部上形成呈多珠串接形狀的接觸插塞9c，用接觸插塞9c電連接布線11C和布線11D。在實(shí)施方式3涉及的半導(dǎo)體裝置中，取代實(shí)施方式1的蝕刻阻止絕緣膜(圖1(A)的7)，僅在接觸插塞9c的下側(cè)及其附近形成金屬層14。實(shí)施方式3涉及的半導(dǎo)體裝置的其他結(jié)構(gòu)和實(shí)施方式1相同。
半導(dǎo)體裝置，在與元件分離區(qū)域中的布線4b、接觸插塞9b、及布線11B不抵觸的區(qū)域中，形成電連接布線11C(金屬阻擋層12c、布線層13c)和布線11D(金屬阻擋層12d、布線層13d)的接觸插塞9c。接觸插塞9c和元件分離絕緣膜2之間存在金屬層14。接觸插塞9c由鎢等構(gòu)成，形成在兼用作蝕刻阻止膜的金屬層14上的層間絕緣膜8上形成的開口部8c上。接觸插塞9c相對(duì)于基板主表面從法線方向觀察時(shí)的截面形狀形成為多個(gè)珠子(3個(gè)以上)串接的多珠串接形狀(參照?qǐng)D9(B))。也可在接觸插塞9c的下側(cè)至側(cè)壁，以預(yù)定厚度形成氮化鈦等阻擋金屬膜(未圖示)。
接著，參照

本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的制造方法。圖10～11是示意地表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的制造方法的步驟剖視圖。
首先，和實(shí)施方式1的步驟A1～A3(參照?qǐng)D2(A)～(C))同樣地，在元件分離區(qū)域中，在半導(dǎo)體基板1上形成元件分離絕緣膜2，之后在半導(dǎo)體基板1上的元件形成區(qū)域中形成柵極絕緣膜3后，在柵極絕緣膜3上形成柵電極4a，并且在元件分離絕緣膜2上形成布線4b，之后在柵電極4a兩側(cè)形成側(cè)壁絕緣膜5后，在溝道兩側(cè)的半導(dǎo)體基板1中導(dǎo)入雜質(zhì)，形成源極/漏極區(qū)域6(步驟B1；參照?qǐng)D10(A))。
接著，在元件分離絕緣膜2上形成金屬層14(步驟B2；參照?qǐng)D10(B))。其中，金屬層14可通過以下方法形成在基板整個(gè)面上將金屬膜成膜，在該金屬膜上涂敷保護(hù)層(未圖示)，以預(yù)定的中間掩模進(jìn)行曝光及顯影，形成金屬膜14的圖案部，利用蝕刻技術(shù)選擇性地去除從該圖案露出的金屬膜。
接著，在基板整個(gè)面上通過CVD法等將層間絕緣膜8成膜后，在層間絕緣膜8上涂敷保護(hù)層21，通過中間掩模(圖5的20)進(jìn)行曝光及顯影，形成開口部(圖11(A)的8a～8c)用的圖案部21a、21b、21c(步驟B3；參照?qǐng)D10(C))。考慮到在步驟B5中使用CMP(Chemicaland Mechanical Polishing化學(xué)機(jī)械拋光)法、及在步驟B6中在層間絕緣膜10上形成開口部，也可在將層間絕緣膜8成膜后、在形成保護(hù)層21前，使阻止膜(未圖示，例如氮化硅膜)成膜。并且，保護(hù)層21的圖案部21c，利用中間掩模(圖5的20)進(jìn)行曝光及顯影，從而成圖為圓形的各接觸孔多珠串接的多珠串接形狀(參照?qǐng)D6)，上述中間掩模具有以比圓形的接觸孔徑R小的間距寬度L排列三個(gè)以上的接觸圖案(圖5的20a)。
接著，利用蝕刻技術(shù)選擇性地去除從保護(hù)層21的圖案部21a、21b、21c露出的層間絕緣膜8、及柵極絕緣膜3(步驟B4；參照?qǐng)D11(A))。這樣一來，形成通向柵極/漏極區(qū)域6的開口部8a、通向布線4b的開口部8b、通向金屬層14的開口部8c。之后去除保護(hù)層21。
接著在開口部8a、8b、8c上形成接觸插塞9a、9b、9c(步驟B5；參照?qǐng)D11(B))。其中，接觸插塞9a、9b、9c可通過以下方法形成在基板整個(gè)面上通過CVD法等將成為接觸插塞9a、9b、9c的金屬層(例如鎢)以預(yù)定厚度堆積，直到開口部8a、8b、8c被完全填充，通過CMP法去除金屬層直到層間絕緣膜8的表面露出為止并使之平坦化。
最后，與實(shí)施方式1的步驟A8～A9(參照?qǐng)D4(B)～(C))同樣地，在基板整個(gè)面上將層間絕緣膜10成膜，之后在層間絕緣膜10上形成開口部，之后在層間絕緣膜10的開口部上形成布線11A～11D(步驟B6；參照?qǐng)D11(C))。通過以上動(dòng)作可以實(shí)現(xiàn)如下半導(dǎo)體裝置在布線11C和布線11D的下層部上形成呈多珠串接形狀的接觸插塞9c，并通過接觸插塞9c電連接布線11C和布線11D。
根據(jù)實(shí)施方式3可獲得和實(shí)施方式1同樣的效果。
(實(shí)施方式4)參照

本發(fā)明的實(shí)施方式4涉及的半導(dǎo)體裝置。圖12(A)是示意地表示本發(fā)明的實(shí)施方式4涉及的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖12(B)是X-X’之間的剖視圖。
實(shí)施方式4涉及的半導(dǎo)體裝置，在布線11C和布線11D之間的下層部上形成呈狹縫狀的接觸插塞9d，用接觸插塞9d電連接布線11C和布線11D。在實(shí)施方式4涉及的半導(dǎo)體裝置中，替代實(shí)施方式2的蝕刻阻止絕緣膜(圖7(A)的7)，僅在接觸插塞9d的下側(cè)及其附近形成金屬層14。實(shí)施方式4涉及的半導(dǎo)體裝置的其他結(jié)構(gòu)和實(shí)施方式2相同。
半導(dǎo)體裝置，在與元件分離區(qū)域中的布線4b、接觸插塞9b、及布線11B不抵觸的區(qū)域中，形成電連接布線11C(金屬阻擋層12c、布線層13c)和布線11D(金屬阻擋層12d、布線層13d)的接觸插塞9d。接觸插塞9d和元件分離絕緣膜2之間存在金屬膜14。接觸插塞9d由鎢等構(gòu)成，形成在金屬膜14上的層間絕緣膜8上形成的開口部8d上。接觸插塞9d相對(duì)于基板主表面從法線方向觀察時(shí)的截面形狀形成為細(xì)長(zhǎng)的狹縫狀(參照?qǐng)D12(B))。也可在接觸插塞9d的下側(cè)至側(cè)壁，以預(yù)定厚度形成氮化鈦等阻擋金屬膜(未圖示)。
接著，參照

本發(fā)明的實(shí)施方式4涉及的半導(dǎo)體裝置的制造方法。
在實(shí)施方式4涉及的半導(dǎo)體裝置的制造方法中，使實(shí)施方式3的步驟B4(參照?qǐng)D11(A))中的保護(hù)層(圖11(A)的21)的多珠串接形狀的圖案部(圖11(A)的21c)如圖8所示為狹縫狀的圖案部21d，使實(shí)施方式3的步驟B4(參照?qǐng)D11(A))中的多珠串接形狀的開口部(圖9(B)的8c)如圖12(B)所示為狹縫狀的開口部8d，使實(shí)施方式3的步驟B5(參照?qǐng)D11(B))中的多珠串接形狀的接觸插塞(圖9(B)的9c)如圖7(B)所示為狹縫狀的接觸插塞9d。實(shí)施方式4涉及的半導(dǎo)體裝置的制造方法的其他步驟和實(shí)施方式3相同。
根據(jù)實(shí)施方式4，可獲得和實(shí)施方式2一樣的效果。
(實(shí)施方式5)
參照

本發(fā)明的實(shí)施方式5涉及的半導(dǎo)體裝置。圖13(A)是示意地表示本發(fā)明的實(shí)施方式5涉及的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖13(B)是X-X’之間的剖視圖。
實(shí)施方式5涉及的半導(dǎo)體裝置，是在實(shí)施方式1涉及的半導(dǎo)體裝置上形成了由布線11D、介電膜16、及電極17構(gòu)成的MIM電容元件。MIM電容元件的結(jié)構(gòu)是，在作為電極的布線11D上形成由氧化鉭等構(gòu)成的介電膜16，并且在介電膜1 6上形成電極17(金屬阻擋層18、金屬層19)。介電膜16及電極17的端部，延伸到層間絕緣膜10上的、布線11C和布線11D之間的空間的中央附近。電極17的結(jié)構(gòu)是在由氮化鈦等構(gòu)成的金屬阻擋層18上層疊由鎢等構(gòu)成的金屬層19。在MIM電容元件區(qū)域、包括布線11A、11B、11C的層間絕緣膜10上，形成絕緣膜15。并且，電極17是在金屬層19的下側(cè)具有金屬阻擋層18的結(jié)構(gòu)，但也可是不具有金屬阻擋層18的結(jié)構(gòu)。
在實(shí)施方式5涉及的半導(dǎo)體裝置的制造方法中，在實(shí)施方式1的步驟A9(參照?qǐng)D4(C))后，進(jìn)一步依次層疊介電膜16、金屬阻擋層18、金屬層19，之后在金屬層19上的預(yù)定位置上形成保護(hù)層(未圖示)，之后以保護(hù)層(未圖示)為掩模蝕刻去除金屬層19、金屬阻擋層18、介電膜16，在去除保護(hù)層后，絕緣膜15成膜。
其中，如專利文獻(xiàn)4(參照?qǐng)D23)所示形成由下層金屬層402、電介質(zhì)層403A、及上層金屬層404構(gòu)成的MIM電容元件時(shí)，在沿著夾持電介質(zhì)層403A的上層金屬層404的端部和下層金屬層402的端部的界面中產(chǎn)生電場(chǎng)集中，有產(chǎn)生耐壓退化的危險(xiǎn)。為了防止這一現(xiàn)象，需要在上層金屬層404和電介質(zhì)層403A的側(cè)面形成邊壁410a，或者在電介質(zhì)層403A的端部和上層金屬層404或下層金屬層402的端部之間局部設(shè)置絕緣膜，存在制造步驟增加的問題。并且，如果利用現(xiàn)有技術(shù)使下層金屬層402連接到其他布線，則要使用擴(kuò)散層或柵電極，用于連接的布線電阻增大。另一方面，如果追加低電阻的布線體，則制造步驟增加。而在實(shí)施方式5中，在形成MIM電容元件時(shí)，由于無需形成邊壁、局部的絕緣膜，因此可減少制造步驟。
(實(shí)施方式6)參照

本發(fā)明的實(shí)施方式6涉及的半導(dǎo)體裝置。圖14(A)是示意地表示本發(fā)明的實(shí)施方式6涉及的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖14(B)是X-X’之間的剖視圖。
實(shí)施方式6涉及的半導(dǎo)體裝置，是在實(shí)施方式2涉及的半導(dǎo)體裝置上形成了由布線11D、介電膜16、及電極17構(gòu)成的MIM電容元件。MIM電容元件的結(jié)構(gòu)是，在作為電極的布線11D上形成由氧化鉭等構(gòu)成的介電膜16，并且在介電膜16上形成電極17(金屬阻擋層18、金屬層19)。介電膜16及電極17的端部，延伸到層間絕緣膜10上的、布線11C和布線11D之間的空間的中央附近。電極17的結(jié)構(gòu)是在由氮化鈦等構(gòu)成的金屬阻擋層18上層疊由鎢等構(gòu)成的金屬層19。在MIM電容元件區(qū)域、包括布線11A、11B、11C的層間絕緣膜10上，形成絕緣膜15。并且，電極17是在金屬層19的下側(cè)具有金屬阻擋層18的結(jié)構(gòu)，但也可是不具有金屬阻擋層18的結(jié)構(gòu)。并且，在實(shí)施方式6涉及的半導(dǎo)體裝置的制造方法中，形成MIM電容元件的步驟和實(shí)施方式5相同。
根據(jù)實(shí)施方式6，可獲得與實(shí)施方式5相同的效果。
(實(shí)施方式7)參照

本發(fā)明的實(shí)施方式7涉及的半導(dǎo)體裝置。圖15(A)是示意地表示本發(fā)明的實(shí)施方式7涉及的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖15(B)是X-X’之間的剖視圖。
實(shí)施方式7涉及的半導(dǎo)體裝置，是在實(shí)施方式3涉及的半導(dǎo)體裝置上形成了由布線11D、介電膜16、及電極17構(gòu)成的MIM電容元件。MIM電容元件的結(jié)構(gòu)是，在作為電極的布線11D上形成由氧化鉭等構(gòu)成的介電膜16，并且在介電膜16上形成電極17(金屬阻擋層18、金屬層19)。介電膜16及電極17的端部，延伸到層間絕緣膜10上的、布線11C和布線11D之間的空間的中央附近。電極17的結(jié)構(gòu)是在由氮化鈦等構(gòu)成的金屬阻擋層18上層疊由鎢等構(gòu)成的金屬層19。在MIM電容元件區(qū)域、含有布線11A、11B、11C的層間絕緣膜10上，形成絕緣膜15。并且，電極17是在金屬層19的下側(cè)具有金屬阻擋層18的結(jié)構(gòu)，但也可是不具有金屬阻擋層18的結(jié)構(gòu)。并且，在實(shí)施方式7涉及的半導(dǎo)體裝置的制造方法中，形成MIM電容元件的步驟和實(shí)施方式5相同。
根據(jù)實(shí)施方式7，可獲得與實(shí)施方式5相同的效果。
(實(shí)施方式8)參照

本發(fā)明的實(shí)施方式8涉及的半導(dǎo)體裝置。圖16(A)是示意地表示本發(fā)明的實(shí)施方式6涉及的半導(dǎo)體裝置的結(jié)構(gòu)的局部剖視圖，圖16(B)是X-X’之間的剖視圖。
實(shí)施方式8涉及的半導(dǎo)體裝置，是在實(shí)施方式4涉及的半導(dǎo)體裝置上形成了由布線11D、介電膜16、及電極17構(gòu)成的MIM電容元件。MIM電容元件的結(jié)構(gòu)是，在作為電極的布線11D上形成由氧化鉭等構(gòu)成的介電膜16，并且在介電膜16上形成電極17(金屬阻擋層18、金屬層19)。介電膜16及電極17的端部，延伸到層間絕緣膜10上的、布線11C和布線11D之間的空間的中央附近。電極17的結(jié)構(gòu)是在由氮化鈦等構(gòu)成的金屬阻擋層18上層疊由鎢等構(gòu)成的金屬層19。在MIM電容元件區(qū)域、含有布線11A、11B、11C的層間絕緣膜10上，形成絕緣膜15。并且，電極17是在金屬層19的下側(cè)具有金屬阻擋層18的結(jié)構(gòu)，但也可是不具有金屬阻擋層18的結(jié)構(gòu)。并且，在實(shí)施方式8涉及的半導(dǎo)體裝置的制造方法中，形成MIM電容元件的步驟和實(shí)施方式5相同。
根據(jù)實(shí)施方式8，可獲得與實(shí)施方式5相同的效果。
(實(shí)施方式9)參照

本發(fā)明的實(shí)施方式9涉及的半導(dǎo)體裝置。圖17是示意地表示本發(fā)明的實(shí)施方式9涉及的半導(dǎo)體裝置的結(jié)構(gòu)的局部俯視圖。圖18是示意地表示本發(fā)明的實(shí)施方式9涉及的半導(dǎo)體裝置的結(jié)構(gòu)的圖17的Y-Y’之間的局部剖視圖。圖19是本發(fā)明的實(shí)施方式9涉及的半導(dǎo)體裝置的一個(gè)單元的等效電路圖。
實(shí)施方式9將實(shí)施方式1涉及的半導(dǎo)體裝置的多珠串接形狀的接觸插塞(圖1的9c)應(yīng)用于SRAM單元對(duì)電源懸掛部的連接。在SRAM單元中，為了對(duì)應(yīng)軟錯(cuò)誤率(SER)，在單元的觸發(fā)器(flip-flop)輸入輸出的布線之間具有電容(MIM電容元件)?？紤]到電容的波動(dòng)，在MIM電容元件中，優(yōu)選盡量使作為電容板的電極平坦形成。因此，在SRAM單元中，使電源布線向單元晶體管的拉引連通到通道(tunnel)下。
參照?qǐng)D17、圖18，在該半導(dǎo)體裝置中，多個(gè)單元C配置在行方向及列方向上。在各單元C中，在溝道上經(jīng)由柵極絕緣膜(未圖示)形成作為柵電極的多晶硅4a，并且配置多個(gè)MOS晶體管T1～T6，該多個(gè)MOS晶體管在上述溝道的兩側(cè)形成有作為源極/漏極區(qū)域的雜質(zhì)擴(kuò)散區(qū)域6。作為MOS晶體管T1的柵電極的多晶硅4a與MOS晶體管T3的柵電極一體構(gòu)成，通過接觸插塞9a及布線11A(金屬阻擋層12a、布線層13a)，電連接MOS晶體管T4和MOS晶體管T6的共同的雜質(zhì)擴(kuò)散區(qū)域6、及MOS晶體管T2的非共同的雜質(zhì)擴(kuò)散區(qū)域6。作為MOS晶體管T2的柵電極的多晶硅4a與MOS晶體管T4的柵電極一體構(gòu)成，通過接觸插塞9a及布線11A，電連接MOS晶體管T3和MOS晶體管T5的共同的雜質(zhì)擴(kuò)散區(qū)域6、及MOS晶體管T1的非共同的雜質(zhì)擴(kuò)散區(qū)域6。MOS晶體管T1和MOS晶體管T2的共同的雜質(zhì)擴(kuò)散區(qū)域6，通過接觸插塞9a、布線11D(金屬阻擋層12d、布線層13d)、接觸插塞9c、及布線11C(金屬阻擋層12c、布線層13c)，與電源VCC電連接。MOS晶體管T3和MOS晶體管T4的共同的雜質(zhì)擴(kuò)散區(qū)域6，通過接觸插塞9a及布線11A，與接地GND電連接。作為MOS晶體管T5的柵電極的多晶硅4a與MOS晶體管T6的柵電極一體構(gòu)成，成為字線W。MOS晶體管T5的非共同的雜質(zhì)擴(kuò)散區(qū)域6與數(shù)位線D1電連接。MOS晶體管T6的非共同的雜質(zhì)擴(kuò)散區(qū)域6與數(shù)位線D2電連接。布線11A、11C、11D比多晶硅4a及雜質(zhì)擴(kuò)散區(qū)域6配置得靠近上層部。在布線11A、11D上經(jīng)由介電膜1 6配置電極17(金屬阻擋層18、金屬層19)。介電膜16及電極17，在配置有布線11C的區(qū)域上，具有未配置介電膜16及電極17的開口部17a。布線11A、介電膜16、及電極17構(gòu)成MIM電容元件，布線11D、介電膜16、及電極17構(gòu)成MIM電容元件。介電膜16及電極17的開口部17a的側(cè)面，從布線11C一側(cè)延伸到布線11C和布線11D之間的空間的中央附近。在布線11C和布線11D之間的下層部中，從配置介電膜16及電極17的第一區(qū)域到配置布線11C的電源懸掛部，形成作為嵌入布線的多珠串接形狀的接觸插塞9c。接觸插塞9c電連接布線11C和布線11D。并且，圖17的半導(dǎo)體裝置的一個(gè)單元的等效電路如圖19所示。
根據(jù)實(shí)施方式9，具有和實(shí)施方式5同樣的效果。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，在二個(gè)布線各自的下層部中具有接觸插塞，該接觸插塞形成為多珠串接形狀乃至狹縫狀，并且電連接上述二個(gè)布線。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述二個(gè)布線彼此分離，形成在同一層上。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，上述接觸插塞下具有金屬層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，具有MIM電容元件，其由以下部分構(gòu)成上述二個(gè)布線中的一個(gè)布線；上述一個(gè)布線上配置的介電膜；和上述介電膜上配置的電極。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，上述介電膜及上述電極的端部延伸到上述二個(gè)布線之間的空間的中央附近。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，上述MIM電容元件，是形成SRAM單元的觸發(fā)電路的輸入輸出布線之間的電容。
7.一種半導(dǎo)體裝置，其特征在于，具有在基板上形成SRAM單元的第一區(qū)域；相對(duì)預(yù)定的上述SRAM單元數(shù)而設(shè)置的電源懸掛部；上述第一區(qū)域和上述電源懸掛部之間的第二區(qū)域；以及從上述第一區(qū)域連續(xù)到上述電源懸掛部的嵌入布線，上述第一區(qū)域、上述第二區(qū)域及上述電源懸掛部，在上述基板上在水平方向上連續(xù)。
8.一種半導(dǎo)體裝置的制造方法，其特征在于，包括以下步驟在層間絕緣膜上涂敷保護(hù)層后，通過中間掩模進(jìn)行曝光及顯影，從而在上述保護(hù)層上形成多珠串接形狀乃至狹縫狀的圖案部，上述中間掩模具有以比圓形的接觸孔徑小的間距寬度排列了三個(gè)以上的接觸圖案；以上述保護(hù)層為掩模，至少在上述層間絕緣膜上形成多珠串接形狀乃至狹縫狀的開口部；在上述開口部上形成多珠串接形狀乃至狹縫狀的接觸插塞；以及在含有上述接觸插塞的上述層間絕緣膜上形成互相分離的二個(gè)布線。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于，包括在絕緣膜上的預(yù)定區(qū)域中形成金屬層的步驟；和在含有上述金屬層的絕緣膜上使層間絕緣膜成膜的步驟，在使上述層間絕緣膜成膜后，涂敷上述保護(hù)層。
10.根據(jù)權(quán)利要求8或9及所述的半導(dǎo)體裝置的制造方法，其特征在于，包括在形成上述接觸插塞后形成第二層間絕緣膜的步驟；和在上述第二層間絕緣膜上形成互相分離并且直至上述接觸插塞的二個(gè)開口部的步驟，形成上述二個(gè)開口部后，在上述二個(gè)開口部中形成上述布線。
11.根據(jù)權(quán)利要求8或9所述的半導(dǎo)體裝置的制造方法，其特征在于，包括以下步驟在上述二個(gè)布線中的一個(gè)布線上依次形成介電膜、電極，由此形成MIM電容元件。
12.根據(jù)權(quán)利要求8或9所述的半導(dǎo)體裝置的制造方法，其特征在于，形成上述圖案部時(shí)，在其他布線及元件的一方或雙方上也形成第二圖案部，形成上述開口部時(shí)，也形成通向上述其他布線及元件的一方或雙方的第二開口部，形成上述接觸插塞時(shí)，在上述第二開口部中形成與上述其他布線及元件的一方或雙方連接的第二接觸插塞，形成上述布線時(shí)，在上述第二接觸插塞上也形成第二布線。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述接觸插塞在第一方向上具有與上述二個(gè)布線的距離對(duì)應(yīng)的長(zhǎng)度。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述接觸插塞在與上述第一方向垂直的方向上至少具有兩個(gè)寬度。
全文摘要
本發(fā)明的課題在于減少制造步驟的同時(shí)，使二個(gè)布線層之間電連接。解決方法是，在二個(gè)布線11C、11D之間的下層部中具有接觸插塞9c，其形成為多珠串接形狀，并且使二個(gè)布線11C、11D電連接；二個(gè)布線11C、11D彼此分離，形成在同一層上；接觸插塞9c與連接到布線4b的接觸插塞9b、及連接到源極/漏極區(qū)域6的接觸插塞9a同時(shí)形成。
文檔編號(hào)H01L27/11GK101083249SQ200710108140
公開日2007年12月5日 申請(qǐng)日期2007年5月30日 優(yōu)先權(quán)日2006年5月31日
發(fā)明者小林道弘, 二階堂裕文, 勝木信幸, 川勝康弘 申請(qǐng)人:恩益禧電子股份有限公司