專利名稱：封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝結(jié)構(gòu)及其制造方法，特別是涉及一種包括有多個 芯片的封裝結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著多樣電子產(chǎn)品的發(fā)展，市場上對于電子產(chǎn)品有愈來愈多的需求，如 輕量化、體積小型化以及功能多樣化等。為了符合市場需求，近年來業(yè)界 均大量采用半導(dǎo)體芯片來取代傳統(tǒng)的電路元件，并且在電子產(chǎn)品極度有限 的空間中，加入更多功能、線路更復(fù)雜的微電子電路。在半導(dǎo)體芯片的封 裝制程中， 一般將半導(dǎo)體芯片接合于基板上，并且將芯片電性連接于基板 上，藉以將內(nèi)部的微電子元件及電路電性連接至外界。隨著現(xiàn)今電子產(chǎn)品 內(nèi)芯片線路的復(fù)雜化，無論是芯片上的電性連接點數(shù)目、或是基板上的導(dǎo) 電跡線密集度，均快速地增加。另外，為因應(yīng)高整合性且多功能化的電子 產(chǎn)品，業(yè)界發(fā)展出一種多芯片封裝結(jié)構(gòu)，其中將多個不同功能的芯片設(shè)置 于一基板上，并且整合封裝于單一的封裝結(jié)構(gòu)中。如此一來，可增加整體 密度，提升空間運(yùn)用的效率。
然每一個半導(dǎo)體芯片在運(yùn)作時，無可避免地均會產(chǎn)生電磁輻射，而,干
擾到其他半導(dǎo)體芯片的運(yùn)作。特別是隨著制程技術(shù)的進(jìn)步，封裝結(jié)構(gòu)的體 積遂逐漸縮小，此種將多個芯片整合于單一封裝結(jié)構(gòu)中的方式，讓芯片與 芯片間的距離大幅縮小，更凸顯了半導(dǎo)體芯片之間電磁或是射頻干擾的問 題。當(dāng)半導(dǎo)體芯片互相干擾時，大幅增加了芯片運(yùn)作時發(fā)生錯誤的機(jī)會，整 體而言降低了電子產(chǎn)品的品質(zhì)。因此，如何在縮減封裝結(jié)構(gòu)體積的同時維 持芯片運(yùn)作的穩(wěn)定性，實為目前亟待解決的問題之一。
由此可見，上述現(xiàn)有的封裝結(jié)構(gòu)及其制造方法在產(chǎn)品結(jié)構(gòu)、制造方法 與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決 上述存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長久以來一 直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品及方法又沒有適切的結(jié)構(gòu)及方 法能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng) 設(shè)一種新的封裝結(jié)構(gòu)及其制造方法，實屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng) 前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的封裝結(jié)構(gòu)及其制造方法存在的缺陷，本發(fā)明人基于 從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學(xué)理的運(yùn)
用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的封裝結(jié)構(gòu)及其制造方法，能夠 改進(jìn)一般現(xiàn)有的封裝結(jié)構(gòu)及其制造方法，使其更具有實用性。經(jīng)過不斷的 研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實用價值的本發(fā) 明。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服現(xiàn)有的封裝結(jié)構(gòu)存在的缺陷，而提供一 種新型的封裝結(jié)構(gòu)，所要解決的技術(shù)問題是使其能夠避免半導(dǎo)體芯片之間 的電磁或是射頻干擾，非常適于實用。
本發(fā)明的另 一 目的在于，克服現(xiàn)有的封裝結(jié)構(gòu)的制造方法存在的缺陷， 而提供一種新的封裝結(jié)構(gòu)的制造方法，所要解決的技術(shù)問題是使應(yīng)用該方 法所制造的封裝結(jié)構(gòu)能夠避免半導(dǎo)體芯片之間的電磁或是射頻干擾，從而 更加適于實用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)
本發(fā)明提出的封裝結(jié)構(gòu)，包括 一基板，具有一開口； 一第一芯片，設(shè)置 于該開口內(nèi)，且電性連接于該基板； 一蓋體結(jié)構(gòu)，設(shè)置于該基板上對應(yīng)該 第一芯片處； 一第二芯片，設(shè)置于該蓋體結(jié)構(gòu)上，且電性連接于該基板； 以及一封裝材料層，設(shè)置于該基板上，該封裝材料層覆蓋該第一芯片、該 蓋體結(jié)構(gòu)及該第二芯片。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。 前述的封裝結(jié)構(gòu)，其中所述的開口的面積大于該第一芯片的面積，且 該第 一 芯片與該開口的 一 內(nèi)壁具有 一 間隔。
前述的封裝結(jié)構(gòu)，其中所述的封裝材料層還設(shè)置于該第 一 芯片及該內(nèi) 壁之間。
前述的封裝結(jié)構(gòu)，其中還包括 一接地焊球，設(shè)置于該基板的一下表 面；及一導(dǎo)線，導(dǎo)通該基板的一上表面及該下表面，該導(dǎo)線的一端連接于 該蓋體結(jié)構(gòu)，該導(dǎo)線的另一端連接于該接地焊球。
前述的封裝結(jié)構(gòu)，其中所述的蓋體結(jié)構(gòu)為導(dǎo)電材質(zhì)，且經(jīng)由該導(dǎo)線及 該接地焊球電性連接至一接地面。
前述的封裝結(jié)構(gòu)，其中所述的第 一芯片下方還包含一散熱片。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本 發(fā)明提出的封裝結(jié)構(gòu)的制造方法，包括下述步驟提供一基板，該基板具 有一開口 ；提供一膠膜于該基板的一下表面，該開口暴露部分的該膠膜;粘貼 一第一芯片于該膠膜上;設(shè)置一蓋體結(jié)構(gòu)于該基板上對應(yīng)該第一芯片處;設(shè) 置一第二芯片于該蓋體結(jié)構(gòu)上；以及形成一封裝材料層于該基板上，該封 裝材料層覆蓋該第一芯片、該蓋體結(jié)構(gòu)及該第二芯片。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。
前述的封裝結(jié)構(gòu)的制造方法，其中所述的基板包括 一導(dǎo)線，導(dǎo)通該 基板的一上表面及該下表面，該導(dǎo)線的一端連接于該蓋體結(jié)構(gòu)；配置一接 地焊球于該下表面，且該導(dǎo)線的另 一端連接于該接地焊球。
前述的封裝結(jié)構(gòu)的制造方法，其中還包括移除該膠膜；配置一散熱片 于該第一芯片下方。
本發(fā)明的目的及解決其技術(shù)問題另外還釆用以下技術(shù)方案來實現(xiàn)。依 據(jù)本發(fā)明提出的封裝結(jié)構(gòu)，包括 一基板； 一第一芯片，設(shè)置于該基板上，且 電性連接于該基板； 一蓋體結(jié)構(gòu)，設(shè)置于該基板上對應(yīng)該第一芯片處；一 第一封裝材料層，設(shè)置于該基板上，該第一封裝材料層覆蓋該第一芯片及 該蓋體結(jié)構(gòu)； 一第二芯片，設(shè)置于該第一封裝材料層上，且電性連接于該 基板；以及一第二封裝材料層，設(shè)置于該基板上，且覆蓋該第一封裝材料 層及該第二芯片。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。 前述的封裝結(jié)構(gòu)，其中還包括 一接地焊球，設(shè)置于該基板的一下表 面；及一導(dǎo)線，導(dǎo)通該基板的一上表面及該下表面，該導(dǎo)線的一端連接于 該蓋體結(jié)構(gòu)，該導(dǎo)線的另一端連接于該接地焊球。
前述的封裝結(jié)構(gòu)，其中所述的蓋體結(jié)構(gòu)為導(dǎo)電材質(zhì)，且經(jīng)由該導(dǎo)線及 該接地焊球電性連接至一接地面。
前述的封裝結(jié)構(gòu)，其中所述的第二芯片的面積大于該第一芯片的面積。 本發(fā)明的目的及解決其技術(shù)問題另外再采用以下技術(shù)方案來實現(xiàn)。依 據(jù)本發(fā)明提出的封裝結(jié)構(gòu)的制造方法，包括下述步驟提供一基板；配置 一第一芯片于該基板上；設(shè)置一蓋體結(jié)構(gòu)于該基板上對應(yīng)該第一芯片處；形 成一第 一封裝材料層于該基板上，該第 一封裝材料層覆蓋該第 一芯片及該 蓋體結(jié)構(gòu)；配置一第二芯片于該第一封裝材料層上；以及形成一第二封裝 材料層于該基板上，該第二封裝材料層覆蓋該第 一封裝材料層及該第二芯 片。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上可知，為達(dá) 到上述目的，本發(fā)明提供了一種封裝結(jié)構(gòu)及其制造方法，其利用設(shè)置一蓋 體結(jié)構(gòu)于一第一芯片上，并且完全覆蓋此第一芯片的方式，屏蔽第一芯片 及第二芯片產(chǎn)生的電磁輻射，以降低第 一 芯片及第二芯片運(yùn)作時的相互干 擾，使得封裝結(jié)構(gòu)具有高穩(wěn)定性、高產(chǎn)品品質(zhì)、小體積以及低開發(fā)成本等 優(yōu)點。
借由上述技術(shù)方案，本發(fā)明封裝結(jié)構(gòu)及其制造方法至少具有下列優(yōu)點 及有益效果
其利用蓋體結(jié)構(gòu)遮蓋于第一芯片上方的方式，屏蔽第一芯片以及第二
芯片運(yùn)作時產(chǎn)生的電磁輻射，避免兩芯片運(yùn)作時相互干擾，提升芯片運(yùn)作 時的穩(wěn)定性，進(jìn)而更提升了產(chǎn)品的品質(zhì)。其次，依照本發(fā)明較佳實施例的 封裝結(jié)構(gòu)僅需于原有封裝結(jié)構(gòu)中增加設(shè)置蓋體結(jié)構(gòu)，即可達(dá)到屏蔽第一芯 片及第二芯片的效果，可相容原有的封裝結(jié)構(gòu)制程，可節(jié)省開發(fā)新制程的成 本。再者，藉由設(shè)置第一芯片于開口中的方式，可縮減封裝結(jié)構(gòu)的體積。并 且，利用第一封裝材料層覆蓋蓋體結(jié)構(gòu)的方式，可避免打線接合第二芯片 及基板時，蓋體結(jié)構(gòu)或第二芯片發(fā)生彎曲或斷裂的現(xiàn)象，進(jìn)一步提升了產(chǎn) 品的良率。另外，當(dāng)?shù)诙酒傻谝环庋b材料層支撐時，可進(jìn)一步減小蓋 體結(jié)構(gòu)的體積，節(jié)省蓋體結(jié)構(gòu)的材料成本。
綜上所述，本發(fā)明具有上述諸多優(yōu)點及實用價值，其不論在產(chǎn)品結(jié)構(gòu)、 制造方法或功能上皆有較大的改進(jìn)，在技術(shù)上有顯著的進(jìn)步，并產(chǎn)生了好 用及實用的效果，且較現(xiàn)有的封裝結(jié)構(gòu)及其制造方法具有增進(jìn)的突出多項 功效，從而更加適于實用，并具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進(jìn) 步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和 其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附 圖，詳細(xì)i兌明如下。


圖1A繪示依照本發(fā)明第一實施例的基板的示意圖1B繪示一膠膜提供于圖1A的基板下表面的示意圖1C繪示一第一芯片粘貼于圖1B的膠膜上的示意圖1D繪示一蓋體結(jié)構(gòu)設(shè)置于圖1C的基板上的示意圖1E繪示一第二芯片連接于圖1D的蓋體結(jié)構(gòu)上的示意圖1F繪示一封裝材料層形成于圖1E的基板上的示意圖1G繪示圖1F的蓋體結(jié)構(gòu)的俯視圖2繪示依照本發(fā)明第一實施例的封裝結(jié)構(gòu)的示意圖3A繪示依照本發(fā)明第二實施例的基板的示意圖3B繪示一第一芯片配置于圖3A的基板上的示意圖3C繪示一蓋體結(jié)構(gòu)設(shè)置于圖3B的基板上的示意圖3D繪示一第一封裝材料層形成于圖3C的基板上的示意圖3E繪示一第二芯片配置于圖3D的第一封裝材料層上的示意圖3F繪示一第二封裝材料層形成于圖3E的基板上的示意圖；以及
圖4繪示依照本發(fā)明第二實施例的封裝結(jié)構(gòu)的示意圖。
具體實施例方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功 效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的封裝結(jié)構(gòu)及其制造方 法其具體實施方式
、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細(xì)說明如后。
以下提出二實施例作為本發(fā)明的詳細(xì)說明，此些實施例不同之處在于 第一芯片的配置方式。然而，此些實施例用以作為范例說明，并不會限縮 本發(fā)明欲保護(hù)的范圍，且此些實施例皆不脫離后附權(quán)利要求所界定的范圍。 再者，實施例中的圖示亦省略不必要的元件，以清楚顯示本發(fā)明的技術(shù)特 點。
第一實施例
請參照圖1A-1F，圖U繪示依照本發(fā)明第一實施例的基板的示意圖； 圖1B繪示一膠膜提供于圖1A的基板下表面的示意圖；圖1C繪示一第一芯 片粘貼于圖1B的膠膜上的示意圖；圖1D繪示一蓋體結(jié)構(gòu)設(shè)置于圖1C的基 板上的示意圖；圖1E繪示一第二芯片連接于圖1D的蓋體結(jié)構(gòu)上的示意圖； 圖1F繪示一封裝材料層形成于圖1E的基板上的示意圖。
依照本發(fā)明第一實施例的封裝結(jié)構(gòu)的制造方法，首先提供一基板10，此 基板10具有一開口 10c,如圖1A所示。
其次，提供一膠膜20于基板10的一下表面10b，開口 10c暴露部分的 膠膜20,也就是說，膠膜20的面積較佳地大于開口 10c的面積，如圖1B 所示。
接著，粘貼一第一芯片40于膠膜20上，然后經(jīng)由一焊線41打線接合 第一芯片40及基板10。此第一芯片40藉由一第一粘著層31粘貼于膠膜 20上，用以設(shè)置第一芯片40于開口 10c中。如圖1C所示，開口 10c (繪示 于圖1B中)的面積較佳地大于第一芯片40的面積，使得第一芯片40與開 口 10c的一內(nèi)壁具有一間隔d，可確保第一芯片40不會與基板10接觸，如圖 1C所示。
然后，設(shè)置一蓋體結(jié)構(gòu)50于基板1Q上，此蓋體結(jié)構(gòu)5Q較佳地對應(yīng)于 第一芯片40的位置，使得蓋體結(jié)構(gòu)50可完整遮蔽第一芯片40。如圖1D所 示，蓋體結(jié)構(gòu)50具有一高度hl，使蓋體結(jié)構(gòu)50的頂面與該焊線41具有一 距離L1，可確保蓋體結(jié)構(gòu)50不會與焊線41接觸。
其次，如圖1E所示，連接一第二芯片60于蓋體結(jié)構(gòu)50上，并且打線 接合第二芯片60及基板10。此第二芯片60藉由一第二粘著層32粘貼于蓋 體結(jié)構(gòu)50上。
接著，如圖1F所示，形成一封裝材料層80于基板1Q上。請同時參照 圖1G，其繪示圖1F的蓋體結(jié)構(gòu)的俯視圖。蓋體結(jié)構(gòu)50較佳地具有多個凹
緣50a,使得形成封裝材料層80時，其材料可經(jīng)由此些凹緣50a進(jìn)入蓋體 結(jié)構(gòu)50內(nèi)，使得封裝材料層80不僅形成于基板10的一上表面10a上，更 形成于蓋體結(jié)構(gòu)50內(nèi)以及間隔d中。也就是說，封裝材料層80覆蓋第一 芯片40、蓋體結(jié)構(gòu)50及第二芯片60。
本實施例的制造方法接著進(jìn)行移除膠膜20以及配置一接地焊球于下表 面10b的步驟，移除膠膜20后，第一粘著層31仍覆蓋于第一芯片40的一 底面40a，藉以保護(hù)第一芯片40。另外當(dāng)移除20膠膜后，本實施例的制造 方法可較佳地配置一散熱片于第一芯片40下方，用以提升第一芯片40的 散熱效率。完成移除膠膜20及配置接地焊球的步驟后，完成依照本發(fā)明第 一實施例的封裝結(jié)構(gòu)。請參照圖2，其繪示依照本發(fā)明第一實施例的封裝結(jié) 構(gòu)的示意圖。封裝結(jié)構(gòu)100包括基板10、第一芯片40、蓋體結(jié)構(gòu)50、第二 芯片60、焊料球90以及封裝材料層80。
更進(jìn)一步來說，本實施例的封裝結(jié)構(gòu)100更包括一導(dǎo)線70,如圖2所 示。此導(dǎo)線70設(shè)置于基板10中，并且導(dǎo)通基板10的上表面10a及下表面 10b。導(dǎo)線70的一端70a連接于蓋體結(jié)構(gòu)50，導(dǎo)線70的另一端70b連接于 接地焊球90。較佳地是，本實施例的蓋體結(jié)構(gòu)50為導(dǎo)電材質(zhì)，并且經(jīng)由導(dǎo) 線70及接地焊球90電性連接至一接地面g。另外，本實施例的第一粘著層 31及第二粘著層32可分別例如是一導(dǎo)電^l艮膠(silver epoxy )層。
上述依照本發(fā)明第一實施例的封裝結(jié)構(gòu)及其制造方法，藉由配置蓋體 結(jié)構(gòu)50于第一芯片40及第二芯片60之間，以及將蓋體結(jié)構(gòu)50電性連接 至接地面g的方式，使得蓋體結(jié)構(gòu)50屏蔽第一芯片40及第二芯片60運(yùn)作 時產(chǎn)生的電磁輻射，避免兩芯片40及60之間相互干擾的問題，可提升芯 片運(yùn)作的精確性，更大大提升了產(chǎn)品的穩(wěn)定性。且因為第一芯片40配置于 基板10開口中，大大的降低整體封裝體的厚度。
第二實施例
請參照圖3A 3F,圖3A繪示依照本發(fā)明第二實施例的基板的示意圖； 圖3B繪示一第一芯片配置于圖3A的基板上的示意圖；圖3C繪示一蓋體結(jié) 構(gòu)設(shè)置于圖3B的基板上的示意圖；圖3D繪示一第一封裝材料層形成于圖 3C的基板上的示意圖；圖3E繪示一第二芯片配置于圖3D的第一封裝材料 層上的示意圖；圖3F繪示一第二封裝材料層形成于圖3E的基板上的示意 圖。
依照本發(fā)明第二實施例的封裝結(jié)構(gòu)的制造方法，首先提供一基板110， 如圖3A所示。
接著，藉由一第一粘著層131黏接一第一芯片140于基板110上，并 且藉由一焊線141打線接合第一芯片140及基板110，如圖3B所示。 其次，設(shè)置一蓋體結(jié)構(gòu)150于基板110上對應(yīng)于第一芯片140的位置， 如圖3C所示，使得蓋體結(jié)構(gòu)150完全遮蓋第一芯片140。蓋體結(jié)構(gòu)150具 有一高度h2,使蓋體結(jié)構(gòu)150的頂面與焊線141間具有一距離L2，因此蓋 體結(jié)構(gòu)150不會接觸到焊線141，避免了短路的現(xiàn)象。
再者，如圖3D所示，形成一第一封裝材料層181于基板110上。本實 施例的蓋體結(jié)構(gòu)150較佳地與上述依照本發(fā)明第一實施例的蓋體結(jié)構(gòu)50相 同，具有多個凹緣50a (繪示于圖2),因此第一封裝材料層181充填于蓋 體結(jié)構(gòu)150內(nèi)，即第一封裝材料層181覆蓋第一芯片140及蓋體結(jié)構(gòu)150。
然后，如圖3E所示，藉由一第二粘著層132教接一第二芯片160于第 一封裝材料層181上，并且打線接合第二芯片160及基板110。
再來，如圖3F所示，形成一第二封裝材料層182于基板110上，第二 封裝材料層182覆蓋第一封裝材料層181及第二芯片160。
依照本實施例的制造方法接著進(jìn)行配置一接地焊球于基板下表面的步 驟，完成此配置接地焊球的步驟后，完成依照本發(fā)明第二實施例的封裝結(jié) 構(gòu)。請參照圖4，其繪示依照本發(fā)明第二實施例的封裝結(jié)構(gòu)的示意圖，封裝 結(jié)構(gòu)200包括基板110、第一芯片140、蓋體結(jié)構(gòu)150、第一封裝材料層181、 第二芯片160、第二封裝材料層182以及接地焊球190。
更進(jìn)一步來說,封裝結(jié)構(gòu)200更包括一導(dǎo)線170,其設(shè)置于基板110中， 并且導(dǎo)通基板110的上表面110a及下表面110b。導(dǎo)線170的一端170a連 接于蓋體結(jié)構(gòu)150,導(dǎo)線170的另一端170b連接于接地焊球190。較佳地 是，蓋體結(jié)構(gòu)150為導(dǎo)電材質(zhì)，并且經(jīng)由導(dǎo)線170及接地焊球190電性連 接至一接地面g。另一方面，本實施例的第一粘著層131及第二粘著層132 可分別例如是一導(dǎo)電銀膠層。
上述依照本發(fā)明第二實施例的封裝結(jié)構(gòu)200及其制造方法，利用設(shè)置第 二芯片160于第一封裝材料層181上的方式，可避免打線接合第二芯片160 及基板110時，第二芯片160及蓋體結(jié)構(gòu)150受到壓迫而發(fā)生彎曲甚至是芯 片破裂的現(xiàn)象。其次，由于第二芯片160由第一封裝材料層181支撐，使得 蓋體結(jié)構(gòu)150不需支撐第二芯片160，如此可縮減蓋體結(jié)構(gòu)150的體積，節(jié) 省了蓋體結(jié)構(gòu)150的材料成本。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實 施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以 上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方 案的范圍內(nèi)。
權(quán)利要求
1、一種封裝結(jié)構(gòu)，其特征在于包括一基板，具有一開口；一第一芯片，設(shè)置于該開口內(nèi)，且電性連接于該基板；一蓋體結(jié)構(gòu)，設(shè)置于該基板上對應(yīng)該第一芯片處；一第二芯片，設(shè)置于該蓋體結(jié)構(gòu)上，且電性連接于該基板；以及一封裝材料層，設(shè)置于該基板上，該封裝材料層覆蓋該第一芯片、該蓋體結(jié)構(gòu)及該第二芯片。
2. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于其中所述的開口的 面積大于該第一芯片的面積，且該第一芯片與該開口的一內(nèi)壁具有一間隔。
3. 根據(jù)權(quán)利要求2所述的封裝結(jié)構(gòu)，其特征在于其中該封裝材料層 還設(shè)置于該第 一芯片及該內(nèi)壁之間。
4. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于還包括 一接地焊球，設(shè)置于該基板的一下表面；及一導(dǎo)線，導(dǎo)通該基板的一上表面及該下表面，該導(dǎo)線的一端連接于該 蓋體結(jié)構(gòu)，該導(dǎo)線的另一端連接于該接地焊球。
5. 根據(jù)權(quán)利要求4所述的封裝結(jié)構(gòu)，其特征在于其中該蓋體結(jié)構(gòu)為 導(dǎo)電材質(zhì)，且經(jīng)由該導(dǎo)線及該接地焊球電性連接至一接地面。
6. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于其中該第一芯片下 方還包含一散熱片。
7. —種封裝結(jié)構(gòu)的制造方法，其特征在于包括下述步驟 提供一基板，該基板具有一開口；提供一膠膜于該基板的一下表面，該開口暴露部分的該膠膜； 粘貼一第一芯片于該膠膜上； 設(shè)置一蓋體結(jié)構(gòu)于該基板上對應(yīng)該第一芯片處； 設(shè)置一第二芯片于該蓋體結(jié)構(gòu)上；以及形成一封裝材料層于該基板上，該封裝材料層覆蓋該第一芯片、該蓋 體結(jié)構(gòu)及該第二芯片。
8. 根據(jù)權(quán)利要求7所述的制造方法，其特征在于其中該基板包括 一導(dǎo)線，導(dǎo)通該基板的一上表面及該下表面，該導(dǎo)線的一端連接于該蓋體結(jié)構(gòu)；配置一接地焊球于該下表面，且該導(dǎo)線的另 一端連接于該接地焊球。
9. 根據(jù)權(quán)利要求7所述的制造方法，其特征在于還包括下述步驟 移除該膠膜；配置一散熱片于該第一芯片下方。
10. —種封裝結(jié)構(gòu)，其特征在于包括 一基板；一第一芯片，設(shè)置于該基板上，且電性連接于該基板； 一蓋體結(jié)構(gòu)，設(shè)置于該基板上對應(yīng)該第一芯片處； 一第一封裝材料層，設(shè)置于該基板上，該第一封裝材料層覆蓋該第一 芯片及該蓋體結(jié)構(gòu)；一第二芯片，設(shè)置于該第一封裝材料層上，且電性連接于該基板；以及一第二封裝材料層，設(shè)置于該基板上，且覆蓋該第一封裝材料層及該 第二芯片。
11. 根據(jù)權(quán)利要求IO所述的封裝結(jié)構(gòu)，其特征在于還包括 一接地焊球，設(shè)置于該基板的一下表面；及一導(dǎo)線，導(dǎo)通該基板的一上表面及該下表面，該導(dǎo)線的一端連接于該 蓋體結(jié)構(gòu)，該導(dǎo)線的另一端連接于該接地焊球。
12. 根據(jù)權(quán)利要求11所述的封裝結(jié)構(gòu)，其特征在于其中蓋體結(jié)構(gòu)為 導(dǎo)電材質(zhì)，且經(jīng)由該導(dǎo)線及該接地焊球電性連接至一接地面。
13. 根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于其中該第二芯片 的面積大于該第 一 芯片的面積。
14. 一種封裝結(jié)構(gòu)的制造方法，其特征在于包括下述步驟 提供一基板；配置一第一芯片于該基板上；設(shè)置一蓋體結(jié)構(gòu)于該基板上對應(yīng)該第 一芯片處；形成一第 一封裝材料層于該基板上，該第一封裝材料層覆蓋該第一芯 片及該蓋體結(jié)構(gòu)；配置一第二芯片于該第一封裝材料層上；以及形成一第二封裝材料層于該基板上，該第二封裝材料層覆蓋該第一封 裝材料層及該第二芯片。
全文摘要
本發(fā)明涉及一種封裝結(jié)構(gòu)及其制造方法。此封裝結(jié)構(gòu)包括一基板、一第一芯片、一蓋體結(jié)構(gòu)、第二芯片以及一封裝材料層?；寰哂幸婚_口，第一芯片設(shè)置于開口內(nèi)，并且電性連接于基板。蓋體結(jié)構(gòu)設(shè)置于基板上對應(yīng)第一芯片處。第二芯片設(shè)置于蓋體結(jié)構(gòu)上，并且電性連接于基板。封裝材料層設(shè)置于基板上，封裝材料層覆蓋第一芯片、蓋體結(jié)構(gòu)及第二芯片。其利用蓋體結(jié)構(gòu)遮蓋于第一芯片上方，屏蔽了第一芯片以及第二芯片產(chǎn)生的電磁輻射，避免兩芯片運(yùn)作時相互干擾，提升芯片的穩(wěn)定性，進(jìn)而提升了產(chǎn)品品質(zhì)。且該封裝結(jié)構(gòu)僅需于原有封裝結(jié)構(gòu)中增加設(shè)置蓋體結(jié)構(gòu)，即可達(dá)到屏蔽第一芯片及第二芯片的效果，可相容原有的封裝結(jié)構(gòu)制程，節(jié)省開發(fā)新制程的成本。
文檔編號H01L25/00GK101183676SQ20071018826
公開日2008年5月21日 申請日期2007年11月30日 優(yōu)先權(quán)日2007年2月15日
發(fā)明者安載善, 崔守珉, 李暎奎, 車尚珍, 金烔魯 申請人:日月光半導(dǎo)體制造股份有限公司