專(zhuān)利名稱(chēng)：芯片防靜電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路，特別涉及一種芯片防靜電保護(hù)電路。
背景技術(shù)：
隨著半導(dǎo)體芯片的運(yùn)用越來(lái)越廣泛，運(yùn)用范圍和領(lǐng)域越來(lái)越大，所涉 及到的靜電損傷也越來(lái)越多。通常穿尼龍制品的人體靜電可能達(dá)到
21, 000V的高壓，750V左右的放電可以產(chǎn)生可見(jiàn)火花，而僅10V左右的電 壓就可能毀壞沒(méi)有靜電保護(hù)(electrostatic discharge, ESD)的芯片，現(xiàn) 在已經(jīng)有很多種防靜電保護(hù)設(shè)計(jì)和應(yīng)用，通常有柵接地的N型場(chǎng)效應(yīng)晶體 管(Gate Grounded麗0S， GG麗0S)保護(hù)電路、二極管保護(hù)電路、可控硅
(Silicon Controlled Rectifier ， SCR)電路等等。柵接地的N型場(chǎng)效 應(yīng)晶體管(Gate Grounded NM0S ， GG麗0S)保護(hù)電路如

圖1所示，它實(shí) 現(xiàn)防靜電損傷的工作過(guò)程是首先是靜電使此晶體管的漏極電壓不斷上 升，當(dāng)漏極電壓上升到結(jié)的擊穿電壓(Breakdown Voltag)時(shí)，漏極將產(chǎn)生 一個(gè)較大的擊穿電流，此電流流向襯底，從而在電流通路上形成一定的壓 降，當(dāng)壓降達(dá)到一定程度的時(shí)候，漏極，襯底和源極所形成的NPN型三極 管將開(kāi)啟，而三極管有電流放大作用，從而增大了電流，灣放了靜電，同 時(shí)也使得漏極的電壓下降，N型場(chǎng)效應(yīng)晶體管工作時(shí)使漏極電壓維持在鉗 壓(Trigger Voltage)即結(jié)的擊穿電壓(Breakdown Voltag)和持有電壓
(Holding Voltage)之間，保護(hù)內(nèi)部電路不被高電壓損壞；二極管保護(hù)電路如圖2所示，它實(shí)現(xiàn)防靜電損傷的工作過(guò)程是首先是靜電使此二極 管的陰極電壓不斷上升，當(dāng)陰極電壓上升到二極管的反向擊穿電壓時(shí)，二 極管的反向擊穿電流會(huì)迅速上升，而隨著電流的迅速上升，陰極電壓的上 升卻非常地微小，保護(hù)內(nèi)部電路不被高電壓損壞；可控硅(Silicon Controlled Rectifier ， SCR)靜電防護(hù)電路如圖3所示，可控硅器件實(shí) 際上就是一個(gè)PNPN結(jié)構(gòu)，P型一端接陽(yáng)極，N型一端接陰極，當(dāng)陽(yáng)極電壓 上升到正向轉(zhuǎn)折電壓(forward-breakover voltage)時(shí)，可控硅器件進(jìn) 入負(fù)電阻工作區(qū)域，電流隨電壓急驟降低而增加，當(dāng)電壓降到支撐電壓
(Holding voltage)時(shí)，可控硅器件中寄生兩個(gè)三極管(PNP和NPN)將 開(kāi)啟，可控硅器件處于開(kāi)啟狀態(tài)，具有低阻抗，電壓隨電流急驟上升而緩 慢增加，起到瀉放靜電電流，抑制產(chǎn)生高電壓，可控硅工作時(shí)使可控硅的 陽(yáng)極電壓維持在鉗壓(Trigger Voltage )即正向轉(zhuǎn)折電壓
(forward-breakover voltage)禾口持有電壓(Holding Voltage)之間， 保護(hù)內(nèi)部電路不被高電壓損壞。
實(shí)用新型內(nèi)容
本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種芯片防靜電保護(hù)電路，采 用該芯片防靜電保護(hù)電路能大大提高防靜電保護(hù)的能力。
為解決上述技術(shù)問(wèn)題，本實(shí)用新型的芯片防靜電保護(hù)電路，包括一 個(gè)N型晶體管，所述N型晶體管的柵極、漏極共接在芯片內(nèi)部電路的外部 信號(hào)輸入端，源極接地，所述N型晶體管的開(kāi)啟電壓高于外部輸入信號(hào)的 電壓且小于所連接的芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓，結(jié)擊穿 電壓小于所連接的芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓及內(nèi)部電路的柵和結(jié)的擊穿電壓。
本實(shí)用新型通過(guò)選擇和控制一個(gè)N型晶體管的電特性參數(shù)和連接方 式，來(lái)達(dá)到對(duì)靜電進(jìn)行瀉放，起到防靜電損傷的作用，大大提高了防靜電 保護(hù)的能力。
以下結(jié)合附圖及具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說(shuō)明。
圖1是柵接地的N型場(chǎng)效應(yīng)晶體管防靜電保護(hù)電路示意圖2是二極管防靜電保護(hù)電路示意圖3是可控硅防靜電保護(hù)電路示意圖4是本發(fā)明的防靜電保護(hù)電路示意圖。
具體實(shí)施方式
本實(shí)用新型的一實(shí)施方式如圖4所示，N型晶體管l的柵極、漏極共 接在芯片內(nèi)部電路的外部信號(hào)輸入端，源極接地，所選擇的N型晶體管的 開(kāi)啟電壓高于外部輸入信號(hào)的電壓，同時(shí)此晶體管的開(kāi)啟電壓和結(jié)擊穿電 壓要小于所連接的芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓，而且所 述N型晶體管的柵擊穿電壓要高于它本身的結(jié)擊穿電壓。外部信號(hào)輸入端 引入靜電時(shí)，當(dāng)電壓高于N型晶體管的開(kāi)啟電壓時(shí)，N型晶體管源漏間導(dǎo) 通，靜電電流通過(guò)N型晶體管進(jìn)行瀉放，當(dāng)電壓繼續(xù)升高超過(guò)此晶體管漏 極結(jié)的擊穿電壓時(shí)，此晶體管將發(fā)生兩種靜電電流的瀉放，增強(qiáng)了瀉放靜 電的能力 一是通過(guò)此晶體管溝道導(dǎo)通來(lái)放電；二是通過(guò)此晶體管漏極結(jié) 的反向擊穿來(lái)放電，進(jìn)入了強(qiáng)瀉靜電模式，而此時(shí)漏極的電壓只會(huì)微小的 增加，從而不會(huì)產(chǎn)生高電壓造成內(nèi)部電路的損傷，起到了保護(hù)芯片內(nèi)部路的作用。本實(shí)用新型通過(guò)選擇和控制一個(gè)N型晶體管的電特性參數(shù)和連接方 式，來(lái)達(dá)到對(duì)靜電進(jìn)行瀉放，起到防靜電損傷的作用，大大提高了防靜電 保護(hù)的能力。
權(quán)利要求1、一種芯片防靜電保護(hù)電路，其特征在于，包括一個(gè)N型晶體管，所述N型晶體管的柵極、漏極共接在芯片內(nèi)部電路的外部信號(hào)輸入端，源極接地，所述N型晶體管的開(kāi)啟電壓高于外部輸入信號(hào)的電壓且小于所連接的芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓，結(jié)擊穿電壓小于所連接的芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓及內(nèi)部電路的柵和結(jié)的擊穿電壓。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種芯片防靜電保護(hù)電路，包括一個(gè)N型晶體管，所述N型晶體管的柵極、漏極共接在芯片內(nèi)部電路的外部信號(hào)輸入端，源極接地，所述N型晶體管的開(kāi)啟電壓高于外部輸入信號(hào)的電壓且小于所連接的芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓，結(jié)擊穿電壓小于所連接的芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓及內(nèi)部電路的柵和結(jié)的擊穿電壓。采用該芯片防靜電保護(hù)電路能大大提高防靜電保護(hù)的能力。
文檔編號(hào)H01L23/60GK201118221SQ20072014430
公開(kāi)日2008年9月17日 申請(qǐng)日期2007年11月15日 優(yōu)先權(quán)日2007年11月15日
發(fā)明者劉俊文, 錢(qián)文生 申請(qǐng)人:上海華虹Nec電子有限公司