專利名稱：半導體場效應晶體管及其制造方法
技術領域：
本發(fā)明涉及半導體場效應晶體管、半導體集成電路及其制造方法。
技術背景半導體場效應晶體管廣泛地用作電子元件諸如放大器或開關，并且根 據電流途徑(通道)的形式區(qū)分為數個類別。實例包括利用二維電子氣體(2DEG)的場效應晶體管。根據在其上形成2DEG的界面的形式，將這種場 效應晶體管分成兩個類型。在第一類型中，2DEG形成在氧化物膜/半導體 晶體的界面。在第二類型中，2DEG形成在類似的半導體晶體/半導體晶體 的界面。第一類型的代表性實例是Si-MOS場效應晶體管，而第二類型的 代表性實例是GaN高電子遷移率場效應晶體管(GaN-HEMT)。Si-MOS場效應晶體管包括通過控制柵偏壓而形成在Si氧化物膜/Si半 導體晶體的界面上的極性反轉通道。Si-MOS場效應晶體管具有巨大的優(yōu) 點，當柵偏壓施加到正向方向時(在N-型通道的情況下是正電壓)，能夠在 氧化物膜的壓力電阻范圍內在所述界面感生更多的載流子，因此獲得更高 的電流密度。然而，存在問題的是，因為電子在不同晶系的界面上運行， 所以電子運輸速度由于界面處的晶格混亂所致的散射而變得不足，因此在 高頻率信號的放大或快速切換方面存在限制。同時，在GaN-HEMT情況下，將它配置成形成這樣的一種通道，該 通道通過結合AlGaN層和GaN層而在結合的界面上感生載流子，因而類 似的半導體晶體具有不同的電子親合勢。因為所述界面是類似晶體的異質 結合界面(heterobonded interface),所以電子散射小，可以實現高電子運輸 速度，因此它適于高頻率信號放大或快速切換。然而，在GaN-HEMT的 情況下，幾乎不可能通過施加正向柵偏壓來提高漏電流密度。這是因為所 謂"柵泄漏(gate leakage)"現象發(fā)生。該現象是由允許誘導的載流子容易地 泄漏在通過具有小的電子親合勢的晶體的柵電極中所引起的，原因在于在類似的晶體之中的電子親合勢的差異小。為了改善該問題，現有已知的方法是，增加AlGaN層的Al含量以擴大AlGaN層和GaN層之間的電子親 合勢的差異(非專利文獻1)。另一個己知的方法是通過層壓由具有比半導 體晶體層小的電子親合勢的材料制成的膜，使該膜與所述半導體晶體層接 觸，從而減少正向柵泄漏(非專利文獻2)。非專禾廿文獻1: Masataka higashiwaki等,Japanese JournaJ of Applied Physics(日本應用物理雜志)，第44巻.第16期，2005非專利文獻2: Narihiko maeda等，Applied Physics Letter (應用物理通訊) 87， 073504, 2005發(fā)明內容本發(fā)明要解決的問題然而，根據增加AlGaN層的A1含量的方法，已經產生的問題有，諸 如在界面處的合金擴散增加和由于界面晶格失配擴展而引起的結晶度劣 化。結果，仍然沒有提供預期的效果。另外，將與所述半導體晶體層接觸并且由具有比半導體晶體層的電子 親合勢小的材料制成的膜層壓的方法可以顯著減少反向漏電流，但是它對 于減少正向漏電流是沒有效的，以致不能施加足夠的柵偏壓。因此，存在 對于實際應用的限制。因而，依照所述常規(guī)方法，難以產生具有高電子運輸速度、高增益和 高漏電流密度這三者的半導體場效應晶體管。本發(fā)明的目的是提供能解決常規(guī)技術中的上述問題的高性能氮化鎵場 效應晶體管。本發(fā)明的另一個目的是提供具有良好電流滯后特征的氮化鎵場效應晶 體管，其中可以減少正向柵泄漏。本發(fā)明的另一個目的是提供能實現高電子速度、高增益的和高增益電 流密度的氮化鎵場效應晶體管。解決所述問題的手段為了解決上述問題，根據本發(fā)明的場效應晶體管具有作為通道的載流子，其中所述載流子在氮化鎵半導體晶體層A和B之間的雜界面處被感 生，并且另外所述場效應晶體管具有柵絕緣膜，該柵絕緣膜被安置在半導 體晶體層A和柵電極之間，以使在構成所述柵絕緣膜的材料中至少部分地 含有鉿氧化物。如權利要求1中所述的半導體場效應晶體管的本發(fā)明涉及一種具有柵 絕緣膜和異質結的氮化鎵半導體場效應晶體管，所述異質結由半導體晶體層A和半導體晶體層B組成，其中構成所述柵絕緣膜的材料的一部分或 全部是相對介電常數為9至22的介電材料，并且其中所述半導體晶體層A 與所述柵絕緣膜接觸，并且在所述半導體晶體層A附近的半導體晶體層B 比所述半導體晶體層A具有更大的電子親合勢。如權利要求2中所述的本發(fā)明涉及根據權利要求1的半導體場效應晶 體管，其中所述半導體晶體層A是AlxInyGa(1.x.y)N晶體(0^x, y§ 1， x+y^ 1)。如權利要求3中所述的本發(fā)明涉及根據權利要求1或2的半導體場效 應晶體管，其中主張構成所述柵絕緣膜的材料的一部分或全部包含鉿氧化物。如權利要求4中所述的本發(fā)明涉及根據權利要求1至3的任何一項的 半導體場效應晶體管，其中主張構成所述柵絕緣膜的材料的一部分或全部 包含HfxAl,.xOy (0<x<l, 1當y芻2)。如權利要求5中所述的本發(fā)明涉及具有根據權利要求1至4的任何一 項的場效應晶體管的半導體集成電路。如權利要求6中所述的本發(fā)明涉及用于制造根據權利要求1至4的任 何一項的半導體場效應晶體管的方法，所述方法還包括下列步驟形成絕 緣層，然后在300。C或更高的溫度下進行熱處理。如權利要求7中所述的本發(fā)明涉及根據權利要求6的制造半導體場效 應晶體管的方法，所述方法還包括下列步驟形成柵電極，然后在300。C 或更高的溫度下進行熱處理。如權利要求8中所述的本發(fā)明涉及制造根據權利要求5的半導體集成 電路的方法，所述方法還包括下列步驟形成絕緣層，然后在300。C或更 高的溫度下進行熱處理。如權利要求9中所述的本發(fā)明涉及根據權利要求8的制造半導體集成 電路的方法，所述方法包括下列步驟形成柵電極，然后在300。C或更高的溫度下進行熱處理。 發(fā)明效果根據本發(fā)明，因為通道層形成在具有小電子散射的類似半導體晶體層 界面處，所以可以提供高遷移率。而且，因為在所述晶體層的表面上配置 最佳介電常數，所以還可以施加大的正向柵偏壓。結果，可以提供實現非 常大的漏電流密度的高性能場效應晶體管，其在工業(yè)應用上具有極大的意 義。實施本發(fā)明的最佳方式現在將參考附圖詳細地描述本發(fā)明的例舉性實施方案。

圖1是根據本發(fā)明的場效應晶體管的例舉性實施方案的剖視圖。在該實施方案中，采用具有多個形成在底基襯底101上的根據本發(fā)明的氮化鎵 場效應晶體管的GaN-HEMT的半導體集成電路作為實例，但是本發(fā)明不 局限于所述GaN-HEMT或所述半導體集成電路。圖1中顯示的半導體集成電路1具有多個根據本發(fā)明的場效應晶體管 100，其中所述多個場效應晶體管IOO形成在底基襯底101上。然而，為 了簡化，僅有所述多個場效應晶體管100中的一個顯示在圖1中。不需要 說的是，在所述半導體集成電路1中，可以安置除所述場效應晶體管100 以外的多種裝置，并且所述半導體集成電路1也可以僅由提供在其上的場 效應晶體管100組成。在這里將場效應晶體管100制成為氮化鎵場效應晶 體管的GaN-HEMT。現在參考圖1，將注意集中在場效應晶體管100的一個上，以解釋其 構造與操作。這些同樣應用于沒有展示的其它場效應晶體管。所述場效應 晶體管100(即數個場效應晶體管100中的一個)形成在含有緩沖層102的 襯底上，所述緩沖層102形成在一種底基襯底101上。作為底基襯底101，可以使用任何其中形成在底基襯底101上的外延 層和底基襯底101之間的晶格常數差異小或少的單晶襯底，諸如SiC、藍寶石、Si和GaN。雖然所述底基襯底101優(yōu)選是半絕緣的，但是也可以使 用導電襯底?？缮藤従哂懈鞣N尺寸的襯底，但是它們在尺寸上沒有限制。 另外，可商購具有多種偏角(off-angles)和偏向(off-directions)的襯底，并且 可以無限制性地使用它們。作為底基襯底101的平面方向，可以無限制性 地使用極性的和非極性的平面。因此，商售的襯底可以用作所述底基襯底 101。為了減少由底基襯底101和安置在底基襯底101上的多種半導體晶體 層之間的晶格常數差異所引起的變形，并且為了避免包含在底基襯底101 中的雜質的影響，引入安置在底基襯底101上的緩沖層102。作為用于緩 沖層102的材料，可以使用A1N、 AlGaN、 GaN等。根據諸如MOPVE、 MBE和HVPE的方法，可以通過將這樣的材料層壓在底基襯底101上而 形成緩沖層102。適于各自生長過程的來源材料可商購，所以可以使用它 們。緩沖層102的厚度沒有特別限制，但是一般地在3，000A至20 pm的 范圍內。半導體晶體層B103形成在所述緩沖層102上，并且另一個半導體晶 體層A104形成在所述半導體晶體層B103上。如圖1中所示，半導體晶 體層B103的一個表面直接與半導體晶體層A104的一個表面接觸，這樣 在柵偏壓施加時容許在半導體晶體層B103和A104之間的界面處和在半 導體晶體層B103的側面形成通道。為了形成上述通道，半導體晶體層B103比半導體晶體層A104需要具 有更大的電子親合勢。現在將詳細地描述為形成所述通道而提供的兩個半 導體晶體層B103和A104。作為用于半導體晶體層B103的材料，可以使用GaN。可以以與緩沖 層102的情況相同的方法，例如MOVPE、 MBE和HVPE進行半導體晶體 層B103的層壓。因為在緩沖層102的情況下，適于各自生長過程的來源 材料可商購，所以可以使用它們。'半導體晶體層B103的厚度沒有特別限 制，但是它在3，OOOA至5 (mi范圍內，更優(yōu)選5,000A至3 pm，并且還更 優(yōu)選700A至2 pm。半導體晶體層A104可以由AlGaN或AlInGaN在所述半導體晶體層 B103上的晶體生長而形成。在所述半導體晶體層B103上的晶體生長過程是用和半導體晶體層B103的情況中相同的方法進行的。關于所述半導體晶體層A104， AlGaN的晶體生長引起半導體晶體層B103和A104之間的 晶格常數差異，因此在所述界面并且在半導體晶體層B103的側面(GaN層 側面)上生成壓電場并且感生自由載流子。同時，當AlInGaN的晶體生長作為半導體晶體層A104進行時，除半 導體晶體層B103和A104的晶格匹配之外，還通過調節(jié)Al和In之間的組 成比例，以避免壓電場的產生，因此可以產生在柵偏壓為零時不產生自由 載流子并且不形成通道的方式，即，E-模式運轉的場效應晶體管。對于用于根據本發(fā)明的場效應晶體管的半導體晶體層A104的材料沒 有特別的限制。然而，在任何情況下，為了可以在施加柵偏壓時在半導體 晶體層B103和A104之間的界面的半導體晶體層B103側形成通道以及為 了半導體晶體層B103可以比半導體晶體層A104提供更大的電子親合勢， 重要的是選擇材料體系和組成。在半導體晶體層A104中，優(yōu)選的是增加A1含量，以便半導體晶體層 A104比半導體晶體層B103具有小足夠的電子親合勢。然而，如上所述， 更大的Al含量引起AlGaN層的結晶度的劣化，導致得到的場效應晶體管 的性能降低或操作失靈。因而，需要通過考慮上述因素來確定最佳值?？?慮到這樣的情況，通常，Al含量優(yōu)選在O.l至0.6、更優(yōu)選在0.15至0.5、 并且還更優(yōu)選在0.2至0.4的范圍內。可以以與緩沖層102和半導體晶體層B103的這種情況的相同方法， 即，MOVPE、 MBE、 HVPE等進行半導體晶體層A104的層壓。適于各自 生長過程的來源材料可商購的，所以可以使用它們。半導體晶體層A104 的厚度沒有特別限制，但是它在30A至600A、更優(yōu)選100A至500A、還 更優(yōu)選150A至400A的范圍內。在該實施方案中，將所述半導體晶體層A104制備為單層。然而，所 述半導體晶體層A104可以采取GaN層和AlGaN層的反復層壓結構或采 取InGaN層和AlGaN層的反復層壓結構，這些層壓結構都具有在彈性變形限度之內的厚度。在半導體晶體層A104上，除形成源極105和漏極106之外，還通過 柵絕緣膜108形成柵電極109。用于分離器件的分離層以附圖標記107表示。通過安置分離層107，在襯底上形成多個具有上述層結構的場效應晶 體管100，以使它們不會相互地并且在電學上引起干涉?？梢酝ㄟ^安置柵絕緣膜108而減少在對于柵電極109施加正向偏壓電 壓時的漏電流，因此施加大的正向電壓。在該情況下，隨著所述柵絕緣膜 108變厚，可以減少漏電流。然而，當柵絕緣膜108厚度增加時，容易在 柵絕緣膜108和半導體晶體層A104之間的界面形成電子的中間水平，因 此引起電流滯后。因而，本發(fā)明的發(fā)明人關于氮化鎵場效應晶體管的柵絕緣膜用的材料 進行了深入細致的研究。結果，已經發(fā)現了，通過使用含有鉿氧化物的材 料作為用于柵絕緣膜的材料，獲得了高性能氮化鎵場效應晶體管，其可以 抑制電流滯后的產生并且減少在施加正向偏壓電壓時的漏電流。相對介電常數為9以上至22以下的介電材料形成在半導體晶體層 A104上，作為柵絕緣膜108。在背離上述范圍的情況下，不可能有效抑制 所述正向漏電流。雖然相對介電常數為9以上至22以下的介電材料對于 減少柵泄漏是有效的，但是13至18的相對介電常數是更優(yōu)選的。相對介 電常數為9以上至22以下的材料的實例包括0203、 CuO、 FeO、 PbC03、 PbCl2、 PbS04、 Sn02、 Zr02、 ZrSi04、 Ta205、 Ti02、 BaTiO、 HfSi02、 HfAlO、 La203、 CaHfO和HfAlON。所有這些材料體系都是有效的，但是考慮到在 驅動期間更少的電流滯后，更優(yōu)選La203、 CuO、 ZrSi04、 HfSi02、 Hf02、 HfAlO和CaHfO。還更優(yōu)選Hf02、 HfAlON、 HfAlO禾Q HfSiO。最優(yōu)選 HfAlO。為了更少的泄漏等原因，在用作柵絕緣膜108的情況下，這些材料的 晶體體系優(yōu)選是無定形的或單晶?？紤]到產生膜的容易性等，無定形的是 更優(yōu)選的。因而，當構成柵絕緣膜108的材料的一部分或全部含有鉿氧化物時， 例如Hf^Ah-xOy((Xx〈1， l^y^2)，可以有效減少漏電流。因此，漏電流的 控制變得可能。柵絕緣膜108可以采取上述材料及其它材料的層壓材料結構。例如， 可以采用這樣的層壓結構，其中已知作為能抑制電流崩潰現象(cmrent collapse phenomenon)的絕緣膜的SiN適合于插入在與說明的上述材料的干涉空間中，作為能以1 nm至10nm的厚度用于柵絕緣膜108。在該情況下， 對于要結合的絕緣膜材料的類型沒有特別的限制?？紤]有效的漏電流抑 制、相互電導、滯后等，其厚度優(yōu)選在3nm至40nm、更優(yōu)選5 nm至30 nm、并且最優(yōu)選7nm至20nm的范圍內。而且，還可以采用其中半導體晶體層B103和/或104的一部分通過蝕 刻被除去的結構(凹口結構)。這樣可以通過將閾值電壓調節(jié)至正而改善場 效應晶體管增益或E-模式操作的性能。可以通過利用諸如熱CVD、等離子體CVD、 ALCVD、 MOCVD、 MBE、 蒸發(fā)和濺射之類的方法形成柵絕緣膜108?？梢酝ㄟ^根據上述方法形成柵絕緣膜108，然后通過進行退火處理而 減少電流滯后。因此，在產生圖1中所示的半導體集成電路1或產生具有 圖1中所示的構造的獨立場效應晶體管100的情況下，在形成柵絕緣膜108 以后的退火處理有效地改善了其電流滯后特征?？梢栽谛纬蓶沤^緣膜108至器件密封期間的適當時間進行該退火處 理。 一般在300°C或更高的溫度并且在柵絕緣膜108的耐熱性范圍(在能 保持無定形的范圍)內進行退火處理。 一般地，它在300°C至900°C的范 圍之內。在300。C至900。范圍內的溫度進行退火處理情況下，與沒有退火 處理的情況相比，可以進一步地改善其電流滯后特征。對于退火處理的時 間沒有特別的限制，但是考慮到效果和工業(yè)效率的平衡，該時間優(yōu)選在io 秒至60分鐘的范圍內。氣氛優(yōu)選地是氮和/或Ar，并且更優(yōu)選氮。作為用于形成在柵絕緣膜108上的柵電極109、源極105和漏極106 的材料，在典型的GaN-HEMT器件中使用的材料和方法可以原樣使用。 因此，用于柵電極108的材料包括Ni/Au、 Pt等。用于源極105和漏極106 的材料的實例包括Ti/Al、 Ti/Mo等。這些可以通過濺射、蒸發(fā)、CVD等 形成。退火處理可以在形成柵電極以后進行。在這種情況下，它在可以減少 滯后并且不對柵電極材料產生損害的溫度范圍進行。這樣的溫度范圍是考 慮到柵電極材料的耐熱性而確定，但是一般在300°C至600°C的范圍內。雖然已經在上文中基于例舉性實施方案描述了本發(fā)明，但是本發(fā)明的 這種實施方案僅是說明，并且本發(fā)明的技術范圍并不限于此。本發(fā)明的技術范圍是由權利要求限定的，并且進一步意欲包括等價于權利要求的含義 和在權利要求范圍內的任何修改。實施例現在將參考下列實施例詳細地描述本發(fā)明，但是它們僅是實施例，并 且本發(fā)明不應該受這些實施例限制。實施例1具有圖1中所示構造的GaN-HEMT制作如下。將作為底基襯底10制備的半絕緣SiC襯底101用硫酸和過氧化氫的 混合物洗滌，然后在MOCVD爐中加熱到600。C。其后，在下列條件下從 室中供給40sccm的TMA:恒溫槽的溫度；30°C，以及，氫和氨的載體氣 體的流量分別為，60SLM和40SLM。然后，A1N作為緩沖層102生長至 500A的厚度。隨后，底基襯底101的溫度改變至1,150°C，并且將TMA的流量調節(jié) 至Osccm。然后，從30。C的恒溫槽供給40sccm的TMG，并且將作為半 導體晶體層103的GaN層在緩沖層102上層壓至2pm的厚度。隨后，將TMG的流量改變至100sccm，并且從30°C的恒溫槽供給3 sccm的TMA。然后，將其鋁含量是0.2的ud-AlGaN作為半導體晶體層 A104生長至400 A的厚度。其后，將底基襯底101的溫度降至約室溫， 并且然后從反應器中移出所述襯底。然后通過光刻法形成對應于源極和漏極的形狀的抗蝕劑開口 ，并且通 過EB蒸發(fā)將Ti/Al/Ni/Au金屬膜分別層壓至200 A/l，500 A/250 A/500 A的 厚度。其后，通過剝離(lift-off)方法將除開口以外的金屬膜除去以形成源極 105和漏極106。為了繼續(xù)改善歐姆特性，在氮氣氛中在800。C將RTA處 理進行30秒。移出襯底，并且然后通過光刻法形成抗蝕劑圖案，將其用作掩模。隨 后，進行1^+離子植入以形成深度為3,000A的分離層107。 N+離子的劑量 量是2xl0"離子/cm2。在離子植入以后，除去抗蝕劑。然后，通過光刻法在形成柵絕緣膜的區(qū)域提供抗蝕劑開口，接著用稀HC1水溶液洗滌所述開口。將得到的開口移動至濺射設備，并且通過RF濺射層壓Hfo.6A1。.402。制備三個級別的樣品，這些樣品在厚度上不同，即，為8nm(樣品l)、 16nm(樣品2)和24nm(樣品3)。作為用于濺射底基襯底 101的氣體，使用Ar。濺射功率是0.48 kW。濺射期間的反應器電壓是0.45 Pa。將Hfo.6Alo.402的燒結壓塊用作濺射靶。隨后，通過剝離而形成柵絕緣 膜108。然后，在以類似方式通過光刻法形成對應于柵電極形狀的開口以后， 通過電子束蒸發(fā)將Ni/Au金屬膜形成至200A/1000A的厚度，接著，以源 極的情況下相同的方式進行剝離。結果，形成柵電極109。將由此處理的底基襯底101移動至退火爐，并且在氮氣氛中、在500°C 進行退火30分鐘。如上所述，制備出三個具有柵絕緣膜的GaN-HEMT，這些柵絕緣膜的 柵長度和寬度相同，為2 pm和30 pm，但是其厚度不同，艮卩， GaN-HEMTl(柵絕緣膜8 nm) ， GaN-HEMT2(柵絕緣膜16 nm)和 GaN-HEMT3(柵絕緣膜24nm)。以和GaN-HEMTl的情況下相同的方法制備出彈栓二極管(shot key diode)，以進行GaN-HEMTl的CV測量。結果，發(fā)現柵絕緣膜的相對介 電常數是16。如上所述制備的每個GaN-HEMT，即，GaN-HEMTl、 GaN-HEMT2 和GaN-HEMT3，的柵電流密度對柵電壓特征是在漏極上的兩個接線端被 接地的條件下測量的。測量結果顯示在圖3中。另外，每個GaN-HEMT即GaN-HEMTl 、GaN-HEMT2和GaN-HEMT3 的漏電流密度的遷移特性是在源電子(source electron)上的三個接線端被接 地的條件下測量的。在測量期間，將20伏的偏壓施加到所述漏極。測量 結果顯示在圖4中。測量GaN-HEMTl的漏電流密度對漏電壓曲線的滯后特征。在測量期 間，將-2伏的電壓施加到所述柵電極。測量結果顯示在圖6中。比較例1作為比較例制備的包括GaN-HEMT的半導體集成電路的橫截面示意圖顯示在圖2中。圖1中顯示的本發(fā)明的實施方案和圖2中顯示的比較例 之間的結構差異是，在比較例中沒有在每個場效應晶體管上提供柵絕緣
膜，但是它們在其它結構上是相同的。在圖2中，將底基襯底以附圖標記 201表示，將緩沖層以202表示，將半導體晶體層B以203表示，將半導 體晶體層A以204表示，將源極以205表示，將漏極以206表示，將分離 層以207表示并且將柵電極以208表示。
用和實施例1相同的方法，將SiC襯底用作襯底201，在其上將作為 緩沖層202的A1N層形成至500A的厚度；然后將作為半導體晶體層B203 的GaN層形成至2 pm的厚度；并且最終將作為半導體晶體層A204的其 鋁含量為0.20的ud-AlGaN層形成至400A的厚度。其后，將由此處理的 底基襯底201的溫度降至約室溫，然后將所述襯底從反應器中移出，作為 外延的襯底。
用和實施例1中相同的方法，將源極205、漏極206和分離層207形 成在從反應器中移出的外延襯底上。其后，在不層壓柵絕緣膜的情況下， 通過光刻法形成對應于柵電極形狀的開口，接著用稀HC1水溶液洗滌。然 后用與實施例1所描述相同的方法形成柵電極208。由此產生柵長度為2 (im并且柵寬度為30 nm的GaN-HEMT4。
在漏極上的兩個接線端被接地的條件下，測量該GaN-HEMT4的柵電 流密度對柵電壓特征。測量結果顯示在圖3中。
另外，在源極上的三個接線端被接地的條件下，測量GaN-HEMT4的 漏電流密度的遷移特征。在測量期間，將20伏的偏壓施加到所述漏極。 測量結果顯示在圖4中。
比較例2
用和實施例1相同的方法，在作為底基襯底201的SiC襯底上順序生 長下列層將A1N緩沖層202生長至厚度為500A;然后將GaN半導體晶 體層B203生長至厚度為2 和最后將ud-AlGaN半導體晶體層A204 生長至厚度為400A，其中ud-AlGaN的鋁含量是0.20。
用和實施例1中相同的方法，然后在由此處理的底基襯底201上形成 分離層207、源極205、漏極206、柵絕緣膜(厚度8nm)和柵電極208，接著形成必要的電極。沒有進行退火處理。由此制備出柵長度為2 pm和 柵寬度為30 pm的GaN-HEMT5。
測量GaN-HEMT5的漏電流密度對漏電壓曲線的滯后特征。然后，將 -2伏的電壓施加到所述柵電極。測量結果顯示在圖5中。
參考圖3，與比較例1中的GaN-HEMT4相比，柵電流在實施例1中 所制備的GaN-HEMTl、 GaN-HEMT2和GaN-HEMT3中顯著地降低。特 別是，應當注意，在施加正向柵偏壓時抑制柵電流的效果得到顯著改善。 如從圖3可以顯而易見，對于GaN-HEMTl和GaN-HEMT3，能夠將施加 的正向電壓的振幅增加高達+8V，而對于GaN-HEMT2，能夠將施加的正 向電壓的振幅增加高達+9 V。
同時，在GaN-HEMT4的情況下，不能施加大于0 V的柵電壓，原因 在于當柵電壓超過大于0V時產生大的漏電流。
參考圖4，與比較例1中的GaN-HEMT4的最大漏電流密度相比，實 施例1中的每個GaN-HEMTl 、 GaN-HEMT2和GaN-HEMT3的最大漏電 流密度分別提高至約95%、 105%和115%。
在圖6中，在變換實施例1中的GaN-HEMTl的漏電流密度對漏電壓 曲線的掃描方向的情況下，差異遠小于圖5中GaN-HEMT4所示的差異。 因此，證實通過退火處理顯著地減少了滯后。
附圖簡述
圖1是顯示本發(fā)明實施方案的橫截面示意圖； 圖2是顯示比較例中器件的橫截面示意圖3是顯示實施例1和比較例1中柵電流密度對柵電壓特征的圖； 圖4是顯示實施例1和比較例1中的漏電流密度的遷移特征的圖； 圖5是顯示比較例2中漏電流對漏電壓曲線的滯后特征的曲線圖；和 圖6是顯示實施例1中漏電流對漏電壓曲線的滯后特征的曲線圖。
附圖標記說明
101,201底基襯底 102,202緩沖層103，203半導體晶體層B
104，204半導體晶體層A
105,205源極
106，206漏極
107,207分離層
濯柵絕緣膜
109，208柵電極
權利要求
1.一種氮化鎵半導體場效應晶體管，其具有柵絕緣膜和異質結，所述異質結由半導體晶體層A和半導體晶體層B構成，其中構成所述柵絕緣膜的材料的一部分或全部是相對介電常數為9以上至22以下的介電材料，并且其中所述半導體晶體層A與所述柵絕緣膜接觸，而且在所述半導體晶體層A附近的半導體晶體層B比所述半導體晶體層A具有更大的電子親合勢。
2. 根據權利要求1所述的半導體場效應晶體管，其中所述半導體晶體 層A是AlxINyGa(1.x.y)N晶體(0^x, y芻1, x+y^ 1)。
3. 根據權利要求1或2所述的半導體場效應晶體管，其中構成所述柵 絕緣膜的材料的一部分或全部包含鉿氧化物。
4. 根據權利要求1至3中任何一項所述的半導體場效應晶體管，其中 構成所述柵絕緣膜的材料的一部分或全部包含HfxAl,.xOy (0<x<l， lSy蕓2)。
5. —種半導體集成電路，其包含根據權利要求1至4中任何一項所述 的場效應晶體管。
6. —種制造根據權利要求1至4中任何一項所述的半導體場效應晶體 管的方法，所述方法包括下列步驟形成絕緣層；然后在300°C或更高的溫度下進行熱處理。
7. 根據權利要求6所述的制造半導體場效應晶體管的方法，所述方法 包括下列步驟形成柵電極；然后在300°C或更高的溫度下進行熱處理。
8. —種制造根據權利要求5所述的半導體集成電路的方法，所述方法 包括下列步驟形成絕緣層；然后在300°C或更高的溫度下進行熱處理。
9.根據權利要求8所述的制造半導體集成電路的方法，所述方法包括 下列步驟形成柵電極；然后在300°C或更高的溫度下進行熱處理。
全文摘要
本發(fā)明公開了一種具有良好電流滯后特征的氮化鎵基的場效應晶體管，其中可以減少正向柵泄漏。在具有柵絕緣膜(108)的氮化鎵-基場效應晶體管(100)中，構成柵絕緣膜(108)的材料的一部分或全部是相對介電常數為9-22的介電材料，并且與柵絕緣膜(108)接觸的半導體晶體層A(104)和半導體晶體層B(103)構成異質結，所述半導體晶體層B(103)在所述半導體晶體層A(104)附近并且比半導體晶體層A(104)具有更大的電子親合勢。優(yōu)選至少部分地在構成所述柵絕緣膜(108)的材料中包含鉿氧化物諸如HfO₂、HfAlO、HfAlON或HfSiO。
文檔編號H01L21/338GK101405850SQ20078000956
公開日2009年4月8日 申請日期2007年3月16日 優(yōu)先權日2006年3月17日
發(fā)明者佐澤洋幸, 八木修一, 奧村元, 清水三聰 申請人:住友化學株式會社;獨立行政法人產業(yè)技術綜合研究所