專利名稱：用于將半導(dǎo)體襯底鍵合到金屬襯底的方法
用于將半導(dǎo)體襯底鍵合到金屬襯底的方法
背景技術(shù)：
常規(guī)半導(dǎo)體制造使用多種工藝來在襯底中形成半導(dǎo)體器件。該襯底可以是 諸如硅之類的半導(dǎo)電材料的小、薄、圓形的切片的晶片。形成在襯底上的半導(dǎo) 體器件可以是分立器件或集成電路。例如，半導(dǎo)體器件可由單個(gè)分立功率晶體 管組成，或可由許多電氣耦合到一起以形成集成電路的晶體管或諸如電阻、電 容器等其它電子元件組成。在半導(dǎo)體器件形成之后，測試該晶片并將其切割以
分離晶片中的各個(gè)管芯。
如美國專利申請第11/189,163號所解釋的一樣，在半導(dǎo)體器件和襯底中通 過提供更小的尺寸，減少了諸如電阻、功耗、以及寄生阻抗之類的性質(zhì)。特別 地，在器件制造之后將硅襯底減薄分別減小了現(xiàn)代低額定電壓的DMOS和 IGBT器件的導(dǎo)通電阻和寄生延遲。在常規(guī)的半導(dǎo)體器件制造工藝中，在器件、 其它半導(dǎo)體層、以及金屬層已形成之后，通常通過諸如機(jī)械研磨或化學(xué)機(jī)械拋 光(CMP)之類的工藝減薄襯底。當(dāng)前工藝的發(fā)展已導(dǎo)致最終的硅襯底薄于 100,。
然而，有許多與加工硅襯底相關(guān)聯(lián)的問題。例如，因?yàn)樵撘r底薄，所以在
漏極金屬化的階段中，或在功率MOSFET制造過程中的晶片處理的后續(xù)階段 中，它可能會翹曲或破裂。美國專利申請第11/189,163號中所描述的漏極金屬 化工藝使用了濺射和蒸鍍。在形成漏電極的階段期間，由諸如濺射或蒸鍍之類 的常規(guī)漏極金屬化方法引起的應(yīng)力和熱會導(dǎo)致嚴(yán)重的晶片翹曲或破裂。而且即 使晶片經(jīng)受得住漏極形成工藝，超薄晶片也易受更多的與處理相關(guān)的破裂的影 響。
本發(fā)明的各實(shí)施例單獨(dú)地和共同地解決了上述問題及其它問題。 發(fā)明概述
本發(fā)明的各實(shí)施例涉及形成在半導(dǎo)體襯底上的半導(dǎo)體器件、用于在半導(dǎo)體襯底上形成半導(dǎo)體器件的方法以及用于將形成在半導(dǎo)體襯底上的半導(dǎo)體器件
轉(zhuǎn)移到金屬襯底上的方法。本發(fā)明的一些實(shí)施例涉及MOSFET器件。不過， 本發(fā)明的各實(shí)施例也可延伸到其它類型的半導(dǎo)體器件上。
本發(fā)明的一個(gè)實(shí)施例涉及一種將半導(dǎo)體襯底鍵合到金屬襯底的方法。該方 法包括在半導(dǎo)體襯底中形成半導(dǎo)體器件，該半導(dǎo)體器件包括第一表面。該方法 還包括獲得金屬襯底。該方法還包括將該金屬襯底鍵合到該半導(dǎo)體器件的第一 表面，其中該金屬襯底的至少一部分形成該半導(dǎo)體器件的電氣端子。
本發(fā)明的另一實(shí)施例涉及半導(dǎo)體芯片。該半導(dǎo)體芯片包括具有半導(dǎo)體器件 和約100pm或更小厚度的半導(dǎo)體管芯。該半導(dǎo)體芯片還包括中間層。該半導(dǎo) 體芯片還包括金屬襯底，其中該中間層在該金屬襯底和該半導(dǎo)體管芯之間，而 且該金屬襯底的至少一部分形成電氣端子。
本發(fā)明的另一實(shí)施例涉及半導(dǎo)體芯片。該半導(dǎo)體芯片包括具有半導(dǎo)體器件 的半導(dǎo)體管芯。該半導(dǎo)體芯片還包括中間層。該半導(dǎo)體芯片還包括金屬襯底， 其中該中間層在該金屬襯底和該半導(dǎo)體管芯之間，該金屬襯底在約200'C下具 有小于約5X10—"Cr1的CTE，而且該金屬襯底的至少一部分形成電氣端子。
附圖簡述
圖IA示出根據(jù)本發(fā)明的實(shí)施例的功率MOSFET的橫截面圖。
圖1B示出根據(jù)本發(fā)明的實(shí)施例的功率M0SFET的橫截面圖。 圖2A示出根據(jù)本發(fā)明的實(shí)施例，在與硅晶片熱匹配的金屬襯底上形成的 中間層的簡化橫截面圖。
圖2B示出根據(jù)本發(fā)明的實(shí)施例，粘附到臨時(shí)載具的硅晶片的簡化橫截面圖。
圖2C示出根據(jù)本發(fā)明的實(shí)施例，鍵合到金屬晶片上形成的中間層的臨時(shí) 載具和硅晶片的簡化橫截面圖。
圖2D示出根據(jù)本發(fā)明的實(shí)施例，鍵合到金屬晶片上形成的中間層的硅晶 片的簡化橫截面圖。
圖3示出所需熱膨脹系數(shù)對溫度的曲線圖。還示出不同金屬的熱膨脹系數(shù)。 圖4示出不同金屬的熱膨脹系數(shù)和電阻率對溫度的曲線圖。實(shí)曲線是匹配硅的系數(shù)。
圖5A示出鉬的晶片翹曲的3D繪圖。 圖5B示出銅的晶片翹曲的3D繪圖。
圖6A示出根據(jù)本發(fā)明的實(shí)施例，形成在鉬襯底上的多晶硅層的簡化橫截 面圖。
圖6B示出根據(jù)本發(fā)明的實(shí)施例，形成在多晶硅一鉬疊層上的硅化物金屬 層的簡化橫截面圖。
圖6C示出根據(jù)本發(fā)明的實(shí)施例，鍵合到硅化物一多晶硅一鉬疊層的經(jīng)加 工的硅晶片的簡化橫截面圖。
圖7A示出根據(jù)本發(fā)明的實(shí)施例，粘附到臨時(shí)載具的硅晶片的簡化橫截面圖。
圖7B示出根據(jù)本發(fā)明的實(shí)施例，轉(zhuǎn)移到金屬一多晶硅一鉬疊層的硅晶片。 圖7C示出根據(jù)本發(fā)明的實(shí)施例，通過硅化物層鍵合到多晶硅一鉬疊層的 硅晶片的簡化橫截面圖。
發(fā)明詳述
本發(fā)明的各實(shí)施例通過提供一種用于將經(jīng)過加工和減薄的硅轉(zhuǎn)移到預(yù)制 金屬襯底上的方法解決了諸如該硅晶片的翹曲或與處理相關(guān)的破裂之類的上 述問題和其它問題。該金屬襯底或其一部分可擔(dān)當(dāng)形成在硅晶片中的器件的電 氣端子(例如漏電極)和該硅晶片的機(jī)械支撐。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，該 金屬襯底具有與硅的熱膨脹系數(shù)基本匹配的熱膨脹系數(shù)。根據(jù)本發(fā)明的優(yōu)選實(shí) 施例，還在該金屬襯底上方形成中間層，以實(shí)現(xiàn)將金屬鍵合到硅晶片的低溫和 低應(yīng)力工藝。
該工藝消除了諸如硅對常規(guī)DMOS器件中的導(dǎo)通電阻和IGBT器件中的寄 生延遲的影響之類的器件工作的各種問題。還由一些實(shí)施例提供的其它優(yōu)點(diǎn)包 括排除常規(guī)背金屬形成工藝。排除常規(guī)背金屬形成工藝顯著減少了晶片在該工 藝期間破裂的機(jī)會并且還避免晶片暴露于上述的漏極金屬化工藝的高溫下。漏 極金屬化工藝包括在約30(TC下進(jìn)行的濺射和蒸鍍。在將硅晶片減薄到小于 100pm的厚度之后，該厚支撐金屬襯底還可減少在制造過程中該硅晶片的與處理相關(guān)的破裂的機(jī)會。
可形成在該晶片中的半導(dǎo)體器件可以是諸如功率MOSFET、 IGBT、 二極 管等垂直器件。如圖1A和1B中所示，為簡單起見將在垂直功率MOSFET的 背景下具體描述本發(fā)明的各實(shí)施例。然而，本發(fā)明不限于垂直功率MOSFET。 各種不同的常規(guī)功率器件，包括其它溝槽型器件和平面器件都可受益于本發(fā)明 的各實(shí)施例，來排除形成背金屬電極或電氣端子的金屬化工藝。像由本文描述 的所有其它附圖一樣，所示出元件的相對尺寸和大小沒有必要反映真實(shí)的尺寸 并且僅用于說明目的。
圖1A示出設(shè)置有金屬襯底118作為漏電極的溝槽柵型MOSFET的橫截面 圖。根據(jù)本發(fā)明的實(shí)施例的硅襯底由半導(dǎo)電層107的組合示出。頂部金屬層116 是用于源區(qū)112和體區(qū)117的電接觸。P型區(qū)104形成在n型外延層106和114 上。中間層120將整個(gè)半導(dǎo)體襯底107鍵合到金屬襯底118。圖1B示出對應(yīng) 于圖1A的橫截面示意圖的SEM。經(jīng)減薄的硅襯底107測得總寬度為約8pm。
硅晶片可包括設(shè)置有諸如圖1A所示的M0SFET之類的半導(dǎo)體器件的半導(dǎo) 體管芯的陣列。在將該硅晶片鍵合到為硅晶片中的半導(dǎo)體器件提供漏電極的金 屬襯底之后，將該硅晶片和金屬襯底組合切割以形成單個(gè)半導(dǎo)體芯片。每個(gè)半 導(dǎo)體管芯包括圖1所示的半導(dǎo)體襯底107和金屬襯底118。因此，如本文中所 用，術(shù)語"金屬襯底"可指的是鍵合到具有許多硅管芯的晶片的襯底或粘附到 單個(gè)管芯的襯底。
圖2A到2D示出根據(jù)本發(fā)明的一個(gè)實(shí)施例，將硅晶片轉(zhuǎn)移到金屬襯底的 示例性過程。首先針對金屬性質(zhì)選擇金屬襯底200。要考慮的一種性質(zhì)是該 金屬的熱膨脹系數(shù)與硅的熱膨脹系數(shù)基本匹配。兩種襯底之間的熱膨脹性質(zhì)的 匹配消除了熱應(yīng)力，因此消除該半導(dǎo)體管芯從該硅晶片脫附或硅屈服的可能 性。將該金屬加工成具有6"(英寸)直徑和約200nm厚度的晶片形狀。
圖2A示出在形成該金屬晶片之后形成在該金屬晶片200的表面上的中間 層202。只要在鍵合前中間層202和金屬以及和硅襯底之間具有低界面能，則 可通過任意薄膜沉積工藝形成中間層202。以下討論用于形成中間層202的合 適方法。除了和金屬晶片200形成強(qiáng)界面鍵以外，中間層202還在低溫(<300 。C)下與硅晶片形成良好的電接觸和機(jī)械接觸。在金屬襯底上形成中間層202之后，中間層和金屬組合已經(jīng)準(zhǔn)備好鍵合到經(jīng)處理的硅晶片。
圖2B示出與半導(dǎo)體器件一起經(jīng)處理和減薄之后的硅晶片或襯底206。因 為硅晶片206的厚度在某些情況下小于10(Him，所以經(jīng)處理的硅晶片具有鍵合 或粘附到該晶片前側(cè)的臨時(shí)把盤或載具204。如圖2C所示，載具204將硅晶 片206遞送到金屬襯底200和中間層202的組合。在將金屬鍵合到硅晶片的工 藝之后，釋放該前側(cè)載具204。圖2D示出轉(zhuǎn)移到該200^im金屬襯底200的帶 有半導(dǎo)體器件的后續(xù)經(jīng)減薄的硅層206。
針對以上工藝的一些考慮是對金屬、中間層、以及鍵合工藝的選擇。以下 將進(jìn)一步詳細(xì)討論全部三者。
A.熱匹配的金屬襯底
由于硅和金屬襯底之間的線性熱膨脹系數(shù)(CTE)不匹配所產(chǎn)生的熱應(yīng)力 將影響硅的變形或硅晶片上管芯的脫附。當(dāng)硅層被減少為小于lOOpm的厚度 時(shí)這個(gè)影響更加顯著。因此需要將該金屬晶片的CTE與硅的CTE匹配以將本 發(fā)明的各實(shí)施例結(jié)合到現(xiàn)有技術(shù)中。
為避免半導(dǎo)體管芯脫附或硅層斷裂，由CTE不匹配產(chǎn)生的熱應(yīng)力比(1) 硅屈服強(qiáng)度或(2)硅晶片和中間層之間的界面強(qiáng)度(下文稱為"界面強(qiáng)度") 其中任何一個(gè)更小，無論(1)和(2)哪一個(gè)更小。在其中界面強(qiáng)度比硅屈服強(qiáng)度 大的情況下，硅將有可能先斷裂。在其中硅屈服強(qiáng)度比界面強(qiáng)度大的情況下， 半導(dǎo)體管芯會在硅斷裂前脫附。
1.界面強(qiáng)度比硅屈服強(qiáng)度大
針對其中界面強(qiáng)度大于硅屈服強(qiáng)度的第一種情況，特定溫度下該金屬的
CTE符合以下方程式1以避免任意硅層屈服-
<formula>formula see original document page 9</formula>方程式i
其中T,和T()分別是工作或工藝溫度和環(huán)境溫度；Gsi是硅的剪切模量；a
金屬和asi分別是該金屬襯底和硅的CTE。 Y是硅的屈服強(qiáng)度。
圖3示出在硅斷裂前所允許的金屬襯底的最大CTE值的曲線圖300。為比 較，在圖3中還顯示了不同工作溫度下不同金屬的CTE。針對所使用的硅的值 是針對具有7Xl(T"cm—3的間隙氧水平的切克勞斯基(Czochralski)硅晶片的 典型值的as「2.6X10'6tT1、 GSi = 64.1GPa、以及Y:30MPa。在圖3的曲線圖中所繪制的金屬包括在半導(dǎo)體工業(yè)中最常用的金屬和合金。為簡單起見，假定 所繪制金屬的CTE在所關(guān)心的溫度范圍內(nèi)恒定。
圖3示出針對20(TC的工作溫度，為滿足以上方程式1所給出的對硅斷裂 的關(guān)系，金屬的CTE須小于5X10一CT1。如在點(diǎn)302和304處所示，所繪制并 發(fā)現(xiàn)符合該要求的一些這些金屬包括諸如鉬(Mo)、鴇(W)、以及鉻(Cr) 之類的難熔金屬。還發(fā)現(xiàn)諸如306中所示的Ni36Fe以及308中所示的Ni42Fe 之類的一些鎳一鐵合金滿足該要求。圖3還示出工業(yè)中最常用的金屬鋁和銅具 有與硅的最大CTE不匹配。如此高的熱不匹配會在薄硅襯底中產(chǎn)生嚴(yán)重的熱 應(yīng)力和斷裂。合金Ni36Fe具有與硅幾乎相等的CTE。然而，如圖4中406處所 示，它的電阻率約為0.495 mQ-cm，僅比砷摻雜的硅小5倍。另一方面，如圖 4中的402處所示，同樣滿足CTE要求的鉬具有5.3 ^Q-cm的電阻率。 一般地， 在約20(TC下具有小于約5X10—"C"的CTE的金屬襯底可用在本發(fā)明的實(shí)施例 中。
圖5A和5B示出對由硅/金屬復(fù)合物的熱應(yīng)力引起的翹曲的有限元分析模 擬。在該模擬中，因?yàn)殂~由于其在半導(dǎo)體制造中的廣泛使用而成為理想的金屬 選擇，所以將鉬與銅進(jìn)行比較。模擬的樣品尺寸為10mmX10mm。該熱載荷 在從15(TC到一65'C的溫度下冷卻。將15pm的硅襯底層疊到101.6|im的鉬和 101.6pm的銅上。圖5A中在500處示出針對鉬的三維結(jié)果，而在圖5B中在 502處示出針對銅的結(jié)果。
該模擬示出當(dāng)用鉬代替通常使用的銅時(shí)，硅/金屬復(fù)合物的翹曲減少了90% 而馮米澤斯(Von-Mises)應(yīng)力減少了約82%。例如，如圖5A中504處所示給 出鉬的翹曲值52pm，而如圖5B中506處所示銅的翹曲值為472Mm。該模擬還 示出增加鉬的厚度將減小晶片的翹曲，但作為交換還將增大復(fù)合應(yīng)力。平衡翹 曲和應(yīng)力的結(jié)果提示針對厚度為15pm的硅采用厚度為150nm的鉬層。然而， 金屬的選擇及其厚度取決于具體應(yīng)用、或特定器件的熱和導(dǎo)通電阻要求。
2.硅屈服強(qiáng)度大于界面強(qiáng)度
在硅晶片與中間層之間的界面強(qiáng)度更弱的情況下，在該硅變形前該管芯可 能從該中間層脫附。針對這種情況上述分析仍然有效，除了 Y和G由界面強(qiáng)度 和剪切模量代替。這些值取決于中間層材料和鍵合工藝。因此，應(yīng)當(dāng)適當(dāng)選擇與硅以及金屬襯底的界面能低的中間層來給予高界面強(qiáng)度。
B.中間層的選擇
如上所述，圖2A到2D中所示的中間層202的一個(gè)功能是實(shí)現(xiàn)在低溫下 對硅晶片的強(qiáng)鍵合或界面粘附。為了實(shí)現(xiàn)對硅晶片的強(qiáng)鍵合或粘附，需要中間 層的材料與硅的界面能低。該中間層的另一種功能是提供對熱匹配金屬襯底的 良好粘附。根據(jù)本發(fā)明的各實(shí)施例該中間層的典型厚度值在約1到5nm的范 圍內(nèi)。然而，該厚度也可以相當(dāng)厚，只要它不會增加該晶片的總體應(yīng)力和翹曲。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，使用非晶硅膜作為中間層。根據(jù)本發(fā)明的另一 實(shí)施例使用多晶硅膜?？蓪⒎蔷Щ蚨嗑Ч枘こ练e到諸如鉬襯底的金屬晶片上。 可進(jìn)行附加的退火以確保鉬襯底與該非晶或多晶硅中間層之間的強(qiáng)界面。將鉬 上的多晶硅結(jié)構(gòu)鍵合到經(jīng)處理的硅晶片上于是被減化為鍵合兩種類似的材料， 導(dǎo)致底層金屬襯底到經(jīng)處理硅的強(qiáng)粘附。大體上，可在相當(dāng)?shù)偷臒犷A(yù)算的情況 下實(shí)現(xiàn)這個(gè)結(jié)果。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，可包括硅化工藝。形成硅化物可以由于要求 更低溫度和得到更低總體應(yīng)力而增強(qiáng)晶片之間的鍵合。圖6A到6C示出根據(jù) 本實(shí)施例的針對硅化工藝的工藝流程圖。圖6A示出多晶硅膜602沉積在諸如 鉬襯底600之類的金屬晶片上。
在圖6B的步驟中，將可包括鈦、鉑、鴇或鈷的金屬層604直接沉積在鉬 襯底上或多晶硅膜602上?？赏ㄟ^低溫化學(xué)氣相沉積(CVD)或?yàn)R射工藝在中 間層上沉積金屬來形成硅化金屬。在一些實(shí)施例中，在硅化物形成之前可先在 多晶硅上形成成核層。當(dāng)硅化物在非晶層上形成時(shí)會減少成核作用，因此多晶 硅中間層可能更加適合這樣的實(shí)施例。本發(fā)明的各實(shí)施例還可使用外延硅化物 作為多晶硅化物的替換。外延硅化物表現(xiàn)出相對于其上所形成的硅的明確取向 關(guān)系，且如果其晶體結(jié)構(gòu)類似且它們之間的晶格不匹配較小則預(yù)期它在硅上外 延生長。
圖6C中的步驟示出經(jīng)處理和減薄的硅晶片或襯底606位于金屬-多晶硅-鉬結(jié)構(gòu)之上。然后通常進(jìn)行熱處理以使金屬層604與硅晶片606反應(yīng)來形成硅 化物層605。所得硅化物在硅晶片606和帶有形成于其上的多晶硅602的底層 金屬604之間的良好機(jī)械接觸和電接觸。選擇硅化金屬604的標(biāo)準(zhǔn)包括低硅化物形成溫度和低應(yīng)力。需要低硅化物
形成溫度和低應(yīng)力來最小化與硅晶片的良好鍵合強(qiáng)度所需的熱預(yù)算。對于具體 所需硅化物含量，該硅化物金屬的厚度也是所需考慮的事項(xiàng)。
根據(jù)本發(fā)明的其它實(shí)施例，各種不同的替代物可用于該中間層。例如，還 可替換地使用在封裝技術(shù)中使用的環(huán)氧樹脂—銀材料。使用環(huán)氧樹脂一銀是一 種不需要鍵合而僅需要用來固化環(huán)氧樹脂的處理溫度的相當(dāng)簡單的工藝。另一 種替代物是使用當(dāng)前在共晶封裝技術(shù)中使用的材料即錫一銀一銅合金。共晶組
分是處于平衡狀態(tài)的3.5wt。/。銀、0.9wtn/。銅以及錫。使用該中間層可實(shí)現(xiàn)在217.2
r的共晶溫度下將金屬和硅晶片鍵合。
c.晶片鍵合工藝
針對本發(fā)明的各實(shí)施例的第三件要考慮的事項(xiàng)是將硅晶片鍵合到金屬襯 底的工藝。鍵合工藝的選擇取決于中間層材料的選擇。在本發(fā)明的優(yōu)選實(shí)施例 中，通常鍵合工 藝是熱工藝。然而，該鍵合工藝不如此有限且可使用其它工藝。
本發(fā)明的實(shí)施例提供的一個(gè)優(yōu)點(diǎn)是如果在半導(dǎo)體工藝階段形成最終會形 成漏極端子的金屬襯底，則它可在剩余的工藝步驟期間向非常薄的硅晶片提供 機(jī)械支撐。例如，在本發(fā)明的一實(shí)施例中，在硅晶片中半導(dǎo)體器件的頂部源金
屬的形成被推遲直到將該硅晶片鍵合到金屬襯底之后。圖7A到7C示出根據(jù) 該實(shí)施例的工藝流程。圖7A示出在形成頂部源金屬層之前，直到707處的 BPSG膜被沉積并在器件的頂面上流動時(shí)，在整個(gè)制造過程中被處理的硅晶片 706。
然后將硅晶片706鍵合或粘附到臨時(shí)玻璃把盤或載具708。在本發(fā)明的一 個(gè)實(shí)施例中，通過諸如聚酰亞胺膠帶之類的可由UV能量固化的粘合劑將臨時(shí) 載具粘附到該硅晶片。不同的膠帶可提供在如5(TC的低溫下的粘附性質(zhì)，而其 它的可能需要如30(TC的高溫。在本發(fā)明的再一實(shí)施例中，諸如聚酰亞胺層之 類的粘合材料自身可自己擔(dān)當(dāng)載具。只要將硅晶片706鍵合或粘附到臨時(shí)載具 708，就在步驟709將該硅晶片706減薄為所需厚度。該減薄工藝可包括常規(guī) 研磨和刻蝕工藝。
圖7B示出將仍粘附到載具708的硅晶片706轉(zhuǎn)移并在鍵合步驟705將其 鍵合到鉬/多晶硅/金屬疊層。該疊層包括鉬襯底700、多晶硅膜702以及硅化金屬704。因?yàn)樵诠杈?06的前側(cè)沒有金屬(該處相反有附連的把盤載具 708)，而且鉬在硅中具有低蒸汽壓力和可忽略的擴(kuò)散性，根據(jù)該實(shí)施例的鍵 合工藝能承受相對較高的熱預(yù)算以確保良好鍵合強(qiáng)度。圖7A到7C的工藝可 將前側(cè)材料暴露到高達(dá)45(TC的晶片處理溫度。
圖7B還示出在將硅晶片706轉(zhuǎn)移之后，將其從載具708釋放。在鉬一多 晶硅疊層和硅晶片706之間形成硅化物705。在圖7C，將載具708釋放之后， 接著對鍵合到硅晶片706的鉬/多晶硅/金屬疊層進(jìn)行處理以形成前側(cè)金屬接 觸。然后在載具708先前鍵合的表面形成前側(cè)源金屬710。此外，根據(jù)本發(fā)明 另一實(shí)施例在惰性環(huán)境中進(jìn)行熱處理以防止發(fā)生氧化。
然后，將圖7C所示的復(fù)合物切割以形成單個(gè)半導(dǎo)體芯片。如果每個(gè)芯片 都包括垂直MOSFET，則它可具有源極、柵極和漏極?？筛鶕?jù)常規(guī)封裝工藝封 裝該芯片。
雖然以上示出和描述了許多特定實(shí)施例，但本發(fā)明不限于它們。例如，在 半導(dǎo)體一金屬疊層中可形成另外的層以增強(qiáng)該器件的界面鍵合、或電的、機(jī)械 的或其它性質(zhì)?？墒褂闷渌凅w、修改和等同體，且本發(fā)明任一實(shí)施例的任一 個(gè)或多個(gè)特征可在不背離本發(fā)明范圍的情況下與本發(fā)明任一其他實(shí)施例的一 個(gè)或多個(gè)其他特征進(jìn)行組合。
本發(fā)明的上述實(shí)施例還可用于包括無線電話、個(gè)人計(jì)算機(jī)、服務(wù)器、電視 機(jī)、收音機(jī)等的任一合適電氣組件中。
以上描述是說明性的而非限制性的。本發(fā)明的許多變體對本領(lǐng)域的技術(shù) 人員在仔細(xì)査看本發(fā)明內(nèi)容后將是顯而易見的。因此，本發(fā)明的范圍不應(yīng)參 照以上說明來確定，而應(yīng)該參照所附權(quán)利要求及其全部范圍或等效方案來確 定。而且，來自任一實(shí)施例的一個(gè)或多個(gè)特征可在不背離本發(fā)明范圍的情況下 與任一其他實(shí)施例的一個(gè)或多個(gè)特征進(jìn)行組合。
"一"、"一個(gè)"或"該"的敘述旨在表示"一個(gè)或多個(gè)"，除非具體指 定為相反意思。此外，諸如"在...之上"、"在...之下"等術(shù)語是用來描述如 附圖中所示的特征部件的，且可或可不指在制造或使用根據(jù)本發(fā)明各實(shí)施例的 半導(dǎo)體管芯封裝時(shí)的絕對位置。
為了所有目的將以上提及的所有專利、專利申請、公開、及說明通過引用完整結(jié)合于此。沒有一項(xiàng)被認(rèn)為屬于現(xiàn)有技術(shù)c
權(quán)利要求
1. 一種將半導(dǎo)體襯底鍵合到金屬襯底的方法，包括在半導(dǎo)體襯底中形成半導(dǎo)體器件，所述半導(dǎo)體器件包括第一表面；獲得金屬襯底；將所述金屬襯底鍵合到所述半導(dǎo)體器件的所述第一表面，其中所述金屬襯底的至少一部分形成所述半導(dǎo)體器件的電氣端子。
2. 如權(quán)利要求l所述的方法，其特征在于，還包括在將所述半導(dǎo)體襯底鍵合到所述金屬襯底之前，將帶有所述半導(dǎo)體器件的所述半導(dǎo)體襯底可 去除地粘附到載具。
3. 如權(quán)利要求2所述的方法，其特征在于，還包括在將所述半導(dǎo)體襯 底鍵合到所述金屬襯底之前，在所述半導(dǎo)體襯底粘附到所述載具的同時(shí)將 所述半導(dǎo)體襯底減薄。
4. 如權(quán)利要求2所述的方法，其特征在于，還包括在將所述半導(dǎo)體襯 底鍵合到所述金屬襯底之后，從所述半導(dǎo)體襯底去除所述載具。
5. 如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體器件是功率 MOSFET而所述電氣端子是漏極。
6. 如權(quán)利要求l所述的方法，其特征在于，還包括在將所述半導(dǎo)體襯 底鍵合到所述金屬襯底之前，在所述金屬襯底上形成中間層。
7. 如權(quán)利要求l所述的方法，其特征在于，將所述半導(dǎo)體襯底鍵合到 所述金屬襯底包括將形成在所述金屬襯底上的中間層鍵合到所述半導(dǎo)體襯 底。
8. 如權(quán)利要求l所述的方法，其特征在于，還包括在將所述半導(dǎo)體襯 底鍵合到所述金屬襯底之前，在所述金屬襯底上形成中間層和在所述中間 層上形成硅化物。
9. 如權(quán)利要求1所述的方法，其特征在于，所述金屬襯底在約200°C 下具有小于約5X 10-6。C'1的CTE。
10. 如權(quán)利要求l所述的方法，其特征在于，將所述半導(dǎo)體襯底鍵合到 所述金屬襯底在低溫下發(fā)生。
11. 如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體管芯具有約10(Him或更小的厚度。
12. 如權(quán)利要求1所述的方法，其特征在于，還包括在將所述半導(dǎo)體襯 底在所述半導(dǎo)體襯底的第一表面處鍵合到所述金屬襯底之后，在所述半導(dǎo) 體襯底的第二表面上形成金屬接觸。
13. 如權(quán)利要求1所述的方法，其特征在于，所述金屬襯底包括選自包 含鉬、鎢、鉻及其合金的組的至少一種金屬。
14. 如權(quán)利要求1所述的方法，其特征在于，還包括切割所述半導(dǎo)體襯 底和所述金屬襯底以形成單個(gè)半導(dǎo)體芯片。
15. —種通過權(quán)利要求14所述的工藝制造的半導(dǎo)體管芯。
16. —種半導(dǎo)體芯片，包括具有半導(dǎo)體器件和約100pm或更小厚度的半導(dǎo)體管芯； 中間層；以及金屬襯底，其中所述中間層在所述金屬襯底和所述半導(dǎo)體管芯之間， 且所述金屬襯底的至少一部分形成電氣端子。
17. 如權(quán)利要求16所述的半導(dǎo)體芯片，其特征在于，還包括在所述中 間層和所述半導(dǎo)體管芯之間的硅化物。
18. 如權(quán)利要求16所述的半導(dǎo)體芯片，其特征在于，所述半導(dǎo)體襯底 與所述金屬襯底熱匹配。
19. 如權(quán)利要求16所述的半導(dǎo)體芯片，其特征在于，所述金屬襯底包 括選自包含鉬、鎢、鉻及其合金的組的至少一種金屬。
20. 如權(quán)利要求16所述的半導(dǎo)體芯片，其特征在于，所述中間層包括 非晶硅膜。
21. 如權(quán)利要求16所述的半導(dǎo)體芯片，其特征在于，所述中間層包括 多晶硅膜。
22. 如權(quán)利要求16所述的半導(dǎo)體芯片，其特征在于，所述半導(dǎo)體器件 是功率MOSFET且所述端子是漏極。
23. 如權(quán)利要求16所述的半導(dǎo)體芯片，其特征在于，所述金屬襯底在 約20(TC下具有小于約5X lO^TT1的CTE。
24. —種半導(dǎo)體芯片，包括 具有半導(dǎo)體器件的半導(dǎo)體管芯； 中間層；以及金屬襯底，其中所述中間層在所述金屬襯底和所述半導(dǎo)體管芯之間， 所述金屬襯底在約200。C下具有小于約5X1(T"C"的CTE，且所述金屬襯 底的至少一部分形成電氣端子。
25. 如權(quán)利要求24所述的半導(dǎo)體芯片，其特征在于，所述金屬襯底包 括鉬。
26. —種包括權(quán)利要求24所述的半導(dǎo)體芯片的電氣組件。
全文摘要
公開了一種將半導(dǎo)體襯底鍵合到金屬襯底的方法。在一些實(shí)施例中該方法包括在半導(dǎo)體襯底中形成半導(dǎo)體器件，該半導(dǎo)體器件包括第一表面。該方法還包括獲得金屬襯底。將該金屬襯底鍵合到該半導(dǎo)體器件的第一表面，其中該金屬襯底的至少一部分形成該半導(dǎo)體器件的電氣端子。
文檔編號H01L21/00GK101432846SQ200780011770
公開日2009年5月13日 申請日期2007年3月12日 優(yōu)先權(quán)日2006年4月6日
發(fā)明者C-L·吳, H·耶爾馬茲, 勵(lì)敏華, 琦 王 申請人:費(fèi)查爾德半導(dǎo)體有限公司