專利名稱：磁路并聯(lián)漏磁自屏蔽式可控電抗器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可控電抗器，具體是磁路并聯(lián)漏磁自屏蔽式可控電抗器，屬 于電網(wǎng)和輸變電設(shè)備節(jié)能控制領(lǐng)域。
背景技術(shù)：
隨著超高壓大電網(wǎng)的形成和城市電網(wǎng)中電纜線路劇增，電網(wǎng)中的無功功率變 化和電壓波動等問題日益突出，實施無功功率動態(tài)平衡和電壓波動的動態(tài)抑制、 加強電網(wǎng)諧波治理、抑制超高壓輸電長線路末端電壓升高和減少線路單相接地時 的潛供電流、消除發(fā)電機自勵磁等措施，對電網(wǎng)的安全經(jīng)濟運行、促進電網(wǎng)節(jié)能， 具有重要意義。隨著電網(wǎng)中沖擊性負荷(如電弧爐、電解鋁、軋鋼、電氣化鐵路、 城市地鐵、煤礦提升設(shè)備等)逐漸增多，電力電子技術(shù)和裝置在電網(wǎng)中的廣泛應(yīng) 用，動態(tài)無功補償和濾波裝置對可控電抗器的安全可靠性等技術(shù)經(jīng)濟指標(biāo)，提出 了更高的要求。
目前，可控電抗器主要有以下幾種類型調(diào)匝式、調(diào)氣隙式、晶閘管控制電
抗器式(TCR)、高短路阻抗變壓器式(TCT)和磁飽和式等，它們各有自己的優(yōu)缺點。
調(diào)匝式可控電抗器是通過斷路器或接觸器投切抽頭，改變匝數(shù)實現(xiàn)電抗可調(diào)， 這種調(diào)節(jié)簡單易行但達不到連續(xù)可調(diào)。調(diào)氣隙式可控電抗器是通過精密機械傳動 方式，連續(xù)改變磁路中氣隙的長度，實現(xiàn)電抗的連續(xù)可調(diào)，存在著響應(yīng)速度慢、 噪聲大、易發(fā)生機械失靈等問題。晶閘管控制電抗器式可控電抗器是通過控制晶 閘管的導(dǎo)通角和導(dǎo)通時間，以控制流過電抗器電流的大小和相位，實現(xiàn)了對電抗 器容量的連續(xù)快速可調(diào)，在冶金行業(yè)應(yīng)用廣泛；由于單只晶閘管耐壓水平較低， 該類型可控電抗器應(yīng)用到6kV以上電網(wǎng)中，需要-用很多只晶閘管串聯(lián)，在多只晶 閘管同步觸發(fā)和均壓、控制維護等方面難度大，可靠性有待提高；該裝置占地面 積大，晶閘管發(fā)熱量大需要輔助冷卻設(shè)備，自'身產(chǎn)生的諧波量大需要配備專用濾 波設(shè)備，成本高價格昂貴。高短路阻抗變壓器式可控電抗器是將變壓器和電抗器 設(shè)計為一體，將變壓器的短路阻抗設(shè)計為100%，再在變壓器的低壓側(cè)接入晶閘管 進行調(diào)節(jié)，實現(xiàn)對感性無功功率的連續(xù)或有級控制；該類型可控電抗器可滿足高 電壓、大容量、連續(xù)可調(diào)的要求，存在著變壓器漏磁面積非常大造成效率低、結(jié)
構(gòu)和制造工藝復(fù)雜、成本高等不足，應(yīng)用較少。磁飽禾tr式可控電抗器是采用直流 助磁原理，通過調(diào)節(jié)控制繞組中的勵磁電流來控制鐵芯的飽和程度以實現(xiàn)電抗的
連續(xù)可調(diào)，結(jié)構(gòu)型式有磁閥式和裂芯式；與TCR對比，磁飽和式可控電抗器具有 晶閘管控制電壓低、可靠性高、占地面積小、免維護、諧波小、制造和維護成本 低、抑制過電壓能力強等優(yōu)點；也存在著鐵芯的硅鋼片長期工作在過飽和區(qū)域， 鐵芯損耗大、溫升高、噪聲大、鐵芯截面利用率低、結(jié)構(gòu)和加工工藝十分復(fù)雜等 問題，致使磁飽和式可控電抗器這項先進可靠的技術(shù)，長期以來未能在電網(wǎng)中廣 泛的推廣應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)存在的不足，提供一種結(jié)構(gòu)可靠、損耗小、噪 聲低、鐵芯截面充分利用、制造成本低、能夠可靠地應(yīng)用于超/特高壓電網(wǎng)的磁路 并聯(lián)漏磁自屏蔽式可控電抗器。
本發(fā)明的磁路并聯(lián)漏磁自屏蔽式可控電抗器，是按以下方式實現(xiàn)的在鐵芯 上設(shè)置由不飽和區(qū)域鐵芯和飽和區(qū)域鐵芯交錯排列組成并聯(lián)磁路，在并聯(lián)磁路中 按比例設(shè)定不飽和區(qū)域鐵芯與飽和區(qū)域鐵芯面積或者設(shè)定不飽和區(qū)域鐵芯與飽和 區(qū)域鐵芯各自磁阻，通過調(diào)節(jié)可控硅觸發(fā)導(dǎo)通角來控制附加直流勵磁電流對鐵芯 的勵磁磁化，使飽和區(qū)域的漏磁通由主磁通方向前后相鄰或左右相鄰的不飽和區(qū) 域鐵芯吸收而形成自屏蔽，通過對鐵芯的勵磁磁化改變并聯(lián)磁路中不飽和區(qū)域鐵 芯和飽和區(qū)域鐵芯的磁飽和程度實現(xiàn)電抗值的連續(xù)、快速可調(diào)。
所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其飽和區(qū)域鐵芯的漏磁通由主磁 通方向前后相鄰或左右相鄰的不飽和區(qū)域鐵芯吸收而形成自屏蔽，使鐵芯的損耗、 噪聲、諧波含量大幅度降低。不需要采用單獨的磁屏蔽裝置或者在金屬結(jié)構(gòu)件上 附設(shè)磁屏蔽結(jié)構(gòu)，工藝簡單，減少屏蔽硅鋼片的使用。
所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其設(shè)定不飽和區(qū)域與飽和區(qū)域各 自磁阻的大小，是按照不飽和區(qū)域與飽和區(qū)域采用(l)相同材料不同結(jié)構(gòu)；(2) 不同材料相同結(jié)構(gòu)；(3)不同材料不同結(jié)構(gòu)的方式來實現(xiàn)的。
所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其設(shè)定不飽和區(qū)域鐵芯與飽和區(qū) 域鐵芯面積的比例，是按照(1)不飽和區(qū)域鐵芯與飽和區(qū)域鐵芯采用相同材料 不同結(jié)構(gòu)時設(shè)定為0. 6 0， 8; (2)不飽和區(qū)域鐵芯與飽和區(qū)域鐵芯采用不同材料 相同結(jié)構(gòu)時設(shè)定為0.7 1.0; (3)、不飽和區(qū)域鐵芯與飽和區(qū)域鐵芯采用不同材 料不同結(jié)構(gòu)時設(shè)定為0. 8 1. 2。
芯的直流電流來自于按照不同響應(yīng)速度的要求而采用(1)同一個繞組自身抽頭 的自耦式；(2)不同繞組配合形成的互感式；(3)外供電源式。三種型式均經(jīng) 過兩個反向連接的可控硅整流形成直流電流。
所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其利用附加直流電流勵磁磁化鐵 芯的直流電流來自于按照不同響應(yīng)速度的要求而使不飽和區(qū)域鐵芯與飽和區(qū)域鐵 芯具體設(shè)定在(1)磁化曲線的線性區(qū)；(2)磁化曲線的飽和區(qū)；(3)磁化曲 線的過飽和區(qū)。
所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，'在單相電使用的磁路并聯(lián)漏磁自 屏蔽式可控電抗器的鐵芯結(jié)構(gòu)型式是單框雙柱式和單框雙柱帶旁鐵軛式，在三相 電使用的磁路并聯(lián)漏磁自屏蔽式可控電抗器的鐵芯結(jié)構(gòu)型式是三框六柱式和三框 六柱帶旁鐵軛式。
所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其鐵芯芯柱疊片與上下鐵軛以及 旁鐵軛疊片的連接，可以是全斜接縫或者是半直半斜接縫或者是全直接縫。
所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，采用不同繞組配合形成的互感式 和外供電源式，可以由多個繞組組成， 一個或多個繞組負責(zé)提供鐵芯附加直流勵 磁電流，其它繞組分別具有抑制諧波、阻尼消除諧振、平衡三相負載電流的功能。
所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，在器身絕緣結(jié)構(gòu)和總裝配結(jié)構(gòu)的 設(shè)計中，采用成熟可靠的電力變壓器相應(yīng)的結(jié)構(gòu)和工藝，能夠?qū)崿F(xiàn)超高壓電網(wǎng)需 要的大容量可控電抗器的設(shè)計、生產(chǎn)和安全可靠運行。
本發(fā)明的有益效果是結(jié)構(gòu)簡單、性能穩(wěn)定可靠，損耗小噪聲低，易于加工 制造，成本低。


圖1是不同磁阻鐵芯芯柱的磁路并聯(lián)結(jié)構(gòu)示意圖2是不同面積鐵芯芯柱的磁路并聯(lián)結(jié)構(gòu)示意圖3是漏磁自屏蔽鐵芯的結(jié)構(gòu)示意圖4是單框雙柱式鐵芯結(jié)構(gòu)示意圖5是圖4的A-A向斷面結(jié)構(gòu)示意圖6是單框雙柱帶旁軛式鐵芯結(jié)構(gòu)示意圖7是圖6的B-B向斷面結(jié)構(gòu)式意圖8是三框六柱式鐵芯結(jié)構(gòu)示意圖9是圖8的C-C向斷面結(jié)構(gòu)示意圖10是三框六柱帶旁軛式鐵芯結(jié)構(gòu)示意圖11是圖10的D-D向斷面結(jié)構(gòu)示意圖12是圖1的電路原理圖。 圖13是圖2的電路原理圖。
附圖標(biāo)記說明不飽和區(qū)域鐵芯l;飽和區(qū)域鐵芯2;繞組3;可控硅4、 5; 二極管6;保護回路7;鐵軛8;主磁通9;漏磁通10。
具體實施例方式
參照說明書附圖對本發(fā)明的可控電抗器作以下詳細地說明。
圖l所示為磁路并聯(lián)漏磁自屏蔽式可控電抗器的鐵芯，由處于不飽和區(qū)域鐵
芯1和處于飽和區(qū)域鐵芯2交錯排列組成；鐵芯外側(cè)套裝繞組3，在繞組3的一部 分匝數(shù)回路中或者是在另外獨立繞組的回路中串聯(lián)兩個反向的可控硅4、 5形成整 流電路；根據(jù)需要在兩組繞組中部設(shè)置一個二極管6續(xù)流，根據(jù)需要在其它獨立 繞組的回路中連接濾波保護回路7;鐵芯芯柱的豐磁通9經(jīng)過上下鐵軛8閉合形成 磁的回路。
圖2所示，繞組還可以是由3個獨立的繞組L1-L3組成，其中L2的兩端并接 可控硅組成整流電路，兩只可控硅的陰極陽極相互并接，L3的兩端接一濾波保護 回路，鐵芯芯柱的主磁通經(jīng)過上下鐵軛閉合形成磁回路。
圖3所示為處于不飽和區(qū)域鐵芯1和處于飽和區(qū)域鐵芯2沿主磁通方向左右 相鄰交錯排列。處于飽和區(qū)域鐵芯2由較小的截面積或?qū)Т怕实偷膶?dǎo)磁材料或氣 隙構(gòu)成，在主磁通9通過處于飽和區(qū)域鐵芯2時由于磁通飽和造成磁通發(fā)散形成 漏磁通10;漏磁通10直接進入主磁通方向左右相鄰的處于不飽和區(qū)域鐵芯1中， 從另一個方向看是漏磁通IO直接進入主磁通方向前后相鄰不飽和區(qū)域鐵芯1中， 避免了漏磁通10經(jīng)過非導(dǎo)磁介質(zhì)再進入金屬結(jié)構(gòu)件而產(chǎn)生大量的雜散損耗，同時 也避免了金屬結(jié)構(gòu)件的局部過熱質(zhì)量問題。
圖4、 5為在單相電使用的磁路并聯(lián)漏磁自屏蔽式可控電抗器采用的單框雙柱 式鐵芯結(jié)構(gòu)，芯柱主磁通9方向相反，經(jīng)過上下.鐵軛閉合形成磁的回路；芯柱截 面由處于不飽和區(qū)域鐵芯1和處于飽和區(qū)域鐵芯2交錯排列而組成。 一
圖6、 7為單相電使用的磁路并聯(lián)漏磁自屏蔽式可控電抗器采用的單框雙柱帶 旁鐵軛式鐵芯結(jié)構(gòu)，芯柱截面由處于不飽和區(qū)域鐵芯1和處于飽和區(qū)域鐵芯2交 錯排列而組成，芯柱主磁通9方向相同，各自經(jīng)過旁鐵軛閉合形成磁的回路。
圖8、 9為三相電使用的磁路并聯(lián)漏磁自屏蔽式可控電抗器采用的三框六柱式 鐵芯結(jié)構(gòu)，芯柱截面由處于不飽和區(qū)域鐵芯1和處于飽和區(qū)域鐵芯2交錯排列而 組成，芯柱主磁通9方向相同，三相電磁通矢量合成到上下鐵軛形成磁的回路。
圖10、 11為三相使用的磁路并聯(lián)漏磁自屏蔽式可控電抗器采用的三框六柱帶 旁鐵軛式鐵芯結(jié)構(gòu)，芯柱截面由處于不飽和區(qū)域鐵芯1和處于飽和區(qū)域鐵芯2交 錯排列而組成，芯柱主磁通9方向相同，三相電磁通矢量合成到上下鐵軛及旁鐵 軛形成磁的回路。
圖12為圖1的電路原理圖，以此圖說聽可控電杭'器的調(diào)節(jié)。鐵芯芯柱截面由 不飽和區(qū)域鐵芯1和飽和區(qū)域鐵芯2交錯排列而組成，鐵芯外套裝繞組，繞組是 由L1-L6組成，其中L1和L5線頭并接，L4和L6線尾并接，Ll、 L2的中間接點 接可控硅4的陽極形成整流電路，L3、 L4的中間接點接可控硅5的陽極形成整流 電路，L2的尾端、L6的首端、L3的首端、L5的尾端并接續(xù)流二極管的負極，可 控硅的陰極與續(xù)流二極管的正極并接。繞組L1、 L2和L3、 L4是自耦式，L2、 L3 是繞組Ll和L4的一部分，L2、 L3的匝數(shù)是L1、 L4的1 2 %;可控硅4、 5連接 在繞組L1、 L2和L3、 L4中間抽頭兩端，其上的電壓比較低，僅為系統(tǒng)電壓的l 2 %，保證了可控硅運行的可靠性。電源電壓正半周觸發(fā)導(dǎo)通可控硅4，在回路中 產(chǎn)生勵磁電流；電源電壓負半周觸發(fā)導(dǎo)通可控硅5，在回路中產(chǎn)生勵磁電流； 一個 周期內(nèi)電源電壓輪流觸發(fā)導(dǎo)通可控硅4、 5，經(jīng)過二極管6續(xù)流產(chǎn)生連續(xù)的勵磁電 流；勵磁電流的大小取決于可控硅控制導(dǎo)通角a， a越小產(chǎn)生的勵磁電流越大， 使電抗器處于不飽和區(qū)域鐵芯1的磁化程度加強，同時使處于飽和區(qū)域鐵芯2磁 飽和程度也加強，電抗器電抗值變小而輸出電流變大。由此實現(xiàn)了通過改變可控 硅4、 5控制導(dǎo)通角a，可以平滑調(diào)節(jié)電抗器的容量；并且可以根據(jù)設(shè)定鐵芯的磁 飽和程度以滿足電抗器對調(diào)節(jié)速度的要求。
圖13為圖2的電路原理圖，以此圖說明可控電抗器的調(diào)節(jié)。鐵芯芯柱截面由 不飽和區(qū)域鐵芯和飽和區(qū)域鐵芯交錯排列而組成，鐵芯外套裝繞組，繞組是由3 個獨立的繞組Ll-L3組成，其中L2的兩端并接可控硅4、 5組成整流電路，兩只 可控硅4、 5的陰極陽極相互并接繞組L2的首端，兩只可控硅的陰極陽極相互并 接的另一端與繞組L2的末端接外接電源，L3的兩端接一濾波保護回路，鐵芯芯柱 的主磁通經(jīng)過上下鐵軛閉合形成磁回路。
外接電源分別接繞組L2和陰極陽極并接的可控硅4、 5，外接電源電壓的正半 周觸發(fā)導(dǎo)通可控硅4，在回路中產(chǎn)生勵磁電流；外接電源電壓的負半周觸發(fā)導(dǎo)通可 控硅5，在回路中產(chǎn)生勵磁電流； 一個周期內(nèi)電源電壓輪流觸發(fā)導(dǎo)通可控硅4、 5， 在繞組L2中產(chǎn)生連續(xù)的勵磁電流；勵磁電流的大小取決于可控硅4、 5控制導(dǎo)通 角a， a越小產(chǎn)生的勵磁電流越大，使電抗器處于不飽和區(qū)域鐵芯1的磁化程度 加強，同時使處于飽和區(qū)域鐵芯2磁飽和程度也加強，電抗器電抗值變小而輸出 電流變大。由此實現(xiàn)了通過改變可控硅4、 5控制導(dǎo)通角a，可以平滑調(diào)節(jié)電抗器 的容量；根據(jù)設(shè)定鐵芯的磁飽和程度，確定外接電源容量參數(shù)，以滿足電抗器對 調(diào)節(jié)速度的要求；繞組L3回路與濾波保護回路連接，以滿足電抗器對濾波保護的 要求。
權(quán)利要求
1、一種磁路并聯(lián)漏磁自屏蔽式可控電抗器，其特征在于在鐵芯上設(shè)置由不飽和區(qū)域鐵芯和飽和區(qū)域鐵芯交錯排列組成并聯(lián)磁路，在并聯(lián)磁路中按比例設(shè)定不飽和區(qū)域鐵芯與飽和區(qū)域鐵芯面積或者設(shè)定不飽和區(qū)域鐵芯與飽和區(qū)域鐵芯各自磁阻，通過調(diào)節(jié)可控硅觸發(fā)導(dǎo)通角來控制附加直流勵磁電流對鐵芯的勵磁磁化，使飽和區(qū)域鐵心的漏磁通由主磁通方向前后相鄰或左右相鄰的不飽和區(qū)域鐵芯吸收而形成自屏蔽，通過對鐵芯的勵磁磁化改變并聯(lián)磁路中不飽和區(qū)域鐵芯和飽和區(qū)域鐵芯的磁飽和程度實現(xiàn)電抗值的連續(xù)、快速可調(diào)。
2、 根據(jù)權(quán)利要求l所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其特征在于.-設(shè)定不飽和區(qū)域鐵芯與飽和區(qū)域鐵芯磁阻的大小，是按照不飽和區(qū)域鐵芯與飽和 區(qū)域鐵芯采用(1)相同材料不同結(jié)構(gòu)；(2)不同材料相同結(jié)構(gòu)；(3)不同材 料不同結(jié)構(gòu)的方式實現(xiàn)。
3、 根據(jù)權(quán)利要求l所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其特征在于-設(shè)定不飽和區(qū)域鐵芯與飽和區(qū)域鐵芯面積的比例，是按照(1)不飽和區(qū)域鐵芯 與飽和區(qū)域鐵芯采用相同材料不同結(jié)構(gòu)時設(shè)定為0. 6 0， 8; (2)不飽和區(qū)域鐵芯 與飽和區(qū)域鐵芯采用不同材料相同結(jié)構(gòu)時設(shè)定為0.7 1.0; (3)、不飽和區(qū)域鐵 芯與飽和區(qū)域鐵芯采用不同材料不同結(jié)構(gòu)時設(shè)定為0. 8 1. 2。
4、 根據(jù)權(quán)利要求l所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其特征在于所述利用附加直流電流勵磁磁化鐵芯的直流電流來自于按照不同響應(yīng)速度的要求而采用(1)同一個繞組自身抽頭的自耦式；(2)不同繞組配合形成的互感式； (3)外供電源式，三種型式均經(jīng)過兩個反向連接的可控硅整流形成直流電流。
5、 根據(jù)權(quán)利要求4所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其特征在于采用不同繞組配合形成的互感式和外供電源式可以由多個繞組組成， 一個或多個 繞組負責(zé)提供鐵芯附加直流勵磁電流，其它繞組分別具有抑制諧波、阻尼消除諧 振、平衡三相負載電流的功能。
6、 根據(jù)權(quán)利要求l所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其特征在于所述利用附加直流電流勵磁磁化鐵芯的直流電流來自于按照不同響應(yīng)速度的要求而使鐵芯的不飽和區(qū)域鐵芯與飽和區(qū)域鐵芯具體設(shè)定在(1)磁化曲線的線性區(qū); (2)磁化曲線的飽和區(qū)；(3)磁化曲線的過飽和區(qū)。
7、 根據(jù)權(quán)利要求l所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其特征在于 (1)在單相電使用中，磁路并聯(lián)漏磁自屏蔽式可控電抗器的鐵芯結(jié)構(gòu)型式是單框雙柱式和單框雙柱帶旁軛式；(2)在三相電使用中，磁路并^聯(lián)^"磁自屏蔽式可控 電抗器的鐵芯結(jié)構(gòu)型式是三框六柱式和三框六柱帶旁軛式。
8、 根據(jù)權(quán)利要求7所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其特征在于鐵芯芯柱疊片與上下鐵軛以及旁鐵軛疊片的連接，是全斜接縫或者是半直半斜接 縫或者是全直接縫。
9、 根據(jù)權(quán)利要求l所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其特征在于鐵 芯芯柱截面由不飽和區(qū)域鐵芯和飽和區(qū)域鐵芯交錯排列而組成，鐵芯外套裝繞組， 繞組是由L1-L6組成，其中L1和L5線頭并接，L4和L6線尾并接，Ll、 L2的中 間接點接可控硅的陽極形成整流電路，L3、 L4的中間接點接可控硅的陽極形成整 流電路，L2的尾端、L6的首端、L3的首端、L5'的尾端并接續(xù)流二極管的負極， 可控硅的陰極與續(xù)流二極管的正極并接。
10、 根據(jù)權(quán)利要求l所述的磁路并聯(lián)漏磁自屏蔽式可控電抗器，其特征在于 繞組是由3個獨立的繞組Ll-L3組成，其中繞組L2的兩端并接可控硅組成整流電 路，兩只可控硅的陰極陽極相互并接繞組L2的首端，兩只可控硅的陰極陽極相互 并接的另一端與繞組L2的末端接外接電源，L3的兩端接一濾波保護回路，鐵芯芯 柱的主磁通經(jīng)過上下鐵軛閉合形成磁回路。
全文摘要
本發(fā)明提供一種磁路并聯(lián)漏磁自屏蔽式可控電抗器，該電抗器是在鐵芯上設(shè)置由不飽和區(qū)域鐵芯和飽和區(qū)域鐵芯交錯排列組成并聯(lián)磁路，通過調(diào)節(jié)可控硅觸發(fā)導(dǎo)通角來控制附加直流勵磁電流，利用附加直流電流勵磁磁化鐵芯調(diào)整不飽和區(qū)域和飽和區(qū)域的面積或磁阻，以改變并聯(lián)磁路中不飽和區(qū)域的磁化程度和飽和區(qū)域的磁飽和程度實現(xiàn)電抗值的連續(xù)、快速可調(diào)。該電抗器可用于高低壓電網(wǎng)的動態(tài)無功補償和濾波、限制工頻過電壓、抑制電壓波動等領(lǐng)域。使用本發(fā)明的電抗器可使鐵芯的損耗、噪聲、諧波含量大幅度降低，具有高可靠性、成本低和易于加工的優(yōu)點。
文檔編號H01F27/28GK101354951SQ20081001639
公開日2009年1月28日 申請日期2008年5月28日 優(yōu)先權(quán)日2008年5月28日
發(fā)明者李俊英, 珊 王, 王學(xué)才 申請人:王學(xué)才