專利名稱：一種耐高壓的橫向雙擴散mos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于微電子半導體器件領(lǐng)域中橫向雙擴散MOS晶體管，具體涉及一種適合 高壓電路或者是射頻功率放大器電路的橫向雙擴散MOS晶體管。
背景技術(shù)：
橫向雙擴散MOS晶體管(lateral double-diffused MOS transistor, LDMOS)，是一種輕 摻雜漏的MOS器件。與普通MOS器件相比，LDMOS在漏端有一個較長的輕摻雜區(qū)，稱 為漂移區(qū)，通常這部分結(jié)構(gòu)的摻雜濃度在1016cm—3量級。LDMOS結(jié)構(gòu)正是通過漂移區(qū)來 承受較高的電壓降。由于LDMOS技術(shù)具有簡單、可靠、成熟的特點，以及良好的RF表 現(xiàn)，同時由于LDMOS晶體管的制造工藝可以與現(xiàn)有的標準CMOS工藝完全兼容，所以易 于實現(xiàn)與低壓CMOS電路的大規(guī)模集成，降低制造成本。它可以應用于各種類型的功率電 路。隨著射頻集成電路的發(fā)展，射頻器件在無線通訊如個人/家庭無線通訊設備，移動通訊 設備甚至是軍用雷達等方面，受到的關(guān)注越來越多，需求也越來越大。在射頻電路的收發(fā) 系統(tǒng)中，功率放大器是一個非常重要的部分。而功率放大器通常要求處理較大的信號，并 要求穩(wěn)定性好，這就要求電路的核心元件需要有很好的耐高壓能力和可靠性。通常，這部 分電路的核心器件需要采用特殊材料，工藝復雜，造價昂貴，而且不利于與其他電路的集 成。因此，迫切需要一種工藝簡單，造價低廉且易于集成的射頻功率器件來滿足市場的需 求。橫向雙擴散場效應晶體管，通過在金屬-氧化物-半導體場效應晶體管(M0SFET)的漏 區(qū)附近加入低摻雜的漂移區(qū)域，能夠降低器件中的最大電場，提高器件的耐高壓能力，從 而，在射頻無線通訊系統(tǒng)，尤其是射頻功率放大器中，LDM0S結(jié)構(gòu)具有耐高壓、器件性能 穩(wěn)定、線性度好等優(yōu)勢，也備受重視和應用。因此，如何進一步優(yōu)化橫向雙擴散MOS晶體管，提高器件耐高壓性能，正是現(xiàn)在國 際上LDMOS領(lǐng)域研究的難點和熱點。 發(fā)明內(nèi)容本發(fā)明針對現(xiàn)有技術(shù)中的問題，提供了一種耐高壓的橫向雙擴散MOS晶體管。本發(fā)明的技術(shù)方案是一種耐高壓的橫向雙擴散MOS晶體管，包括柵區(qū)、源區(qū)、漏區(qū)、體區(qū)、柵介質(zhì)以及漂移區(qū)，所述漂移區(qū)位于體區(qū)和漏區(qū)之間，摻雜類型與體區(qū)相反，其特征在于，在所述漂移 區(qū)內(nèi)設有一絕緣介質(zhì)區(qū)和一與漂移區(qū)摻雜類型相反的摻雜區(qū)，并且，所述慘雜區(qū)的摻雜濃 度要比漂移區(qū)的摻雜濃度高，所述慘雜區(qū)靠近體區(qū)，而所述絕緣介質(zhì)區(qū)靠近漏區(qū)。所述摻雜區(qū)與所述漂移區(qū)的上表面齊平，所述絕緣介質(zhì)區(qū)的上表面不低于所述漂移區(qū) 的上表面，所述摻雜區(qū)和所述絕緣介質(zhì)區(qū)的深度不超過所述漂移區(qū)的深度。所述漂移區(qū)的橫向長度值范圍為10nm至50pm，其縱向深度值范圍為10nm至10pm， 其摻雜濃度取值范圍在1012至1019 cm—3。所述絕緣介質(zhì)區(qū)，可以采用介電常數(shù)低于硅的材料，如氧化硅，氮化硅等或者由幾種 介質(zhì)材料組成，其橫向長度值范圍為10nm至l(Vm，其縱向深度值范圍為10nm至10pm。所述摻雜區(qū)，其橫向長度值范圍為10nm至10pm，其縱向深度值范圍為10nm至10pm， 雜質(zhì)濃度范圍為1012至1021 cm—3。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是在漂移區(qū)中引入不同摻雜類型的摻雜區(qū)B，其目的在于，引入縱向內(nèi)部電場，使漂移 區(qū)的電流漂移區(qū)中的雜質(zhì)耗盡，使漂移區(qū)的橫向電場盡可能均勻，從而提高晶體管的擊穿 電壓，或者使能夠在保證擊穿電壓不變的情況下，通過增大漂移區(qū)的摻雜濃度，從而降低 器件的開關(guān)電阻。在漂移區(qū)中引入絕緣介質(zhì)區(qū)A的作用在于，通過引入不同的材料，使電 場在漂移區(qū)中突變，并盡可能降低在漂移區(qū)的最大電場，尤其是漂移區(qū)與體區(qū)形成的PN 結(jié)附近的電場。通過在漂移區(qū)中引入介電常數(shù)比硅材料低的絕緣介質(zhì)區(qū)，能夠使電場強度 在絕緣介質(zhì)區(qū)更大，電力線更集中，更多的漏端電勢將降落在絕緣介質(zhì)區(qū)，從而能夠降低 摻雜區(qū)的電場強度，也有利于提高器件的擊穿電壓。因此，在漂移區(qū)中同時引入絕緣介質(zhì) 區(qū)A和摻雜區(qū)B，有利于降低漂移區(qū)的有效深度，使電場更均勻，并且增大了漂移區(qū)的等 效長度，這些作用都將有利于提高器件的耐電壓特性。


圖1是本發(fā)明中介紹的橫向擴散場效應晶體結(jié)構(gòu)的剖面示意圖。圖中l(wèi)-柵區(qū)，2-柵側(cè)墻，3-柵介質(zhì)區(qū)，4-源區(qū)，5-漏區(qū)，6-低摻雜的漂移區(qū)，7-體區(qū)(或襯底區(qū))，8-與6 區(qū)摻雜類型相反的摻雜區(qū)，9-絕緣介質(zhì)層區(qū)，10-體引出摻雜區(qū)；圖2基于本發(fā)明結(jié)構(gòu)的n-型LDMOS剖面示意圖。圖中11-柵區(qū)引出，12-源區(qū)和體 區(qū)引出，13-漏區(qū)引出，14-體區(qū)，15-襯底，16-p型摻雜區(qū)，17-介質(zhì)區(qū)，18-n型摻雜區(qū)；圖3采用標準工藝制備LDMOS的過程示意圖。圖中20-襯底，21-LDM0S漂移區(qū)， 22-STI隔離區(qū)，23-體區(qū)，24-柵介質(zhì)層，25-柵區(qū)，26-柵側(cè)墻區(qū)，27-N+摻雜源區(qū)，28-N+摻雜漏區(qū)，29-P+摻雜區(qū)，30-體引出區(qū)。圖4 LDMOS結(jié)構(gòu)漂移區(qū)中是否引入介質(zhì)和摻雜區(qū)的特性比較。顯然，在漂移區(qū)中同 時引入摻雜區(qū)和介質(zhì)區(qū)，其耐高壓性能能夠得到明顯改善。
具體實施方式
下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細描述圖1結(jié)構(gòu)中給出了本發(fā)明的場效應管的核心部分。其結(jié)構(gòu)大部分和常規(guī)的LDMOS結(jié) 構(gòu)相同，其主要的特別之處在于，在低摻雜的漂移區(qū)6引入了摻雜類型不同的慘雜區(qū)8以 及絕緣介質(zhì)區(qū)9。通常，摻雜區(qū)8中的摻雜濃度要比漂移區(qū)6中要高。絕緣介質(zhì)區(qū)9優(yōu)化 采用的介電常數(shù)比硅材料低的絕緣材料，比如氧化硅、氮化硅等。由于器件的電流需要在 漂移區(qū)6中流過，所以摻雜區(qū)8和絕緣介質(zhì)區(qū)9的深度都不要超過漂移區(qū)6。摻雜區(qū)8與 漂移區(qū)6的上表面齊平，絕緣介質(zhì)區(qū)9的上表面不低于所述漂移區(qū)的上表面，另外，漂移 區(qū)6優(yōu)化采用較低摻雜，以提高器件的耐高壓能力。漂移區(qū)6既可以是均勻摻雜，也可以 優(yōu)化采用摻雜濃度從漏區(qū)5向體區(qū)7逐步下降的緩變摻雜。另外，體引出慘雜區(qū)10優(yōu)化 采用較高的濃度，以降低體電阻以及穩(wěn)定器件工作時的體區(qū)電勢。基于本發(fā)明的結(jié)構(gòu)，可以實現(xiàn)n-型LDMOS和p-型LDMOS器件。圖2中示出基于本 發(fā)明的n-型LDMOS器件。其中在體區(qū)14、體引出區(qū)12以及摻雜區(qū)16中均采用p-型導電 類型雜質(zhì)摻雜，而源區(qū)、漏區(qū)和體區(qū)均采用n-型導電類型的雜質(zhì)摻雜。相應的，對于p器 件，各個區(qū)的雜質(zhì)類型與n-型LDMOS相反。該n-型LDMOS器件可利用標準CMOS工藝來實現(xiàn)，相關(guān)的制備過程如圖3所示。制備開始時，采用和常規(guī)MOS相同的襯底材料；首先，采用標準工藝流程的阱注入工藝時，進行低摻雜，形成的LDMOS器件的漂移區(qū)；接下來，利用標準工藝中的STI隔離工藝中，通過有源區(qū)的版圖，在將要形成的LDMOS 器件的漂移區(qū)引入STI介質(zhì)區(qū)，得到如圖3 (a)所示結(jié)構(gòu)；接下來進行溝道區(qū)注入和柵區(qū)形成工藝，LDMOS結(jié)構(gòu)和常規(guī)MOS結(jié)構(gòu)完全相同，大 致上，依次為溝道注入和閾值調(diào)整注入，形成柵介質(zhì)層，淀積和刻蝕柵材料，形成柵，低 摻雜形成LDD區(qū)，且LDMOS只在源端進行LDD摻雜注入，形成側(cè)墻，得到如圖3 (b) 所示的結(jié)構(gòu)；接下來，對LDMOS進行源漏注入，形成圖3 (c)所示的結(jié)構(gòu)；接著，在標準工藝中對PMOS的源漏區(qū)進行摻雜注入時，分別形成N型LDMOS的體引出區(qū)和漂移區(qū)中的高摻雜區(qū)；形成圖3 (d)所示的結(jié)構(gòu)；后面的工藝流程中，LDMOS結(jié)構(gòu)和常規(guī)的MOS結(jié)構(gòu)完全一樣。先后進行源漏硅化 其中，LDMOS的漂移區(qū)不硅化，淀積隔離層，光刻引線孔；淀積金屬，光刻引線；鈍化，等等。圖4比較了漂移區(qū)中無摻雜區(qū)和介質(zhì)區(qū)、僅僅引入介質(zhì)區(qū)以及同時引入介質(zhì)區(qū)和慘雜 區(qū)三種LDMOS結(jié)構(gòu)的器件特性。圖中漏端電流隨著柵電壓越平坦意味著器件能夠工作在 越高的電壓偏值下?？梢钥闯?，在LDMOS的漂移區(qū)中同時引入介質(zhì)區(qū)和摻雜區(qū)，可以使 器件的擊穿電壓得到明顯的改善。實施例中提供了本發(fā)明LDMOS具體結(jié)構(gòu)，其中漂移區(qū)、以及漂移區(qū)內(nèi)的絕緣介質(zhì)區(qū) 和摻雜區(qū)的設計參數(shù)可以具體采用漂移區(qū)的橫向長度值范圍為10nm至50(xm，其縱向深度值范圍為10nm至10pm，其 摻雜濃度取值范圍在1012至1019cm'3。另外，絕緣介質(zhì)區(qū)，可以采用介電常數(shù)低于硅的材料，如氧化硅，氮化硅等或者由幾 種介質(zhì)材料組成，其橫向長度值范圍為10nm至lOinm，其縱向深度值范圍為10nm至lOpm。此外，摻雜區(qū)，其橫向長度值范圍為10nm至l(Vm，其縱向深度值范圍為10nm至 lO^rni,雜質(zhì)濃度范圍為1012至1021 cm—3。以上通過詳細實施例描述了本發(fā)明所提供的LDMOS，本領(lǐng)域的技術(shù)人員應當理解， 在不脫離本發(fā)明實質(zhì)的范圍內(nèi)，可以對本發(fā)明做一定的變形或修改。
權(quán)利要求
1. 一種耐高壓的橫向雙擴散MOS晶體管，包括柵區(qū)、源區(qū)、漏區(qū)、體區(qū)、柵介質(zhì)以及漂移區(qū)，所述漂移區(qū)位于體區(qū)和漏區(qū)之間，摻雜類型與體區(qū)相反，其特征在于，在所述漂移區(qū)內(nèi)設有一絕緣介質(zhì)區(qū)和一與漂移區(qū)摻雜類型相反的摻雜區(qū)，并且，所述摻雜區(qū)的摻雜濃度要比漂移區(qū)的摻雜濃度高，所述摻雜區(qū)靠近體區(qū)，而所述絕緣介質(zhì)區(qū)靠近漏區(qū)。
2、 如權(quán)利要求l所述的耐高壓的橫向雙擴散MOS晶體管，其特征在于，所述摻雜區(qū) 與所述漂移區(qū)的上表面齊平。
3、 如權(quán)利要求l或2所述的耐高壓的橫向雙擴散MOS晶體管，其特征在于，所述絕 緣介質(zhì)區(qū)的上表面不低于所述漂移區(qū)的上表面。
4、 如權(quán)利要求l所述的耐高壓的橫向雙擴散MOS晶體管，其特征在于，所述漂移區(qū) 的橫向長度值范圍為10nm至50pm。
5、 如權(quán)利要求l或4所述的耐高壓的橫向雙擴散MOS晶體管，其特征在于，所述漂 移區(qū)的縱向深度值范圍為10nm至lO(im,其摻雜濃度取值范圍在1012至1019 cm—3。
6、 如權(quán)利要求l所述的耐高壓的橫向雙擴散MOS晶體管，其特征在于，所述絕緣介 質(zhì)區(qū)采用介電常數(shù)低于硅的材料或者由兩種或兩種以上介電常數(shù)低于硅的材料組合構(gòu)成。
7、 如權(quán)利要求l或6所述的耐高壓的橫向雙擴散MOS晶體管，其特征在于，所述絕 緣介質(zhì)區(qū)的橫向長度值范圍為10nm至10nm，其縱向深度值范圍為10nm至10pm。
8、 如權(quán)利要求l所述的耐高壓的橫向雙擴散MOS晶體管，其特征在于，所述摻雜區(qū) 的雜質(zhì)濃度范圍為1012至1021 cm人
9、 如權(quán)利要求l或8所述的耐高壓的橫向雙擴散MOS晶體管，其特征在于，所述摻 雜區(qū)的橫向長度值范圍為10nm至lO)am，其縱向深度值范圍為10nm至10pm。
全文摘要
本發(fā)明公開了一種耐高壓的橫向雙擴散MOS晶體管，屬于微電子半導體器件領(lǐng)域。該器件包括柵區(qū)、源區(qū)、漏區(qū)、體區(qū)、柵介質(zhì)以及漂移區(qū)，所述漂移區(qū)位于體區(qū)和漏區(qū)之間，摻雜類型與體區(qū)相反，在所述漂移區(qū)內(nèi)設有一絕緣介質(zhì)區(qū)和一與漂移區(qū)摻雜類型相反的摻雜區(qū)，并且，所述摻雜區(qū)的摻雜濃度要比漂移區(qū)的摻雜濃度高，所述摻雜區(qū)靠近體區(qū)，而所述絕緣介質(zhì)區(qū)靠近漏區(qū)。由于在漂移區(qū)中同時引入絕緣介質(zhì)區(qū)和摻雜區(qū)，有利于降低漂移區(qū)的有效深度，使電場更均勻，并且增大了漂移區(qū)的等效長度，本發(fā)明橫向雙擴散MOS晶體管器件的耐高電壓特性好。
文檔編號H01L29/78GK101257047SQ20081010333
公開日2008年9月3日 申請日期2008年4月3日 優(yōu)先權(quán)日2008年4月3日
發(fā)明者楊淮洲, 王鵬飛, 韓 肖, 如 黃 申請人:北京大學