固態(tài)成像裝置及其制造方法

文檔序號：6897405閱讀：103來源：國知局

專利名稱：固態(tài)成像裝置及其制造方法
技術領域：
本發(fā)明涉及一種固態(tài)成像裝置及其制造方法，并特別涉及一種MOS型固態(tài)成像裝置及其制造方法。
技術背景固態(tài)成像裝置被粗略地分類為以電荷耦合裝置(Charge Coupled Device, CCD )圖像傳感器為代表的電荷傳輸型固態(tài)成像裝置以及以諸如互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor, CMOS )圖寸象傳感器等的MOS型圖像傳感器為代表的放大型固態(tài)成像裝置等。將CCD圖像傳感器與MOS型圖像傳感器比較，CCD圖像傳感器通常比MOS型圖像傳感器需要更高的驅(qū)動電壓以傳輸信號電荷，因此CCD圖像傳感器比MOS型圖像傳感器具有更高的電源電壓。相應的，MOS型圖像傳感器與CCD圖像傳感器相比電源電壓低并從功耗的觀點來看比CCD圖像傳感器更為有利，MOS型圖像傳感器等被優(yōu)選用作安裝在移動裝置例如具有攝像頭的便攜式電話、個人數(shù)字助理(Personal Digital Assistant, PDA)上的固態(tài)成4象裝置。在MOS型圖像傳感器中，作為元件隔離的方法，通過LOCOS(選擇性氧化)元件隔離、淺溝槽隔離(Shallow Trench Isolation ， STI)等的絕緣和隔離已經(jīng)眾所周知(參看比如日本未審專利申請^^開No. 2002-270808)。同樣，EDI隔離也已經(jīng)眾所周知，其中p型擴散層被注入硅襯底并在其上沉積厚的氧化物膜(參看K. Itonaga， IEDM Tech. Dig., P33-1, 2005 )。圖l示出對元件隔離區(qū)應用STI隔離的MOS型固態(tài)成像裝置，特別是其主要部分。在固態(tài)成像裝置10中，例如，p型半導體阱區(qū)2形成于n型硅半導體襯底1中，溝槽3形成于p型半導體阱2中，氧化硅(Si02)層4嵌入溝槽3中并由此形成STI元件隔離區(qū)5。形成氧化硅層4以從半導體襯底 2表面上的絕緣膜(例如氧化硅膜)11上突出。像素晶體管(例如放大晶體管)的n型源極區(qū)/漏極區(qū)6被形成以通過STI元件隔離區(qū)5隔離，還形成了將被用作光電轉(zhuǎn)換單元的光電二極管7。光電二極管7被構(gòu)造成所謂的嵌入型光電二極管，具有n型電荷累積區(qū)8和抑制電荷累積區(qū)8表面上的暗電流的p型累積層9。 p型累積層9被形成以和STI元件隔離區(qū)5接觸。圖2示出對元件隔離區(qū)采用EDI隔離的MOS型固態(tài)成像裝置，特別是其主要部分。在固態(tài)成像裝置13中，例如p型半導體阱2形成于n型硅半導體襯底l中，p型擴散層14形成于p型半導體阱2中，比p型擴散層14 寬并比襯底表面上的絕緣膜(例如氧化硅膜)ll厚的氧化硅(Si02)層15 形成于p型擴散層14上并由此形成EDI元件隔離區(qū)16。像素晶體管(例如》文大晶體管)的n型源才及區(qū)/漏極區(qū)6被形成以通過EDI元件隔離區(qū)16隔離，還形成了將被用作光電轉(zhuǎn)換單元的光電二極管7。光電二極管7被構(gòu)造成所謂的嵌入型光電二極管，具有n型電荷累積區(qū)8和抑制電荷累積區(qū)8表面上的暗電流的p型累積層9。 p型累積層9 ^t形成以和EDI元件隔離區(qū)16的p 型擴散層14接觸。另一方面，在固態(tài)成像裝置中，像素的數(shù)量隨著分辨率的增大而增大，而隨著像素數(shù)量的增大，每個像素自身不斷微型化。發(fā)明內(nèi)容然而，如上所述，近來在MOS型圖像傳感器中，如果隨著像素數(shù)量增大像素微型化，作為光電轉(zhuǎn)換單元的光電二極管的面積減小，因此諸如飽和電荷量(稱作最大處理信號電荷量)、靈敏度等的特性降低。該趨勢隨著像素進一步微型化而加速。當上述LOCOS元件隔離區(qū)、STI元件隔離區(qū)5，或EDI元件隔離區(qū)16 被用作元件隔離區(qū)時，由于沉積在半導體襯底上的元件隔離區(qū)的氧化硅膜的厚度影響，難于在比目前的位置更靠近元件隔離區(qū)5或16的位置形成光電二極管7的n型電荷累積區(qū)8。也就是說，因為難于進一步降低n型電荷累積區(qū)8和元件隔離區(qū)5或16之間的距離，所以不能在比目前的位置更靠近元件隔離區(qū)5或16的位置形成n型電荷累積區(qū)8。為了解決上述及其他問題，本發(fā)明提供了一種固態(tài)成像裝置及其制造方法，其中即使像素是微型化的，光電轉(zhuǎn)換單元的每單位像素面積的面積比也增大，從而改善了諸如飽和電荷量、靈敏度等的特性。根據(jù)本發(fā)明的實施例，固態(tài)成像裝置包括光電轉(zhuǎn)換單元、晶體管和隔離光電轉(zhuǎn)換單元和晶體管的元件隔離區(qū)。光電轉(zhuǎn)換單元和晶體管構(gòu)成像素。元件隔離區(qū)由導電類型與晶體管的源極區(qū)和漏極區(qū)的導電類型相反的半導體區(qū)形成。晶體管的柵電極的一部分朝向元件隔離區(qū) 一側(cè)突出超出晶體管的有源區(qū)。具有與晶體管的柵電極的柵極絕緣膜的厚度基本相同厚度的絕緣膜，形成在元件隔離區(qū)上從元件隔離區(qū)的位于晶體管的柵電極之下的部分到與位于晶體管的柵電極之下的部分連續(xù)的部分。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置中，因為與晶體管的柵極絕緣膜連續(xù)的元件隔離區(qū)上的絕緣膜具有與柵極絕緣膜基本相同的膜厚，所以從作為晶體管有源區(qū)的溝道區(qū)到元件隔離區(qū)形成平坦的沒有臺階或隆起的絕緣膜。因此，晶體管的柵電極可以形成來使得朝向元件隔離區(qū)的突出變得短，從而光電轉(zhuǎn)換單元可以形成于更靠近晶體管的區(qū)域。根據(jù)本發(fā)明的另一實施例，提供了制造固態(tài)成像裝置的方法。固態(tài)成像裝置包括構(gòu)成像素的光電轉(zhuǎn)換單元和晶體管，以及由導電類型與晶體管的源極區(qū)和漏極區(qū)的導電類型相反的半導體區(qū)形成的元件隔離區(qū)。該方法包括如下步驟形成晶體管的柵電極，以使該柵電極的一部分向外側(cè)突出超出晶體管的有源區(qū)，以及用晶體管的柵電極作為部分掩膜，離子注入形成元件隔離區(qū)的雜質(zhì)。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的制造方法中，在形成部分突出超出晶體管的有源區(qū)的晶體管的柵電極之后，用晶體管的柵電極作為部分掩膜，離子注入用于形成元件隔離區(qū)的雜質(zhì)，從而通過自對準在向元件隔離區(qū) 突出的柵電極的附近形成元件隔離區(qū)。相應地，可以形成更靠近晶體管的光電轉(zhuǎn)換單元。由根據(jù)本發(fā)明實施例的固態(tài)成像裝置及其制造方法，光電轉(zhuǎn)換單元和晶體管可以形成在彼此更靠近的區(qū)域，從而可以增大光電轉(zhuǎn)換單元的每單位像素面積的面積比，并可以提供其中諸如飽和電荷量、靈敏度等特性得到提高的固態(tài)成像裝置。

圖1是示出采用已知的STI元件隔離的示例性的固態(tài)成像裝置主要部分的橫截面圖。圖2是示出采用已知的EDI元件隔離的示例性的固態(tài)成像裝置主要部分的橫截面圖。圖3是應用了本發(fā)明的示例性的MOS型圖像傳感器的方塊示意圖。圖4是示出單元像素的電路結(jié)構(gòu)一個示例的電路圖。圖5是示出單元像素的電路結(jié)構(gòu)另一示例的電路圖。圖6是根據(jù)本發(fā)明第一個實施例的固態(tài)成像裝置的像素陣列的結(jié)構(gòu)圖。圖7是沿圖6中A-A線的橫截面圖。圖8是沿圖6中B-B線的橫截面圖。圖9是沿圖6中C-C線的橫截面圖。圖IO是沿圖6中D-D線的橫截面圖。圖11是二像素共用的等效電路的一個示例的電路圖。圖12是用于解釋本發(fā)明的像素陣列的像素晶體管部分和元件隔離區(qū)部分的平面視圖。圖13是根據(jù)本發(fā)明第一個實施例的元件隔離區(qū)的平面視圖。圖14是沿圖13中B-B線的橫截面圖。圖15是示出產(chǎn)生泄漏電流的狀態(tài)的平面視圖。圖16A和圖16B是示出像素晶體管的柵電極一個示例的平面視圖和橫截面圖。圖17A和圖17B是示出像素晶體管的柵電極另一示例的平面視圖和橫截面圖。圖18A和圖18B是示出像素晶體管的柵電極另一示例的平面視圖和橫截面圖。圖19A和圖19B是示出像素晶體管的柵電極另一示例的平面視圖和橫截面圖。圖20A和圖20B是示出像素晶體管的柵電極另一示例的平面視圖和橫截面圖。圖21A和圖21B是示出像素晶體管的柵電極另一示例的平面視圖和橫截面圖。圖22是比較根據(jù)本發(fā)明實施例的固態(tài)成像裝置和已知固態(tài)成像裝置的柵極電壓Vg和漏電流Id的伏安曲線。圖23是示出具有STI元件隔離區(qū)的像素晶體管的橫截面圖。圖24是示出具有扁平型元件隔離區(qū)的像素晶體管的橫截面圖。圖25是根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置的主要部分上一條線的橫截面圖。圖26是根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置的主要部分上另一條線的橫截面圖。圖27是根據(jù)本發(fā)明第三實施例的固態(tài)成像裝置的主要部分上一條線的橫截面圖。圖28是根據(jù)本發(fā)明第三實施例的固態(tài)成像裝置的主要部分上另一條線的橫截面圖。圖29是根據(jù)本發(fā)明第四實施例的固態(tài)成像裝置的主要部分上一條線的橫截面圖。圖30是根據(jù)本發(fā)明第四實施例的固態(tài)成像裝置的主要部分上另一條線的橫截面圖。圖31是根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置的主要部分的橫截面圖。圖32是根據(jù)本發(fā)明第六實施例的固態(tài)成像裝置的主要部分的橫截面圖。圖33是根據(jù)本發(fā)明第七實施例的固態(tài)成像裝置的主要部分的橫截面圖。圖34是根據(jù)本發(fā)明第八實施例的固態(tài)成像裝置的主要部分的橫截面圖。圖35A和圖35B是為了解釋根據(jù)本發(fā)明第一實施例的固態(tài)成像裝置制造方法的工藝的平面視圖。圖36A、圖36B和圖36C是為了解釋根據(jù)本發(fā)明第一實施例的固態(tài)成像裝置制造方法的工藝的橫截面圖。圖37A和圖37B是為了解釋根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置制造方法的工藝的平面視圖。圖38A和圖38B是為了解釋根據(jù)本發(fā)明第三實施例的固態(tài)成像裝置制造方法的工藝的第一部分的橫截面圖。圖39A和圖39B是為了解釋根據(jù)本發(fā)明第三實施例的固態(tài)成像裝置制造方法的工藝的第二部分的橫截面圖。
具體實施方式
現(xiàn)在參考附圖來描述本發(fā)明優(yōu)選實施例的示例。本發(fā)明并不限于以下描述的示例。圖3是應用了本發(fā)明的示例性的放大型固態(tài)成像裝置比如MOS型圖像傳感器的方塊示意圖。如圖3中所示，根據(jù)本示例的MOS型圖像傳感器20 包括含有光電二極管作為光電轉(zhuǎn)換單元的單元像素21、其中像素21按規(guī) 則方式二維排列的像素陣列單元22、垂直選擇電路23、作為信號處理電路的列電路24、水平選擇電路25、水平信號線26、輸出電路27、定時發(fā)生器 28等，且該MOS型圖像傳感器20被構(gòu)造為區(qū)域傳感器(area sensor )。
在像素陣列單元22中，例如，對于矩陣狀態(tài)的像素布置中每一列都布置了垂直信號線121。單元像素21的具體結(jié)構(gòu)將在以后描述。垂直選擇電路 23包括移位寄存器等。垂直選擇電路23以線為單位順序輸出控制信號，比如驅(qū)動像素21的讀出晶體管112(在下文中稱為傳輸晶體管，而讀出柵電極稱作傳輸柵電極)(參看圖4和圖5)的傳輸信號和驅(qū)動復位晶體管113 (參看圖4和圖5)的復位信號，從而以線為單位選擇性地驅(qū)動像素陣列單元22 的像素21。
列電路24是為垂直方向的像素，也就是為每一條垂直信號線121布置的信號處理電路，列電路24包括S/H (采樣和保持)電路、CDS(相關雙采樣)電路等。水平選擇電路25包括移位寄存器等，并順序選擇通過列電路 24輸出的各像素21的信號并將該信號輸出到水平信號線26。應注意的是在圖3中，為了圖的簡化，水平選擇開關的圖示被省略了。水平選擇開關以列為單位被水平選擇電路25順序打開和關閉。
基于水平選擇電路25的選擇驅(qū)動以列為單位順序從列電路24輸出的單元像素21的信號，通過水平信號線26供給輸出電路27,而且在輸出電路 27中經(jīng)由信號處理比如放大等之后，該信號被輸出到裝置以外。定時發(fā)生器 28產(chǎn)生各種定時信號，以基于這些定時信號來驅(qū)動和控制垂直選擇電路23、列電路24和水平選擇電路25。
圖4是示出單元像素21的電路結(jié)構(gòu)的一個示例的電路圖。如圖4所示，根據(jù)本示例的單元像素21A被構(gòu)造成像素電路，該像素電路除了光電轉(zhuǎn)換單元例如光電二極管111之外，還包括三個像素晶體管傳輸晶體管112、復位晶體管113和放大晶體管114。在本示例中，對于像素晶體管112、 113、 114，例如使用的是n溝道MOS晶體管。
傳輸晶體管112連接在光電二極管111的陰極和FD (浮置擴散)單元 116之間，并傳輸信號電荷(在本示例中是電子)，該信號電荷由光電二極管 111光電轉(zhuǎn)換并累積在其中的，并基于施加給柵極的傳輸脈沖(pTRG而傳輸?shù)紽D單元116。
復位晶體管113在將信號電荷從光電二極管111傳輸?shù)紽D單元之前，基于施加給柵極的復位脈沖(pRST使FD單元116的電位復位，復位晶體管 113的漏極以及源極分別連接到選擇電源SELVDD和FD單元116。選擇電源SELVDD為電源電壓選擇VDD電平和GND電平。
放大晶體管114具有源極跟隨器結(jié)構(gòu)，其中柵極連接到FD單元116，漏極連接到選擇電源SELVDD，而源極連接到垂直信號線121。放大晶體管 114在選擇電源SELVDD選擇VDD電平時開始運行，從而選擇像素21A，并在被復位晶體管113所復位之后，將FD單元116獲得的電位輸出到垂直信號線121作為復位電平。此外，放大晶體管114將FD單元116在通過傳輸晶體管112傳輸信號電荷之后的電位輸出到垂直信號線121作為信號電平。
圖5是示出單元像素21的電路結(jié)構(gòu)的另一示例的電路圖。如圖5所示，根據(jù)本示例的單元像素21B被構(gòu)造成像素電路，該像素電路除了光電轉(zhuǎn)換單元(光電二極管111)之外，還包括四個像素晶體管，它們的示例包括傳輸晶體管112、復位晶體管113、放大晶體管114和選擇晶體管115。在本示例中，對于像素晶體管112、 113、 114和115，可以使用n溝道MOS晶體管。
傳輸晶體管112連接在光電二極管111的陰極和FD單元116之間，并傳輸信號電荷(在本示例中是電子)，該信號電荷由光電二極管111進行光電轉(zhuǎn)換并累積在其中的，并基于施加給柵極的傳輸脈沖cpTRG傳輸?shù)紽D單元116。
復位晶體管113在將信號電荷從光電二極管111傳輸?shù)紽D單元之前，基于施加給柵極的復位脈沖cpRST使FD單元116的電位復位，復位晶體管 113的漏極以及源極分別連接到電源VDD和FD單元116。
選擇晶體管115當選擇脈沖cpSEL供給柵極時導通并為放大晶體管114 提供電源電壓以選擇像素21B,選擇晶體管115的漏極和源極分別連接到電源VDD和放大晶體管114的漏極。應當注意的是，選4奪晶體管115可以接在放大晶體管114的源極和垂直信號線121之間。
放大晶體管114具有源極跟隨器結(jié)構(gòu)，其中柵極連接到FD單元116, 漏極連接到選擇晶體管115的源極，而源極連接到垂直信號線121。放大晶體管114將FD單元116在被復位晶體管113復位之后的電位輸出到垂直信
10號線121作為復位電平。此外，放大晶體管114將FD單元116在通過傳輸晶體管112傳輸信號電荷之后的電位輸出到垂直信號線121作為信號電平。對于像素陣列單元22來說，可以應用各種布局，例如，其中單元像素如上述配置的布局、其中多個像素(比如，兩個像素、四個像素)共用除傳輸晶體管之外的像素晶體管(以下稱作像素共用)的布局等。下面將描述被用于上述像素陣列單元22的根據(jù)本發(fā)明一個實施例的像素陣列單元的一個示例。圖6到IO每個都示出了根據(jù)本發(fā)明的第一實施例的一個固態(tài)成像裝置的示例，在本示例中是MOS型圖像傳感器。本實施例中的MOS型圖像傳感器包括其中像素晶體管為兩個像素所共用的像素陣列單元22。圖6示出了其中像素晶體管被兩個像素共用的像素陣列的一個示例性布局。在該示例中，如圖6所示，第一光電二極管(PD1 ) 32和第二光電二極管(PD2 ) 32作為光電轉(zhuǎn)換單元通過包括傳輸晶體管TrGl和TrG2的柵極絕緣膜以及傳輸柵電極37、 38在內(nèi)的各個柵極單元而與公共的FD單元34連接，該FD單元34由第一導電類型(在本示例中例如n型)半導體區(qū)(擴散層)形成。另外，相互連接的復位晶體管TrRST、放大晶體管TrAMP和選擇晶體管TrSEL形成來和其中形成第一和第二光電二極管32、 33和傳輸晶體管TrGl、 TrG2的區(qū)域夾置元件隔離區(qū)域35。該二像素共用結(jié)構(gòu)以規(guī)則的方式而二維設置。復位晶體管TrRST由將被用作源極區(qū)和漏極區(qū)的n型半導體區(qū)(擴散層) 43、44以及通過柵極絕緣膜形成的復位柵電極39而形成。放大晶體管TrAMP 由將被用作源極區(qū)和漏極區(qū)的n型半導體區(qū)(擴散層)44、 45以及通過柵極絕緣膜形成的放大柵電極40而形成。選4奪晶體管TrSEL由將被用作源極區(qū) 和漏極區(qū)的n型半導體區(qū)(擴散層)45、 46以及通過柵極絕緣膜形成的選擇才冊電才及41而形成。圖11示出了二像素共用的等效電路的一個示例。在該實施例中，電路包括兩個光電二才及管32和33、兩個傳輸晶體管TrGl和TrG2、一個FD單元34以及共用復位晶體管TrRST、放大晶體管TrAMP和選擇晶體管TrSEL。第一和第二光電二極管32、 33通過傳輸晶體管TrGl、 TrG2連接到公共的FD單元34。傳輸脈沖cpTRGl、 cpTRG2供給第一和第二傳輸晶體管TrGl、 TrG2的柵極。FD單元34連接到放大晶體管TrAMP的柵極，也連接到復位晶體管 TrRST的源極。復位晶體管TrRST的漏極連接到電源VDD。復位脈沖(pRST 供給復位晶體管TrRST的柵極。放大晶體管TrAMP的漏極與電源VDD連接，放大晶體管TrAMP的源極與選擇晶體管TrSEL的漏極連接。選擇晶體管TrSEL的源極連接到垂直信號線121，選4奪脈沖cpSEL供給選擇晶體管TrSEL的柵極。該電路結(jié)構(gòu)中一個像素的工作基本與參考圖5所描述的一樣。在該電路結(jié)構(gòu)中，由光電二極管32、 33光電轉(zhuǎn)換生成的電荷以一定的時間間隔被順序讀出到FD單元34,在放大晶體管TrAMP中^^皮轉(zhuǎn)換成像素信號，并通過選擇晶體管TrSEL被讀出到垂直信號線121。在被轉(zhuǎn)換成像素信號之后，讀出到FD單元34的電荷被復位晶體管TrRST復位。在本實施例中，共用像素晶體管的第一和第二光電二極管32、 33如圖6 和圖10 (沿圖6中D-D線的橫截面)所示如下構(gòu)造在第一導電類型半導體襯底51 (在本示例中是n型硅襯底)中形成第二導電類型(例如p型)半導體阱區(qū)52,并在該p型半導體阱區(qū)52中形成將被用作電荷累積區(qū)53的n 型半導體區(qū)(擴散層)以及抑制電荷累積區(qū)53上的暗電流的p型累積層54。光電二極管32、 33對稱地形成以把公共的FD單元34夾在中間，該FD單元34包括形成于p型半導體阱區(qū)52中的公共的n型半導體區(qū)(擴散層)。第一傳輸晶體管TrGl包括形成于柵極絕緣膜56上的傳輸柵電極37，并用第一光電二極管32作為源極，以及用包括n型半導體區(qū)的公共的FD單元34作為漏極。第二傳輸晶體管TrG2包括形成于柵極絕緣膜56上的傳輸柵電極38,并用第二光電二極管33作為源極，以及用公共的FD單元34作為漏極。復位晶體管TrRST、放大晶體管TrAMP和選擇晶體管TrSEL如圖6和圖9 (沿圖6中C-C線的橫截面)所示構(gòu)造。也就是復位晶體管TrRST包括形成于p型半導體阱區(qū)52中的第一和第二n型源極區(qū)和漏纟及區(qū)43、 44，以及通過柵極絕緣膜56形成的復位柵電極39。放大晶體管TrAMP包括形成于p型半導體阱區(qū)52中的第二和第三n型源極區(qū)和漏極區(qū)44、 45，以及通過柵極絕緣膜56形成的放大柵電極40。選4奪晶體管TrSEL包括形成于p型半導體阱區(qū)52中的第三和第四n型源極區(qū)和漏極區(qū)45、 46,以及通過柵極絕緣膜56形成的選擇柵電極41。本示例中的像素陣列如圖6所示布置，包含兩個光電二極管32、 33和兩個傳輸晶體管TrGl、 TrG2的區(qū)域在水平和垂直方向二維布置，并且在這些包含兩個光電二極管32、 33和兩個傳輸晶體管TrGl、 TrG2的區(qū)域的行之間(在垂直方向上的相鄰行之間)，布置了包含復位晶體管TrRST、放大晶體管TrAMP和選4奪晶體管TrSEL的區(qū)域。然后，在包含光電二極管32、 33和傳輸晶體管TrGl、 TrG2的區(qū)域以及包含復位晶體管TrRST、放大晶體管TrAMP和選4奪晶體管TrSEL的區(qū)域之間，且在相鄰像素之間(參看圖6)形成元件隔離區(qū)35。各個像素晶體管(傳輸晶體管TrGl、 TrG2、復位晶體管TrRST、放大晶體管TrAMP和選擇晶體管TrSEL )的柵極絕緣膜56可以通過熱氧化由氧化硅(Si02)膜形成。例如，像素晶體管TrGl、 TrG2、 TrRST、 TrAMP和 TrSEL的柵電極37、 38、 39、 40和41可以由多晶珪膜形成。形成像素晶體管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL的沖冊電極37到41以覆蓋像素晶體管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL的溝道區(qū)50,并且它們的部分在元件隔離區(qū)35上突出超過源極區(qū)S和漏極區(qū)D (34、 43到46)在溝道寬度方向(也就是垂至于溝道長度方向)上的寬度Wl。如下文所述，柵電極 37到41每個在元件隔離區(qū)35上延伸的突出62的突出長度dl形成得盡可能地短。此外，在本實施例中，如圖7 (沿圖6中A-A線的橫截面)和圖8 (沿圖6中B-B線的橫截面)所示，元件隔離區(qū)35由相對于像素晶體管的源極區(qū)和漏極區(qū)是相反導電類型的半導體區(qū)61形成。也就是說，在本示例中，元件隔離區(qū)35由p型半導體區(qū)61形成。此外，像素晶體管的柵電極37到 41部分朝向元件隔離區(qū)35側(cè)突出超過成為像素晶體管有源區(qū)的溝道區(qū)。與位于在元件隔離區(qū)35上延伸的柵電極37到41的突出(延伸部分)62以下的部分連續(xù)的元件隔離區(qū)35之上(參看圖12),形成具有與柵極絕緣膜56 基本相同厚度的絕緣膜57。也就是說，從像素晶體管(在圖7中是放大晶體管TrAMP)的溝道區(qū)50延伸到元件隔離區(qū)35的絕緣膜實際上由柵極絕緣膜56形成，并最終形成沒有臺階或者隆起的平坦狀態(tài)。換句話說，在從溝道區(qū)50到元件隔離區(qū)35的區(qū)域，不會形成比柵極絕緣膜56厚的絕緣膜。柵電極37到41形成于平坦的從溝道區(qū)50延伸到元件隔離區(qū)35的絕緣膜56、 57 (稱作柵極絕緣膜)上。即使像素被縮小而每個晶體管的溝道區(qū)寬度被縮小，因為柵極絕緣膜56和位于元件隔離區(qū)35上的絕緣膜57形成相同的厚度，所以柵電極37到41形成為高可靠性和高品質(zhì)的電極，而不會導致在構(gòu)成柵電極37到41的電極膜中產(chǎn)生氣孔。形成光電二極管32、 33以使它們位于盡可能靠近像素晶體管的區(qū)域，以擴大各自的面積。因此，元件隔離區(qū)35的p型半導體區(qū)61形成相對窄的寬度W2，而且形成光電二極管32、 33以與元件隔離區(qū)35接觸。在這種情況下，形成柵電極37到41以使得在元件隔離區(qū)35上延伸的突出62的突出長度dl形成盡可能短(參看圖7)以不要到達光電二極管32、 33。這樣的原因如下。因為元件隔離區(qū)35上的絕緣膜57形成的厚度與柵極絕緣膜56的厚度相當，所以如果柵電極37到41在元件隔離區(qū)35上的突出 62形成為到達光電二極管32、 33,則會在像素晶體管的溝道區(qū)50和光電二極管32、 33之間產(chǎn)生寄生晶體管。如果產(chǎn)生這樣的寄生晶體管，則當像素晶體管導通時，光電二極管32、 33的電荷會被拉向像素晶體管。為了避免這種現(xiàn)象，在元件隔離區(qū)35上延伸的突出62形成得短而不會到達光電二極管32、 33。另一方面，將被用作元件隔離區(qū)35的p型半導體區(qū)61通過在形成柵電極37到41之后離子注入p型雜質(zhì)而形成的，使用柵電極37到41作為離子注入的部分掩膜。在柵電極附近的元件隔離區(qū)35中，p型半導體區(qū)61通過自對準形成。因此，使得柵電極37到41的突出長度dl(也就是突出的量)短，而且具有預定寬度W2的元件隔離區(qū)35形成于柵電極37到41與光電二極管32、 33之間(參看圖7)。元件隔離區(qū)35的形成工藝將在稍后描述，然而，在圖6到圖10所示的示例中，如圖13和圖14(沿圖13中B-B線的橫截面)所示，p型雜質(zhì)的第一次離子注入在形成柵電極37到41之前進行，而且在形成柵電極37到41 之后，進行p型雜質(zhì)的第二次離子注入，并由此形成元件隔離區(qū)35。在兩次進行離子注入的區(qū)域，雜質(zhì)濃度自然變得較高。如下所述(參看圖15)，應該優(yōu)選確定對于元件隔離區(qū)35的離子注入條件，特別是劑量，以使得不會導致從每個像素晶體管產(chǎn)生泄漏電流il、 i2的電流通路。元件隔離區(qū)35的雜質(zhì)濃度設為劑量小于或等于lxl0"cm—2。如果雜質(zhì)濃度超過lxlO"cm氣則電場相對高而暗電流增大。這里，優(yōu)選設定元件隔離區(qū)35的雜質(zhì)濃度為劑量大于或等于1><1013^11-2。如果雜質(zhì)濃度為劑量大于或等于lxl013cm-2,就可以避免產(chǎn)生泄漏電流，而可以穩(wěn)定地進行元件隔離。例如，當如上所述地通過兩次實施離子注入以形成元件隔離區(qū)35時，第一次離子注入的雜質(zhì)濃度可以設定為1C^cm々的量級，而第二次離子注入的雜質(zhì)濃度可以設定為10"cn^的量級。作為具體示例，通過確定第一次離子注入的雜質(zhì)濃度為lxlO"cm^而第二次離子注入的雜質(zhì)濃度為lxl013cm-2，可以獲得充分的元件隔離。相對低濃度的p型半導體區(qū)61a由第一次離子注入形成而相對高濃度的p型半導體區(qū)61b由第二次離子注入形成(參看圖 14)。通過在4冊電才及的突出62以下離子注入例如劑量為lxlO"cm^的p型雜質(zhì)，可以避免突出62以下的暗電流和白點的產(chǎn)生。對像素晶體管的溝道區(qū)50進行雜質(zhì)的離子注入，以調(diào)整閾值電壓Vt。該用于調(diào)整閾值電壓Vt的離子注入對與源極區(qū)和漏極區(qū)的溝道寬度方向具有相同寬度的區(qū)域或者對在這樣的區(qū)域內(nèi)部的區(qū)域進行。優(yōu)選的，如圖17A 和17B所示，用于調(diào)整閾值電壓Vt的離子注入對上述源極區(qū)S和漏極區(qū)D 的寬度Wl的內(nèi)部進行，以在上述源極區(qū)S和漏極區(qū)D的寬度Wl內(nèi)部形成寬度W3的有效溝道區(qū)50。通過使有效溝道區(qū)50的寬度W3比源極區(qū)S和漏極區(qū)D的寬度W1窄，當像素晶體管導通時，電流流過溝道區(qū)50,且可以更有效地避免在柵電極37到41的突出62下繞過的泄漏電流il。此外，也可以更有效地避免從像素晶體管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL 到相鄰的光電二極管32、 33的泄漏電流i2。像素晶體管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL的源極區(qū)S和漏極區(qū)D的雜質(zhì)濃度優(yōu)選設定為劑量為lxlO"cm^到lxlO m^的范圍。為了在源極區(qū)S和漏極區(qū)D內(nèi)形成歐姆電極，可能要求大于或等于lxlO"cm々的雜質(zhì)濃度。另一方面，如果源極區(qū)S和漏極區(qū)D的電場強度變得更強，由于強電場產(chǎn)生的電子流入光電二極管32、 33。為了避免這個現(xiàn)象，雜質(zhì)濃度優(yōu)選為等于或小于lxlO'W2。在像素晶體管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL的每個柵電極37 到41中，相應于溝道區(qū)50的第一部分63和由溝道區(qū)50向元件隔離區(qū)35 延伸的第二部分(突出)62可以由相同或者不同材料形成。柵電極37到41 可以由，例如多晶硅、非晶硅等形成，在本示例中由多晶硅形成，且雜質(zhì)可以相同方式或不同方式引入到第一部分63和第二部分62中。圖16A到21各示出這些示例。需要注意的是S表示源極區(qū)，D表示漏極區(qū)，數(shù)字35表
示元件隔離區(qū)。
在圖16A和16B所示示例中，柵電極37到41的第一部分63和第二部分62由在其中引入了 p型雜質(zhì)的p+多晶硅形成。
在圖17A和17B所示示例中，柵電極37到41的第一部分63和第二部分62由在其中引入了 n型雜質(zhì)的n+多晶硅形成。
在圖18A和18B所示示例中，柵電極37到41的第一部分63由在其中引入了 n型雜質(zhì)的n+多晶硅形成，而第二部分62由在其中引入了 p型雜質(zhì) 的p+多晶硅形成(第一部分63和第二部分62分別由n型多晶硅和p型多晶硅形成)。
在圖19A和19B所示示例中，柵電極37到41的第一部分63由在其中引入了 p型雜質(zhì)的p+多晶硅形成，而第二部分62由在其中引入了 n型雜質(zhì) 的n+多晶硅形成(第一部分和第二部分分別由p型多晶硅和n型多晶硅形成)。
在圖20A和20B所示示例中，4冊電極37到41的第一部分63由在其中引入了 n型雜質(zhì)的n+多晶硅形成，而第二部分62由未摻雜的多晶硅形成(第一部分和第二部分分別由n型多晶硅和未摻雜多晶硅形成)。
在圖21A和21B所示示例中，4冊電極37到41的第一部分63由在其中引入了 p型雜質(zhì)的p+多晶硅形成，而第二部分62由未摻雜的多晶硅形成(第一部分和第二部分分別由p型多晶硅和未摻雜多晶硅形成)。
在根據(jù)本發(fā)明第一實施例的MOS型圖像傳感器中，在從像素晶體管的溝道區(qū)50到元件隔離區(qū)35的區(qū)域中，形成基本上相同厚度的絕緣膜56、57。元件隔離區(qū)35上的絕緣膜57本質(zhì)上與柵極絕緣膜56通過熱氧化而整體形成。相應地，平坦而沒有任何臺階(也就是沒有任何接縫)的絕緣膜56、 57 從溝道區(qū)50到元件隔離區(qū)35形成。因為絕緣膜56、 57是平坦的，所以可以在其上形成柵電極37到41，該柵電極37到41中突出元件隔離區(qū)35的突出長度dl具有相對短的長度卻仍然有著高可靠性和高品質(zhì)。這就是說，將被用作柵電極的多晶硅的成膜可以滿意地進行，而且可以進行樣i小圖形的圖形化。因此形成了在電極膜中沒有氣孔而且絕緣可靠性高的柵電極。從而，與已知的采用LOCOS元件隔離、STI元件隔離或EDI元件隔離的示例相比，光電二極管32、 33可以在更靠近晶體管形成區(qū)的區(qū)域中形成，而可以增大每單位像素面積的光電二極管32、 33的面積比。即使像素是微型化的，由于有可以增大光電二極管的面積，因此可以改進諸如飽和電荷量、靈敏度等特性。
另一方面，因為柵電極37到41的在元件隔離區(qū)35上延伸的突出的突出長度dl可以具有相對短的長度，所以可以避免在像素晶體管和光電二極管之間產(chǎn)生寄生晶體管。此外，因為元件隔離區(qū)35的p型半導體區(qū)61的形成可以由自對準通過用柵電極37到41作為離子注入的部分掩膜的離子注入方法在突出的附近進行，所以隔離光電二極管和晶體管的元件隔離區(qū)可以精確地形成。
通過使形成元件隔離區(qū)35的p型半導體區(qū)61的雜質(zhì)濃度大于或等于 lxl013cm-2,例如在1013(^-2的量級，可以避免如圖15所示的從像素晶體管到光電二極管32、 33的泄漏電流i2和像素晶體管中由于繞過導致的泄漏電流il。
此外，如圖15所示，通過用于調(diào)整閾值電壓Vt的離子注入雜質(zhì)以優(yōu)選位于溝道區(qū)50內(nèi)源極區(qū)S和漏極區(qū)D的溝道寬度方向的寬度Wl的內(nèi)部，可以更加確j果避免泄漏電流il 、 i2。
在本實施例中，如上所述，如果使光電二極管32、 33位于更加靠近像素晶體管的位置，仍然可以避免泄漏電流il、 i2,因此可以如圖16A、圖16B、圖17A和圖17B所示，由在其中引入n型雜質(zhì)或p型雜質(zhì)的多晶硅形成柵電極37到41。此外，如圖18A、圖18B、圖19A、圖19B、圖20A、圖20B、圖21A和圖21B所示，當用彼此不同的材料形成柵電極37到41的相應于溝道區(qū)50的第一部分63和相應于元件隔離區(qū)35的第二部分(突出)62時，以及當形成由n型、p型和未摻雜的多晶硅組合構(gòu)造的柵電極37到41時，即使柵極電壓施加到柵電極37和41 ，槺極電壓也沒有施加到第二部分62。這就是說，pn結(jié)形成在第一部分63和第二部分62的邊界，或者由于未摻雜的第二部分62基本作為絕緣體工作而使第二部分62變得電阻高，因此柵極電壓沒有施加到第二部分62。相應地，進一步避免了使得第二部分62成為寄生柵極的寄生晶體管的產(chǎn)生。從而，可以進一步確保避免電荷從溝道區(qū)到元件隔離區(qū)35的泄漏或者電荷向相鄰像素的泄漏。
圖22示出單個像素晶體管的柵極電壓Vg和漏電流Id的伏安特性的評價結(jié)果。特性曲線I表示圖23所示的具有STI元件隔離區(qū)5的已知像素晶體管Tr的情況，而特性曲線II表示圖24所示的具有稱作扁平型元件隔離區(qū) 35的本實施例中的像素晶體管Tr的情況。在特性曲線I中，具有隆起"a", 這是因為在柵極絕緣膜101和STI元件隔離區(qū)5的絕緣層4的接縫103中有一個臺階。在特性曲線II中，沒有隆起而且特性是線性的，這是因為在柵極絕緣膜56和元件隔離區(qū)35的絕緣層57的邊界中沒有臺階。
如在STI元件隔離構(gòu)造中，如果在柵極絕緣膜101和厚絕緣膜4之間存在接縫103，就會引起應力和損傷并會損害絕緣可靠性。因此，電子在硅和氧化物層的交界面上被捕獲和釋放，從而引起漲落，并且基于該漲落就容易產(chǎn)生1/f噪音。相反，在本實施例中，由于柵極絕緣膜56和絕緣膜57連續(xù) 及平坦地形成，在元件隔離區(qū)35上的柵極絕緣膜56和絕緣膜57之間沒有接縫，因此顯著改善了 1/f噪音。圖22的Vg-Id特性證明了這一點。
圖25和圖26示出了根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置，在本示例中是MOS型圖像傳感器。特別示出了元件隔離區(qū)35的另一示例。圖25是沿圖13中B-B線的橫截面，而圖26是沿圖13中C-C線的橫截面。在本實施例中，在形成柵電極37到41之后，由雜質(zhì)的第一次離子注入形成p型雜質(zhì)區(qū)61并由此形成元件隔離區(qū)35。在這種情況中，雜質(zhì)沒有注入到柵電極 37到41向元件隔離區(qū)35延伸的突出62之下，然而p型雜質(zhì)再在柵電極37 到41的每一側(cè)從元件隔離區(qū)35擴散，以成為低濃度p型區(qū)。p型半導體阱區(qū)52形成在n型硅襯底51上，然而n型硅襯底51保持在位于柵電極37到 41的突出62之下的部分半導體表面上。由于p型雜質(zhì)從周圍擴散，n型半導體表面位于突出62之下的部分變成低濃度p型區(qū)的可能性高。如前述實施例中，元件隔離區(qū)35的雜質(zhì)濃度被設定為等于或低于lxl0"cm—2，優(yōu)選為大于或等于lxl013cm-2。結(jié)構(gòu)的其他部分與第一實施例中的相同。
在根據(jù)第二實施例的MOS型圖像傳感器中，也可以通過使光電二極管 32、 33更靠近像素晶體管而擴展像素晶體管的面積，從而可以提高諸如飽和電荷量、靈敏度等的特性。另外產(chǎn)生了相似于第一實施例中的效果。
圖27和28示出根據(jù)本發(fā)明第三實施例的固態(tài)成像裝置，在本示例中是 MOS型圖像傳感器。該圖例特別示出了包含光電二極管、元件隔離區(qū)和像素晶體管的區(qū)域的另一示例。圖27是沿圖13中B-B線的橫截面，而圖28 是沿圖13中E-E線的橫截面。
在本實施例中，在形成像素晶體管TrGl 、 TrG2、 TrRST、 TrAMP和TrSEL的柵電極37到41之前，通過p型雜質(zhì)的第一次離子注入形成構(gòu)成元件隔離區(qū)的第一p型半導體區(qū)61a，而在形成柵電極37到41之后，整體形成光電二極管31 、 32的p型累積層54和將被用作元件隔離區(qū)的第二 p型半導體區(qū) 61b。這就是說，n型電荷累積區(qū)53形成于光電二極管側(cè)，而n型源極區(qū)和漏極區(qū)形成于像素晶體管側(cè)，然后，在對應于位于光電二極管32、 33和像素晶體管TrRST、 TrAMP和TrSEL之間的元件隔離區(qū)35以及位于相鄰像素之間的元件隔離區(qū)35的區(qū)域中，完全地進行p型雜質(zhì)的第一次離子注入以形成第一p型半導體區(qū)61a。然后，在形成柵極絕緣膜56、絕緣膜57和柵電極37到41之后，用柵電極37到41作為離子注入的部分掩膜，通過p型雜質(zhì)的第二次離子注入，在元件隔離區(qū)35和光電二極管32、 33的n型電荷累積區(qū)53的表面上，同時形成了元件隔離區(qū)35的第二p型半導體區(qū)61b以及p型累積層54。這就是說，通過公共的第二次離子注入，形成元件隔離區(qū) 35的p型累積層54和第二 p型半導體區(qū)61b。
在第一次離子注入中，類似于前面的實施例，劑量設定為10"cm^的量級。同樣在第二次離子注入中，如前面的實施例，劑量設定為等于或低于 lxlO"cm-2，優(yōu)選為大于或等于lxl013cm-2。作為元件隔離必要的雜質(zhì)濃度，如上所述，恰當?shù)氖侨绻麆┝看笥诨虻扔趌xlO"cm-2，例如如果是在lO"cm-2 的量級。另一方面，如果p型累積層54的雜質(zhì)濃度大于或等于lxlO"cm氣該雜質(zhì)濃度也是充足的，例如為lxlO m^的量級。相應地，可以通過相同的離子注入而形成元件隔離區(qū)的累積層54和第二 p型半導體區(qū)61 b。
該結(jié)構(gòu)的其他部分類似于第一實施例中所述的，因此這里省略其描述。由根據(jù)本發(fā)明第三實施例的MOS型圖像傳感器，如前面的實施例，光電二極管32、 33的面積可以通過使光電二極管32、 33位于更靠近像素晶體管的位置而擴展，從而可以提高諸如飽和電荷量、靈敏度等特性。另外，由于第二p型半導體區(qū)61b和光電二極管側(cè)的p型累積層54是通過形成元件隔離區(qū)35的第二次離子注入而連續(xù)整體形成的，所以可以得到高精度的像素。這就是說，相比于進行三次離子注入的情況，即兩次用于元件隔離區(qū)35 的離子注入和用于光電二極管32、 33的p型累積層54的離子注入，益處在于，當逸行離子注入時所引起的位置偏差變小一倍且光電二極管32、 33和元件隔離區(qū)的疊加變得不必要。因此，大大確保了光電二極管32、 33面積的擴展。此外，可以獲得與第一實施例中類似的效果。
19圖29和圖30示出根據(jù)本發(fā)明第四實施例的固態(tài)成像裝置，在本示例中是MOS型圖像傳感器。特別示出了包括光電二極管、元件隔離區(qū)和像素晶體管的區(qū)域的另一實施例。圖29是沿圖13中B-B線的橫截面，而圖30是沿圖13中E-E線的橫截面。
在本實施例中，在形成柵電極37到41之后，光電二極管32、 33的p 型累積層54以及成為元件隔離區(qū)35的p型半導體區(qū)61通過p型雜質(zhì)的第一次離子注入而整體形成。在該離子注入中，如前面的實施例，劑量設定為等于或低于lxlO'W2，優(yōu)選為1013(^-2的量級而大于或等于lxlO'W2。在這種情況中，p型雜質(zhì)沒有注入在柵電極37到41朝向元件隔離區(qū)35的突出 62之下。然而，在后面的工藝中，來自周圍的元件隔離區(qū)35的p型雜質(zhì)在才冊電極37到41的突出62之下擴散。
該結(jié)構(gòu)的其他部分與參考圖27和圖28描述的以及第一實施例中的基本相同，因此這里省略其描述。
在根據(jù)第四實施例的MOS型圖像傳感器中，也可以通過使光電二極管更加靠近像素晶體管而擴展光電二極管32、 33的面積，并提高諸如飽和電荷量、靈壽文度等特性。另外，因為元件隔離區(qū)35的p型半導體區(qū)61以及光電二極管側(cè)的p型累積層54是通過一次p型雜質(zhì)的離子注入而連續(xù)整體形成的，因而與有兩次離子注入的情況相比，工藝數(shù)量減少而生產(chǎn)變得簡化。因此可以獲得高精度的像素。另外，產(chǎn)生了與第一實施例中相似的效果。
圖31示出根據(jù)本發(fā)明第五實施例的固態(tài)成像裝置，在本示例中是MOS 型圖像傳感器。特別示出了包括光電二極管、元件隔離區(qū)和像素晶體管的區(qū) 域。圖31是沿圖13中B-B線的橫截面。
在本實施例中，在形成像素晶體管的柵電極37到41之前，進行p型雜質(zhì)的第一次離子注入以形成元件隔離區(qū)35的第一p型半導體區(qū)61a，而且在形成柵電極37到41之后，進行p型雜質(zhì)的第二次離子注入以整體形成元件隔離區(qū)35的p型雜質(zhì)區(qū)61b以及光電二極管32、33的p型累積層54。此外，在本實施例中，形成光電二極管32、 33的n型電荷累積區(qū)53以擴展到元件隔離區(qū)35之下的區(qū)域。元件隔離區(qū)35的第一和第二p型半導體區(qū)61a和61b 在形成光電二極管32、 33的p型電荷累積區(qū)53之后形成。
在第一次離子注入中，如前述實施例，劑量設定為10、mJ的量級。在第二次離子注入中，如前述實施例，劑量設定為等于或低于lxl0"cm—2,優(yōu)選為大于或等于lxl013cm-2。作為元件隔離的必要的雜質(zhì)濃度，如上所述，如果其等于或低于lxlO m々將不會有問題，例如，在10"cn^的量級。
該結(jié)構(gòu)的其他部分與第一實施例中描述的基本相同，因此這里省略其描述。
由根據(jù)本發(fā)明第五實施例的MOS型圖像傳感器，由于光電二極管32、 33的n型電荷累積區(qū)53形成為延伸到元件隔離區(qū)35之下的區(qū)域(即p型半導體區(qū)61a)，可以進一步使得光電二極管32、 33靠近像素晶體管以擴展光電二極管32、 33的面積。相應地可以進一步提高諸如飽和電荷量、靈敏度等特性。此外，因為p型累積層53和第二p型半導體區(qū)61b是連續(xù)整體形成的，因而產(chǎn)生了與第三實施例中所述的相似的效果。另外，產(chǎn)生了與第一實施例中所述的相似的效果。
圖32示出根據(jù)本發(fā)明第六實施例的固態(tài)成像裝置，在本示例中是MOS 型圖像傳感器。圖32特別示出了包括光電二極管、元件隔離區(qū)和像素晶體管的區(qū)域的示例。圖32是沿圖13中B-B線的橫截面。
在本實施例中，具有與柵極絕緣膜56基本相同膜厚的絕緣膜57僅在元件隔離區(qū)35位于4冊電極37到41的突出62之下的部分上形成。在包括元件隔離區(qū)35除位于突出62下的部分之外的部分以及光電二極管32、 33的區(qū) 域中，可以形成具有與柵極絕緣膜56不同膜厚的絕緣膜，比如厚于柵極絕緣膜56的絕緣膜。
該結(jié)構(gòu)的其他部分與參考圖7的第一實施例中描述的基本相同，因此這里省略其描述。
由根據(jù)本發(fā)明第六實施例的MOS型圖像傳感器，類似前面描述的實施例，光電二極管32、 33的面積可以通過使光電二極管32、 33更加靠近像素晶體管來擴展，從而提高諸如飽和電荷量、靈敏度等特性。
圖33示出根據(jù)本發(fā)明第七實施例的固態(tài)成像裝置，在本示例中是MOS 型圖像傳感器。圖33特別示出了包括光電二極管、元件隔離區(qū)和像素晶體管的區(qū)域的實施例。圖33是沿圖13中B-B線的橫截面。
在本實施例中，在形成像素晶體管TrGl 、 TrG2、 TrRST、 TrAMP和TrSEL 的柵電極37到41之前，通過p型雜質(zhì)的第一次離子注入形成構(gòu)成元件隔離區(qū)的第一p型半導體區(qū)61a，而在形成柵電極37到41之后，通過第二次離子注入而整體形成光電二極管32、 33的p型累積層53和將被用作元件隔離區(qū)的第二p型半導體區(qū)61b。第二次離子注入可以在形成柵電極的側(cè)壁之后進行。第二次離子注入至少在形成柵電極之后進行。此外，與參考圖32描述的類似，具有與柵極絕緣膜56基本相同膜厚的絕緣膜57僅在元件隔離區(qū) 35位于4冊電才及37到41的突出之下的部分形成?？梢栽谠綦x區(qū)35除位
62之下的部分以及光電二極管32、 33的區(qū)域中，形成具有與4冊極絕緣膜56 不同膜厚的絕緣膜，即厚于柵極絕緣膜56的絕緣膜。
該結(jié)構(gòu)的其他部分與參考第一實施例和圖27描述的基本相同，因此這里省略其描述。
由根據(jù)本發(fā)明第七實施例的MOS型圖像傳感器，與上述的類似，光電二極管32、 33的面積可以通過使光電二極管32、 33位于更加靠近像素晶體管的位置來擴展，并提高諸如飽和電荷量、靈敏度等特性。另外，因為出于形成元件隔離區(qū)35的目的，第二p型半導體區(qū)61b和光電二極管32、 33的 p型累積層54通過第二次離子注入而連續(xù)整體形成，因此可以獲得高度精確的像素。
圖34示出根據(jù)本發(fā)明第八實施例的固態(tài)成像裝置，在本示例中是MOS 型圖像傳感器。圖34特別示出了包括光電二極管、元件隔離區(qū)和像素晶體管的區(qū)域的示例。圖34是沿圖13中B-B線的橫截面。
在本實施例中，p型硅襯底被用作半導體襯底51。除此之外的其他結(jié)構(gòu) 與參考圖7的第一實施例所描述的基本相同，因此這里省略其描述。
在根據(jù)本發(fā)明第八實施例的MOS型圖像傳感器中，與前述實施例類似，光電二極管32、 33的面積可以通過使光電二極管32、 33位于更加靠近像素晶體管的位置來擴展，從而提高諸如飽和電荷量、靈敏度等特性。
現(xiàn)在將描述關于固態(tài)成像裝置的制造方法，在本示例中是根據(jù)本發(fā)明實施例的MOS型圖像傳感器。特別將描述主要關于元件隔離區(qū)的制造方法。
圖35A、圖35B、圖36A、圖36B和圖36C示出根據(jù)本發(fā)明第一實施例的MOS型圖像傳感器的制造方法。圖36A、圖36B和圖36C是沿圖35A和圖35B中B-B線的橫截面。圖35A和圖35B是沿圖13中B-B線的橫截面。
首先，如圖35A和36A所示，在第一導電類型半導體襯底51中，比如在n型硅半導體襯底中，形成第二導電類型的p型半導體阱區(qū)52。光電二極管32、 33的n型電荷累積區(qū)53形成于p型半導體阱區(qū)52中，還形成了像素晶體管的源極區(qū)S和漏極區(qū)D。隨后，p型雜質(zhì)例如硼的第一次離子注入在整個成為元件隔離區(qū)的區(qū)域進行，例如通過由形成于襯底51表面上的絕
緣膜得到的掩膜71,來形成相對低濃度的第一p型半導體區(qū)61a。在第一次離子注入中，劑量設定為例如大約lxlO'W2。
然后，如圖36B所示，在相同的熱氧化過程中，同時形成元件隔離區(qū) 35以及光電二極管32、 33的n型電荷累積區(qū)53上的絕緣膜57和柵極絕緣膜56。即，柵極絕緣膜基本上形成于光電二極管32、 33、元件隔離區(qū)35和像素晶體管的整個區(qū)域內(nèi)。接著，柵電極37到41由例如多晶硅膜形成。
然后，如圖35B和圖36C所示，進行p型雜質(zhì)例如硼的第二次離子注入，例如使用柵電極37到41作為部分離子注入掩膜，并連續(xù)地同時形成n 型電荷累積區(qū)53上的p型累積層54以及元件隔離區(qū)35的第二p型半導體區(qū)61b。在第二次離子注入中，劑量設定為等于或低于lxl0"cnf2，優(yōu)選為大于或等于lxl013cm-2，例如在大約lxlO"cm-2。元件隔離區(qū)35由第一和第二p型半導體區(qū)61a和61b形成。元件隔離區(qū)35在光電二極管32、 33和像素晶體管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL之間形成，以與光電二極管32、 33的n型電荷累積區(qū)53以及像素晶體管TrGl 、 TrG2、 TrRST、 TrAMP 和TrSEL接觸。
由根據(jù)本發(fā)明第一實施例的MOS型圖像傳感器的制造方法，元件隔離區(qū)35以及光電二極管32、 33上的絕緣膜57和像素晶體管的柵極絕緣膜56 可以由相同的熱氧化過程形成，因此使得其厚度基本相同。因此，當例如用多晶硅膜形成柵電極37到41時，向元件隔離區(qū)35延伸的每個突出62的長度dl可以有相對短的長度而柵電極37到41仍可高品質(zhì)形成。因此，光電二極管32、 33的n型電荷累積區(qū)53可以在更靠近像素晶體管形成區(qū)的區(qū)域內(nèi)形成。
因為低濃度的第一p型半導體區(qū)61a通過第一次離子注入形成于包括柵電極37到41的突出62之下的部分的元件隔離區(qū)35的整個區(qū)域中，所以可以消除從柵電極37到41的突出62之下的硅和絕緣膜之間邊界產(chǎn)生的電荷，從而可以降低暗電流和白點的產(chǎn)生。另一方面，由于在第二次離子注入中柵電極37到41作為部分掩膜起作用，因此第二p型半導體區(qū)61b可以由自對準在柵電極37到41附近形成。作為與元件隔離區(qū)35的第二p型半導體區(qū) 61b和光電二極管32、 33的p型累積層54在單獨的離子注入過程中形成的情況的比較，沒有光電二極管32、 33和元件隔離區(qū)35之間的重疊，因此像素陣列的布局精確形成。
通過上述過程，光電二極管32、 33可以形成為光電二極管32、 33的每單位像素面積比提高。相應地，即使像素微型化，也可以制造諸如飽和電荷量、靈敏度等特性得到改進的MOS型圖像傳感器。
圖37A和圖37B每個示出了根據(jù)本發(fā)明第二實施例的MOS型圖像傳感器的制造方法。圖37A和圖37B是對應于圖36A、圖36B和圖36C的橫截面。圖37A和圖37B是沿圖13中B-B線的橫截面。
首先，如圖37A所示，在第一導電類型半導體襯底51中，比如在n型半導體區(qū)中，形成第二導電類型的p型半導體阱區(qū)52。在該p型半導體阱區(qū) 52中，形成光電二極管32、 33的n型電荷累積區(qū)53，也形成像素晶體管的源極區(qū)S和漏極區(qū)D。接著，在相同的熱氧化過程中，同時形成元件隔離區(qū) 35及光電二極管32、 33的n型電荷累積區(qū)53上的絕緣膜57和柵極絕緣膜 56。即，柵極絕緣膜基本上形成于光電二極管32、 33、元件隔離區(qū)35和像素晶體管的整個區(qū)域上。接著，柵電極37到41由例如多晶硅膜形成。
接著，如圖37B所示，進行p型雜質(zhì)例如硼的第一次離子注入，使用柵電極37到41作為部分離子注入掩膜，并連續(xù)地同時形成n型電荷累積區(qū)53 表面上的p型累積層54以及元件隔離區(qū)35的p型半導體區(qū)61。在該離子注入中，劑量設定為等于或低于lxl0"cm—2。其優(yōu)選設定為大于或等于 lxl013cm-2，例如，在大約lxl013cm-2。元件隔離區(qū)35通過第一次離子注入由p型半導體區(qū)61形成。元件隔離區(qū)35在光電二極管32、 33和像素晶體管之間形成，以與光電二極管32、 33的n型電荷累積區(qū)54以及像素晶體管接觸。
由根據(jù)本發(fā)明第二實施例的MOS型圖像傳感器的制造方法，如上述第一實施例，像素晶體管的柵極絕緣膜56以及元件隔離區(qū)35和光電二極管32、 33上的絕緣膜57通過相同的熱氧化過程形成為基本相同的厚度。因此，當例如用多晶硅膜形成柵電極37到41時，向元件隔離區(qū)35延伸的突出62的長度dl可以有相對短的長度，而柵電極37到41仍可形成高品質(zhì)。因此，光電二極管32、 33的n型電荷累積區(qū)53可以形成得更靠近像素晶體管形成區(qū)。
因為由p型半導體區(qū)61形成的元件隔離區(qū)35以及光電二極管32、 33的p型累積層54同時通過第一次離子注入形成，所以制造工藝的數(shù)量變少
而制造變得更容易。另夕卜，產(chǎn)生了類似于根據(jù)第一實施例的制造方法的效果。
圖38A、圖38B、圖39A和圖39B示出了根據(jù)本發(fā)明第三實施例的MOS 型圖像傳感器的制造方法。圖38A、圖38B、圖39A和圖39B是對應于圖 36A、圖36B和圖36C的橫截面。圖38A、圖38B、圖39A和圖39B是沿圖13中B-B線的橫截面。
首先，如圖38A所示，在第一導電類型半導體襯底51中，比如在n型硅半導體襯底中，形成第二導電類型的p型半導體阱區(qū)52。在該p型半導體阱區(qū)52中，形成光電二極管的n型電荷累積區(qū)53，也形成像素晶體管的源極區(qū)S和漏極區(qū)D。接著，通過由形成于襯底表面上的絕緣膜作為掩膜72， p型雜質(zhì)例如硼的第一次離子注入在將成為元件隔離區(qū)35的整個區(qū)域上進行，來形成相對低濃度的第一p型半導體區(qū)61a。對第一次離子注入，例如劑量設定為大約lxl012cm—2。
接著，如圖38B所示，元件隔離區(qū)35以及光電二極管的n型電荷累積區(qū)53上的絕緣膜57和柵極絕緣膜56通過相同的熱氧化過程形成。即，柵極絕緣膜基本上形成于光電二極管32、 33、元件隔離區(qū)35和像素晶體管的整個區(qū)域上。接著，柵電極37到41由例如多晶硅膜形成。
然后，如圖39A所示，在n型電荷累積區(qū)53和像素晶體管區(qū)(包括源極區(qū)、漏極區(qū)和溝道區(qū))上形成對準掩膜(registration mask) 73 。用該對準掩膜73和柵電極37到41的一部分(突出62)作為離子注入掩膜，p型雜質(zhì)例如硼的第二次離子注入在成為元件隔離區(qū)35的區(qū)域進行，從而形成相對高濃度的第二p型半導體區(qū)61b。第二p型半導體區(qū)61b沒有引入到柵電極37到41的突出62之下。對第二次離子注入，劑量設定為等于或小于大約lxl0"cm—2。其優(yōu)選為設定為等于或大于lxl013cm—2,例如為大約 lxl0"cm-2。元件隔離區(qū)35由該第一和第二 p型半導體區(qū)61a、 61b形成。元件隔離區(qū)35在光電二極管32、 33和像素晶體管之間形成，以與光電二極管32、 33的n型電荷累積區(qū)53以及像素晶體管接觸。
接著，如圖39B所示，在除了光電二極管32、 33區(qū)域的區(qū)域形成對準掩膜74,而通過該對準掩膜74,進行p型雜質(zhì)例如硼的第三次離子注入，并從而在n型電荷累積區(qū)53的表面上形成p型累積層54。對第三次離子注入，劑量設定為等于或小于lxl0"cm-2，例如為大約lxlO'W2。光電二極管32、 33包括p型累積層54和n型電荷累積區(qū)53。
由根據(jù)本發(fā)明第三實施例的MOS型圖像傳感器的制造方法，如前述實施例，1象素晶體管的對冊極絕緣膜56和元件隔離區(qū)35以及光電二極管32、 33 上的絕緣膜57可以通過相同的熱氧化過程形成基本相同的厚度。因此，當通過多晶硅膜形成柵電極37到41時，向元件隔離區(qū)35延伸的每個突出62 的長度dl可以有相對短的長度，而柵電極37到41仍可形成高品質(zhì)。因此，光電二極管的n型電荷累積區(qū)53可以形成得更靠近像素晶體管形成區(qū)。
由上述過程，光電二極管32、 33可以形成得每單位^^素面積的面積比增大。相應地，即使像素被微型化，也可以制造諸如飽和電荷量、靈敏度等特性得到改善的MOS型圖像傳感器。
現(xiàn)在描述了根據(jù)本發(fā)明第四實施例的MOS型圖像傳感器的制造方法。雖然未示出，在第三實施例中省略了第一p型半導體區(qū)61a的形成。即，形成柵極絕緣膜56和絕緣膜57,并在形成柵電極37到41之后，于n型電荷累積區(qū)53和晶體管區(qū)(包括源極區(qū)、漏極區(qū)和溝道區(qū))上形成對準掩膜。使用該對準掩膜和柵電極37到41的部分(突出)作為離子注入掩膜，p型雜質(zhì)例如硼的第一次離子注入在將成為元件隔離區(qū)35的區(qū)域進行，以形成相對高濃度的p型半導體區(qū)61。p型半導體區(qū)61沒有引入在柵電極37到41 的突出62之下。對第一次離子注入，劑量設定為等于或小于lxl014cm—2。其優(yōu)選為設定為等于或大于lxl013cm-2,例如大約lxl013cm-2。
接著，在除了 n型電荷累積區(qū)53之外的區(qū)域形成對準掩膜，通過該對準掩膜，進行p型雜質(zhì)例如硼的第二次離子注入以在n型電荷累積區(qū)53的表面上形成p型累積層54。對第二次離子注入，劑量設定為等于或小于 lxl014cm-2,例如在大約lxl013cm-2。光電二極管32、 33包括p型累積層54 和n型電荷累積區(qū)53。
同樣在根據(jù)本發(fā)明第四實施例的MOS型圖像傳感器的制造方法中，如第三實施例中所述，像素晶體管的柵極絕緣膜56和元件隔離區(qū)35及光電二極管32、 33上的絕緣膜57通過相同的熱氧化過程形成為基本相同的厚度。因此，當通過例如多晶硅膜形成柵電極37到41時，向元件隔離區(qū)35延伸的每個突出62的長度dl可以有相對短的長度，而光電二極管32、 33仍形成好的品質(zhì)。因此，光電二極管32、 33的n型電荷累積區(qū)53可以形成得更靠近像素晶體管形成區(qū)。由上述過程，光電二極管32、 33可以形成而具有增大的每單位像素面積的面積比。相應地，即使像素微型化，也可以制造諸如飽和電荷量、靈敏度等特性得到提高的MOS型圖像傳感器。
現(xiàn)在描述關于根據(jù)本發(fā)明第五實施例的MOS型圖像傳感器的制造方法。盡管未描述，該方法包括形成構(gòu)成光電二極管32、 33的延伸到元件隔離區(qū)35以下區(qū)域的n型電荷累積區(qū)53的步驟。其后，進行上述第一到第四實施例的過程，從而制造出MOS型圖像傳感器。
由根據(jù)本發(fā)明第五實施例的制造方法，因為光電二極管32、 33的n型電荷累積區(qū)53形成為延伸到元件隔離區(qū)35以下的區(qū)域，所以可以制造出其中光電二極管32、 33的面積進一步擴展的MOS型圖像傳感器。
這里，雖然柵極絕緣膜56和絕緣膜57由熱氧化形成，因為根據(jù)下面的半導體區(qū)的導電類型，也就是其是p型還是n型，而氧化速率會不同，所以從嚴格意義來說熱氧化膜的厚度會不同。柵極絕緣膜的厚度通常是大約60 埃，然而，會出現(xiàn)大約1埃到5埃的差別。在n型區(qū)中形成的熱氧化膜通常比在p型區(qū)中的厚。然而，這種程度的膜厚度的差別可以忽略，且對柵電極的形成沒有影響。相應地，在相同熱氧化過程中連續(xù)形成于晶體管區(qū)、元件隔離區(qū)和光電二極管上的熱氧化膜可以幾乎被當作平坦表面。
在上述實施例中，描述了作為示例的MOS型圖像傳感器，其中像素晶體管由兩個像素共用，然而本發(fā)明也可以應用于其中像素晶體管由不是兩個而是多個像素共用的MOS型圖像傳感器，還可以應用于其中單元像素包括一個光電二極管和多個像素晶體管的MOS型圖像傳感器。
在上述實施例中，以每個像素晶體管都使用n溝道MOS晶體管的情況作為示例，然而本發(fā)明并不限于此，每個像素晶體管也可以使用p溝道MOS 晶體管。元件隔離區(qū)由導電類型與像素晶體管的源極區(qū)和漏極區(qū)的相反的半導體區(qū)形成。在上面的示例中，使n型為第一導電類型，而使p型為第二導電類型，然而，在相反導電類型的情況中，使p型為第一導電類型而使n型為第二導電類型。
在上述實施例中，描述了作為示例的本發(fā)明應用于其中像素二維規(guī)則排
其中多個像素一維直線排列的線傳感器。
本發(fā)明可以應用于前表面入射型MOS圖像傳感器或后表面入射型MOS圖像傳感器。
根據(jù)本發(fā)明實施例的固態(tài)成像裝置，更具體地說是MOS型圖像傳感器，
適合用作安裝在諸如具有攝像頭的移動電話、PDA等的移動設備中的固態(tài)成
像裝置。
特別是當像素數(shù)量增大而像素尺寸微型化時，本發(fā)明改進了光電二極管的每單位像素的面積比并且同時抑制了暗電流和白點的發(fā)生，這是非常有用的。
本領域技術人員應該理解，只要在權利要求書或其等同特征的范圍內(nèi)，依據(jù)設計要求和其他因素，可以進行各種修改、組合、部分組合和改造。
本發(fā)明包含2007年6月4日在日本專利局申請的日本專利申請 JP2007-148642涉及的主題，其全部內(nèi)容在此引作參考。
權利要求
1、一種固態(tài)成像裝置，包括光電轉(zhuǎn)換單元；晶體管；及隔離所述光電轉(zhuǎn)換單元和所述晶體管的元件隔離區(qū)，其中所述光電轉(zhuǎn)換單元和所述晶體管構(gòu)成像素，其中所述元件隔離區(qū)由導電類型與所述晶體管的源極區(qū)和漏極區(qū)的導電類型相反的半導體區(qū)形成，其中所述晶體管的柵電極的一部分朝向所述元件隔離區(qū)一側(cè)突出超出所述晶體管的有源區(qū)，以及，其中具有與所述晶體管的柵電極的柵極絕緣膜的厚度基本相同厚度的絕緣膜，形成在所述元件隔離區(qū)上從所述元件隔離區(qū)的位于所述晶體管的柵電極之下的部分到與所述位于所述晶體管的柵電極之下的部分連續(xù)的部分。
2、如權利要求1所述的固態(tài)成像裝置，其中除了至少所述位于所述晶體管的柵電極之下的部分的所述元件隔離區(qū) 由導電類型與所述晶體管的源極區(qū)和漏極區(qū)的導電類型相反的所述半導體區(qū)形成。
3、如權利要求1所述的固態(tài)成像裝置，其中除了所述位于所述晶體管的柵電極之下的部分的所述元件隔離區(qū)的雜質(zhì)濃度高于所述位于所述晶體管的柵電極之下的部分的所述元件隔離區(qū)的雜質(zhì)濃度。
4、如權利要求1所述的固態(tài)成像裝置，其中所述晶體管的溝道區(qū)在所述晶體管的源極區(qū)和漏極區(qū)的柵極寬度方向的寬度內(nèi)形成。
5、如權利要求1所述的固態(tài)成像裝置，其中所述光電轉(zhuǎn)換單元的累積層和所述元件隔離區(qū)連續(xù)形成。
6、如權利要求1所述的固態(tài)成像裝置，其中所述晶體管的源極區(qū)和漏極區(qū)的雜質(zhì)濃度設定為劑量在lxl0"cm—2到 lxl0"cm—2的范圍內(nèi)。
7、如權利要求1所述的固態(tài)成像裝置，其中所述元件隔離區(qū)的雜質(zhì)濃度為劑量等于或小于1 x 10"cn^。
8、如權利要求1所述的固態(tài)成像裝置，其中所述光電轉(zhuǎn)換單元的一部分在所述元件隔離區(qū)之下延伸。
9、一種制造固態(tài)成像裝置的方法，所述固態(tài)成像裝置包括構(gòu)成像素的光電轉(zhuǎn)換單元和晶體管，以及由導電類型與所述晶體管的源極區(qū)和漏極區(qū)的導電類型相反的半導體區(qū)形成的元件隔離區(qū)，所述方法包括步驟形成所述晶體管的柵電極，以使所述柵極電極的一部分向外側(cè)突出超出所述晶體管的有源區(qū)；以及用所述晶體管的柵電極作為部分掩膜，離子注入用于形成所述元件隔離區(qū)的雜質(zhì)。
10、如權利要求9所述的方法，進一步包括步驟在形成所述晶體管的柵電極的步驟之前，離子注入所述用于形成所述元件隔離區(qū)的雜質(zhì)。
11、如權利要求9所述的方法，進一步包括步驟在所述晶體管的源極區(qū)和漏極區(qū)的柵極寬度方向的寬度內(nèi)，在所述晶體管的溝道區(qū)中離子注入用于調(diào)整閾值電壓的雜質(zhì)。
12、如權利要求9所述的方法，其中所述晶體管的源極區(qū)和漏極區(qū)形成為雜質(zhì)濃度為劑量在lxlO"cnf2到 lxl0"cm-2的范圍。
13、如權利要求9所述的方法，其中所述元件隔離區(qū)形成為雜質(zhì)濃度為劑量等于或小于lxlO m氣
14、如權利要求9所述的方法，進一步包括步驟通過相同的熱氧化過程，同時形成所述晶體管的柵極絕緣膜和在所述元件隔離區(qū)上從所述元件隔離區(qū)的位于所述晶體管的柵電極之下的部分到與所述位于所述晶體管的柵電極之下的部分連續(xù)的部分的絕緣膜。
15、如權利要求9所述的方法，其中通過相同的離子注入過程而連續(xù)地形成所述光電轉(zhuǎn)換單元的累積層和所述元件隔離區(qū)。
16、如權利要求9所述的方法，進一步包括步驟形成所述光電轉(zhuǎn)換單元的電荷累積區(qū)以使所述電荷累積區(qū)的一部分在所述元件隔離區(qū)之下延伸。
全文摘要
本發(fā)明提供了一種固態(tài)成像裝置及其制作方法。該固態(tài)成像裝置包括光電轉(zhuǎn)換單元、晶體管和隔離光電轉(zhuǎn)換單元和晶體管的元件隔離區(qū)。光電轉(zhuǎn)換單元和晶體管構(gòu)成像素。元件隔離區(qū)由導電類型與晶體管的源極區(qū)和漏極區(qū)的導電類型相反的半導體區(qū)形成。晶體管的柵電極的部分朝向元件隔離區(qū)側(cè)突出超出晶體管的有源區(qū)。具有與晶體管的柵電極的柵極絕緣膜的厚度基本相同厚度的絕緣膜，形成在元件隔離區(qū)上從元件隔離區(qū)的位于晶體管的柵電極之下的部分到與位于晶體管的柵電極之下的部分連續(xù)的部分。
文檔編號H01L21/82GK101320744SQ200810110368
公開日2008年12月10日申請日期2008年6月4日優(yōu)先權日2007年6月4日
發(fā)明者糸長總一郎申請人:索尼株式會社

完整全部詳細技術資料下載