專利名稱：電光器件基片、電光器件、電子器件和投影顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于電光器件的基片，如反射液晶板基片，特別是 涉及一種包括像素區(qū)的電光器件基片，該像素區(qū)形成在用于選擇像素 的元件區(qū)上。
背景技術(shù)：
如以下所述，本申請人在1966年10月22日申請的日本專利申請 No. 8-279388中披露了液晶板基片、液晶板和投影顯示設(shè)備的結(jié)構(gòu)。如 圖17所示，采用反射液晶板作為光閥的投影顯示設(shè)備(液晶投影器) 包括沿系統(tǒng)光軸L。放置的光源110;包括集成透鏡120和極化光轉(zhuǎn) 換器130的極化光照明單元100;用于借助S極化光反射面201,反射 由極化光照明單元100發(fā)射的S極化光束的極化光束分束器200;分光 鏡412，用于從被極化光束分束器200的S極化光反射面201反射的光 中分離出藍(lán)光分量(B);用于調(diào)制分離的藍(lán)光分量(B)的反射液晶 光閥300B;分光鏡413，用于借助分光鏡412分離藍(lán)光之后，通過反 射從光束中分離出紅光分量(R);用于調(diào)制分離的紅光分量(R)的 反射液晶光閥300R;用于調(diào)制通過分光鏡413的剩余綠光分量(G)的 反射液晶光閥300G;包括用于將合成的光投影到屏幕600上的投影透 鏡的投影光學(xué)系統(tǒng)500,其中在三個(gè)反射液晶光閥300R、 300G和300B 中調(diào)制的光分量在它們的回程路徑中通過分光鏡413、 412和極化光束 分束器200被合成。如圖18中以剖視圖示出的反射液晶板30被用作 反射液晶光閥300R、 300G和300B。
反射液晶板30包括用膠粘劑固定在由玻璃或陶瓷構(gòu)成的支承基片 32上的反射液晶板基片31;玻璃基片35，該基片帶有由透明導(dǎo)電(ITO)
4膜構(gòu)成的對電極(公共電極)33，位于入射光一側(cè)，并與反射液晶板 基片31相對有一間隙，該基片31被由密封體36構(gòu)成的框架所封閉； 以及公知的扭曲向列(TN)液晶或超垂直排列(super homeotropic ) (SH)液晶37，在其中液晶分子在不加電壓的狀態(tài)下垂直排列，液晶 被密封在反射液晶板基片31和玻璃基片35之間由密封體36所封閉的 空間中。
圖19是反射液晶板30中使用的反射液晶板基片31的放大的布局 平面圖。反射液晶板基片31包括帶有像素電極的矩形像素區(qū)(顯示區(qū)) 20，該像素電極如圖18所示設(shè)置成矩陣14;位于像素區(qū)20的右側(cè)和 左側(cè)外部的柵線驅(qū)動(dòng)器電路(Y驅(qū)動(dòng)器)22R和22L，用于掃描柵線(掃 描電極或線電極)；位于像素電極14的上側(cè)外部的預(yù)充電/測試電路 23，用于數(shù)據(jù)線(信號電極或列電極)；位于像素電極14底側(cè)外部的 圖象信號采樣電路24，用于根據(jù)圖象數(shù)據(jù)給數(shù)據(jù)線提供圖象信號；具 有框架形狀的密封區(qū)27，位于柵線驅(qū)動(dòng)器22R和22L、預(yù)充電/測試電 路23和圖象信號采樣電路24的外部，用于放置密封體36;沿底端排 列，并借助其間的各向異性導(dǎo)電膜(ACF ) 38與軟帶導(dǎo)線39 ( flexible tape wiring )相連的多個(gè)接線端焊盤26;位于接線端焊盤陣列26 和密封區(qū)27之間的數(shù)據(jù)線驅(qū)動(dòng)器電路(X驅(qū)動(dòng)器)21，用于根據(jù)圖象 數(shù)據(jù)給數(shù)據(jù)線提供圖象信號；位于數(shù)據(jù)線驅(qū)動(dòng)器電路21兩端旁邊的中 繼接線端焊盤(所謂的銀點(diǎn)(siver point) ) 29R和29L,用于給在 玻璃基片35上的對電極33供電。
位于密封區(qū)27內(nèi)部的外圍電路(柵線驅(qū)動(dòng)器電路22R和22L，預(yù) 充電/測試電路23和圖象信號釆樣電路24)具有隔離膜25(參考圖18)， 以便屏蔽入射光，該隔離膜25與最頂層的像素電極14是一樣的。
圖20是反射液晶板基片31的像素區(qū)20的局部放大平面圖，圖21 是沿圖20中的A-A，線所作的剖視圖。在圖21中，數(shù)字1表示具有 Z0mm的邊的單晶硅P半導(dǎo)體基片(N半導(dǎo)體基片也可以)。數(shù)字2表 示在半導(dǎo)體基片l的器件形成區(qū)(MOSFET等)中的上表面(主表面) 上形成的P型阱區(qū)，數(shù)字3表示場氧化膜(所謂的LOCOS)，它是為在 半導(dǎo)體基片1的非元件形成區(qū)中隔離器件而形成的。圖21所示的P型 阱區(qū)2形成為像素區(qū)20的公用阱區(qū)，并與用于制造外圍電路(柵線驅(qū) 動(dòng)器電路22R和22L，預(yù)充電/測試電路23，圖象信號采樣電路24和數(shù)據(jù)線驅(qū)動(dòng)器21)的器件的P型阱區(qū)2，(參考圖22)隔離開，其中 像素區(qū)20設(shè)有例如768 x 1024的尺寸的像素矩陣。
場氧化膜3在每個(gè)像素的劃分區(qū)域中有兩個(gè)開口 。由多晶硅或金屬 硅化物構(gòu)成的柵極4a經(jīng)過在一個(gè)開口中央的柵絕緣膜4b形成；在P 型阱區(qū)2上柵極4a的兩側(cè)形成的N+源區(qū)5a和N+漏區(qū)5b與柵極4a — 起形成N溝道MOSFET (絕緣柵場效應(yīng)晶體管)，用于像素選擇。排列 在一條線上的多個(gè)像素中的柵極4a在掃描線方向(像素線方向)延伸， 形成柵線4。
與線方向一致的P型電容電極區(qū)8在P型阱區(qū)2上另一開口中形 成；由多晶硅或金屬硅化物構(gòu)成的電容電極9a與P型電容電極區(qū)8 — 起形成保持電容C，用于保持由用于像素選擇的MOSFET所選擇的信號， 該電容電極9a在P型電容電極區(qū)8上形成，它們之間有絕緣膜(介質(zhì) 膜)9b。
第一夾層絕緣膜6在柵電極4a和電容電極9a上形成，并且主要由 鋁構(gòu)成的第一金屬層在絕緣膜6上形成。
第一金屬層包括沿列方向延伸的數(shù)據(jù)線7 (參看圖20);以梳齒形 從數(shù)據(jù)線7伸出，并通過接觸孔6a與源區(qū)4b導(dǎo)電接觸的源極導(dǎo)線7a; 和通過接觸孔6b與漏區(qū)5b導(dǎo)電接觸，并通過接觸孔6c與電容電極9a 導(dǎo)電接觸的中繼導(dǎo)線10。
第二夾層絕緣膜11在形成數(shù)據(jù)線7、源極線7a和中繼導(dǎo)線10的 第一金屬層上形成，基本由鋁構(gòu)成的第二金屬層在第二夾層絕緣膜11 上形成。第二金屬層包括覆蓋整個(gè)像素區(qū)20的隔離膜12。作為隔離膜 12的第二金屬層形成導(dǎo)線12b (參考圖22)，用于連接在像素區(qū)20 的周邊形成的外圍電路(柵線驅(qū)動(dòng)器電路22R和22L、預(yù)充電/測試電 路23、圖象信號采樣電路24和數(shù)據(jù)線驅(qū)動(dòng)器電路21)中的各器件。
插孔12a設(shè)置在隔離薄膜12與中繼導(dǎo)線10對應(yīng)的位置處。第三夾 層絕緣膜13在隔離膜12上形成，而基本與一個(gè)像素相對應(yīng)的矩形像 素電極14在夾層絕緣膜13上形成，作為反射電極。接觸孔16穿過第 三和第二夾層絕緣膜13和11形成，從而定位在開口12a內(nèi)。在通過 CVD處理用高熔點(diǎn)金屬例如鴒填充接觸孔16之后，在第三夾層絕緣膜 13上形成的高熔點(diǎn)金屬層和夾層絕緣膜13的正面通過化學(xué)-機(jī)械拋光 (chemomechanical polishing ) (CMP)處理變平，形成鏡面。然后，通過低溫濺射處理形成鋁層，并通過圖形化處理形成具有15nm到20pm 的邊的矩形像素電極14。中繼導(dǎo)線10和像素電極14通過柱狀連接插 頭(夾層導(dǎo)電部分)15電連接。鈍化膜17在整個(gè)像素電極14上形成。
另一方面，可通過CMP處理使第三夾層絕緣薄膜13平面化、設(shè)置 接觸孔和埋置高熔點(diǎn)金屬如鴒來形成連接插頭15。
通過CMP處理對第三夾層絕緣膜13進(jìn)行的平面化對于沉積具有鏡 面的像素電極14是必要的，該像素電極14作為每個(gè)像素上的反射電 極。這種處理對在像素電極14上的介質(zhì)鏡膜的形成也是必要的，該像 素電極14和介質(zhì)鏡膜之間有保護(hù)膜。CMP處理使用一種由這樣的成分 構(gòu)成的漿料(拋光液體)，它能夠同時(shí)促進(jìn)在劃片(scribing)之前 對晶片的化學(xué)腐蝕和機(jī)械拋光。
然而在像素區(qū)20中，用于像素選擇的M0SFET、保持電容C的電極 導(dǎo)線7a和10，以及隔離膜12被形成為底層。同時(shí)，如圖22所示，在 外圍電路區(qū)(柵極線驅(qū)動(dòng)器電路22R和22L、預(yù)充電/測試電路23、圖 象信號采樣電路24和數(shù)據(jù)線驅(qū)動(dòng)器電路21)中，在器件之間的電極導(dǎo) 線7a和導(dǎo)線12b形成為底層。此外，在接線端焊盤26的區(qū)域，形成 有由第一金屬層構(gòu)成的下層膜26a和由第二金屬層構(gòu)成的上層膜26b。 結(jié)果，在沉積第三夾層絕緣膜13之后，用圖22中虛線表示的表面高 度13a在像素區(qū)即刻升高、外圍電路區(qū)和接線端焊盤區(qū)。當(dāng)通過CMP 處理，將具有這種大的不均勻度的第三夾層絕緣膜13的表面拋光時(shí)， 圖22中用實(shí)線表示的拋光后的完成高度13b反映出用虛線表示的原來 的表面高度13a。根據(jù)本發(fā)明人的深入研究，很清楚在經(jīng)受這種拋光處 理的液晶板基片31中在像素區(qū)上第三夾層絕緣膜13的表面平面化特 別重要。
曰本未審查的專利公開No. 9-68718披露了用于對像素區(qū)20上的 第三夾層絕緣膜13進(jìn)行平面化的技術(shù)，其中在第一金屬層如中繼導(dǎo)線 10和第二金屬層(隔離層)之間設(shè)置用于各個(gè)像素的金屬層的離散的 模型圖形，以便使高度升高從而抑制隔離膜12的整個(gè)表面的不均勻度。 當(dāng)形成中間金屬層只是為了使每個(gè)像素的高度升高時(shí)，要加入額外的 淀積夾層絕緣膜的步驟。當(dāng)降低了拋光之前夾層絕緣膜的表面不均勻 度時(shí)，在CMP處理中最初的拋光速度自然降低，從而為形成鏡表面對 夾層絕緣膜13進(jìn)行的平面化需要長的拋光時(shí)間和大量拋光液體。因此在像素區(qū)20中的各像素上進(jìn)行模型圖形的淀積在生產(chǎn)工藝方面有導(dǎo)致 生產(chǎn)成本增加的缺點(diǎn)。
圖23是說明液晶板基片31拋光之后第三夾層絕緣膜13的厚度分 布的膜輪廓曲線圖，其中形成具有約24，000A的厚度的第三夾層絕緣 膜13，然后該膜13經(jīng)受CMP處理，直到在像素區(qū)20的中心第三夾層 絕緣膜13的剩余厚度達(dá)到12， 000A為止。在圖24中，用標(biāo)記x畫出 的曲線示出沿圖23的a-a，線所作的左封條在垂直方向的剩余厚度分 布。在圖25中，用標(biāo)記x畫出的曲線示出沿圖23的b-b，線所作的中 心像素在垂直方向的剩余厚度分布。在圖26中，用標(biāo)記x畫出的曲線 示出沿圖23的c-c，線所作的上封條在橫向的剩余厚度分布。在圖27 中，用標(biāo)記x畫出的曲線示出沿圖23的d-d，線所作的中心像素在橫向 的剩余厚度分布。在圖28中，用標(biāo)記x畫出的曲線示出沿圖23的e-e，
線所作的下封條區(qū)域在橫向的剩余厚度分布。
如圖23到28所示，像素區(qū)20和密封區(qū)27中最大厚度差約為 6， 120A,因此包括像素區(qū)20和密封區(qū)27的基片作為一個(gè)整體沒有充 分變平。接線端焊盤26的周邊和密封區(qū)27的上部和下部中心被過度 拋光，而密封區(qū)27的右部和左部中心拋光不夠。
如圖22所示，由于點(diǎn)形的凸起的接線端焊盤26在接線端焊盤區(qū)被 離散地排列成陣列，用第三夾層絕緣膜13覆蓋的凸起部13c將被很快 拋光。因此接線端焊盤26的區(qū)域的初始拋光速度比像素區(qū)20的高。 因此，在像素區(qū)20充分變平之前，接線端焊盤26的區(qū)域可能被過度 地拋光，以致露出底層(上層膜26b)。
用于補(bǔ)償接線端焊盤26的過度拋光的方法包括第三夾層絕緣膜13 的厚淀積。根據(jù)該方法，即使接線端焊盤26的區(qū)域被很快拋光，在底 層暴露之前在該區(qū)域第三夾層絕緣膜13的平面化也基本完成，因此與 初始拋光速度相比拋光速度顯著降低。結(jié)果，可通過花更多的拋光時(shí) 間使像素區(qū)20變平而不暴露出底層。
厚的第三夾層絕緣膜13的形成引起用于連接插頭15的接觸孔深 度增加，由于這樣高的縱橫比，使得難于用構(gòu)成連接插頭15的高熔點(diǎn) 金屬填埋接觸孔16。因?yàn)檫B接插頭15是越過夾層的導(dǎo)電部分，它穿過 第二夾層絕緣膜ll、隔離層12和第三夾層絕緣膜13形成，并到達(dá)像 素電極14,所以接觸孔16最初有大的深度。此外，為防止從像素電極
814之間的間隙通過開口 12a進(jìn)入到器件如MOSFET和類似器件的光的泄 露，必須減小開口 12a,因而接觸孔16的直徑也要減小。接觸孔16不 可避免地具有高的縱橫比。因此需要使要拋光的夾層絕緣膜l3變薄。 然而如上所述，CMP處理過度地對接線端焊盤26區(qū)域中的第三夾層絕 緣膜13進(jìn)行拋光。
如圖26和28所示，由于密封區(qū)27的上部和下部中心的厚度因接 線端焊盤26的區(qū)域中的過度拋光而小于像素區(qū)，像素區(qū)20的上部和 下部邊緣，以及密封區(qū)27的上部和下部中心被過度拋光。因接線端焊 盤26的區(qū)域的過度拋光，密封區(qū)27的右側(cè)和左側(cè)的四個(gè)角也將具有 小的厚度，而因?yàn)樵趻伖庵懊芊鈪^(qū)27的平坦性造成的低的初始拋光 速度，密封區(qū)27的右部和左部中心幾乎不被拋光。結(jié)果，密封區(qū)27 的右側(cè)和左側(cè)及像素區(qū)20的右邊緣和左邊緣在其中心部分拋光不夠。 當(dāng)像素區(qū)20的周圍邊緣和密封區(qū)27具有這樣的傾斜面時(shí)，在拋光之 后第三夾層絕緣膜13上形成的像素電極14的反射減小，在液晶組件 中難以調(diào)節(jié)單元的間隙，并且密封體的膠粘性不令人滿意。當(dāng)在CMP 處理之后設(shè)置用于連接插頭15的接觸孔16時(shí)，因厚度不均勻，難以 優(yōu)化接觸孔的腐蝕時(shí)間。

發(fā)明內(nèi)容
鑒于有關(guān)在隔離膜和像素電極之間形成的夾層絕緣膜的不協(xié)調(diào)的 問題，以及需要在反射液晶板基片中進(jìn)行拋光處理的問題，本發(fā)明的 第一目的是提供一種電光器件基片，如液晶板基片，它包括在形成于 基片上的像素區(qū)中交替形成的多個(gè)夾層絕緣膜和多個(gè)導(dǎo)電層的層膜結(jié) 構(gòu)，其特征在于電光基片具有這樣的結(jié)構(gòu)，它不需要額外的淀積步驟， 并且對夾層絕緣膜有均勻的拋光速度，而不使夾層絕緣膜變厚。
本發(fā)明的第二目的是提供一種電光器件基片，如液晶板基片，它在 密封區(qū)和像素區(qū)中有變平的夾層絕緣膜的拋光表面，以及提高的像素 電極的反射，并且它使得能夠容易地調(diào)節(jié)單元的間隙，有提高的密封 體的膠粘性，和優(yōu)化的接觸孔的腐蝕時(shí)間。
在為達(dá)到第一目的本發(fā)明第一方法中，為盡可能均勻地使未拋光的 夾層絕緣膜的表面高度變平，通過使用前面形成的導(dǎo)線層，在像素區(qū) 的整個(gè)外部，而不是在像素區(qū)的空間上形成用于升高要拋光的夾層絕 緣膜高度的模型圖形。即，本發(fā)明特征在于一種電光器件基片，包括
9在像素區(qū)中交替形成的多個(gè)夾層絕緣膜和多個(gè)導(dǎo)電層的層膜結(jié)構(gòu)，在 該像素區(qū)中開關(guān)元件與每個(gè)像素相對應(yīng)設(shè)置在基片上，在多個(gè)導(dǎo)電層
中的頂導(dǎo)電層下面至少一個(gè)夾層絕緣膜通過拋光變平；基片的特征在 于有單個(gè)或多個(gè)層的模型圖形至少設(shè)置在在基片上的非像素區(qū)形成的
接線端焊盤附近，該層包括經(jīng)受拋光的所述夾層絕緣膜下面的導(dǎo)電層。 接線端焊盤包括設(shè)置在基片邊緣附近的輸入接線端焊盤和在基片內(nèi)部 的位置設(shè)置的中繼接線端焊盤。
由于在這種在接線端焊盤附近設(shè)置的模型圖形結(jié)構(gòu)中，在接線端焊 盤附近形成的要拋光的夾層絕緣膜的表面高度升高，表面高度基本上 與像素區(qū)中要拋光的夾層絕緣膜的表面高度相同，這樣在整個(gè)表面上 使表面高度一致。均勻的表面在化學(xué)機(jī)械拋光(CMP)或類似工藝中具 有均勻的拋光速度，而沒有在接線端焊盤附近和外部的迅速的拋光， 并且夾層絕緣膜的拋光的表面比常規(guī)表面更平坦。結(jié)果，像素區(qū)更令 人滿意地變平，在使用對基片(counter substrate)的單元組件中單 元間隙的控制改善，并且拋光之后對像素區(qū)中夾層導(dǎo)電部分等的接觸 孔的腐蝕時(shí)間容易確定。
這種均勻拋光的表面防止了因在接線端焊盤部分的過度拋光而暴 露出下面的接線端焊盤層，并能實(shí)現(xiàn)未拋光的夾層絕緣膜的變薄。由 于在像素電極中夾層導(dǎo)電部分處接觸孔的縱橫比因變薄而得以改善， 因而通過有小直徑的接觸孔實(shí)現(xiàn)了小直徑的開口部分。結(jié)果，隔離性
夾層導(dǎo)電部分將與開關(guān)元件相連的第一導(dǎo)電層和在要拋光的夾層 絕緣膜上形成的上部導(dǎo)電層電連接，模型圖形可以是下面任何一個(gè) 由第一導(dǎo)電層構(gòu)成的第一模型圖形、由第一導(dǎo)電層和上部導(dǎo)電層如隔 離膜之間形成的第二導(dǎo)電層構(gòu)成的第二模型圖形，以及它們的組合。
當(dāng)導(dǎo)電模型圖形位于像素區(qū)外部接線端焊盤附近時(shí)，模型圖形起隔 離膜的作用，因此它防止來自像素區(qū)外部的雜散光進(jìn)入到基片上的像 素區(qū)中，結(jié)果抑制了光電流和改善了開關(guān)元件。
由于通過使用各向異性的導(dǎo)電膜進(jìn)行熱壓接合，將輸入接線端焊盤 連接到外部導(dǎo)線上，因此拋光之后在模型圖形區(qū)上導(dǎo)電顆粒損害變薄 的夾層絕緣膜，并且將出現(xiàn)與輸入接線端焊盤的短路。當(dāng)在除輸入接 線端焊盤附近的導(dǎo)線抽出區(qū)之外幾乎整個(gè)范圍上形成模型圖形時(shí)，兩個(gè)相鄰的輸入接線端焊盤將通過模型圖形引起短路。
在本發(fā)明中，設(shè)置在輸入接線端焊盤周邊的模型圖形由多個(gè)分隔的模型圖形構(gòu)成，從而使形成的要拋光的夾層絕緣膜表面的高度一致，而在相鄰接線端焊盤之間沒有短路。隨著分隔的模型圖形數(shù)的增加，短路的可能性下降。
最好在兩個(gè)相鄰輸入接線端焊盤之間設(shè)置非模型圖形區(qū)。非模型圖形區(qū)靠近在熱壓接合過程中壓制的軟帶導(dǎo)線的導(dǎo)線。如果連續(xù)地形成模型圖形，則各向異性導(dǎo)電膜中的導(dǎo)電顆粒將增加接線端焊盤和模型圖形之間短路的可能性，通過模型圖形引起兩個(gè)接線端焊盤之間的短
接(short-cutting)。非模型圖形的形成能可靠地防止這種不希望有的短路。
為盡可能防止輸入接線端焊盤和分隔的模型圖形之間通過各向異性導(dǎo)電膜中的導(dǎo)電顆粒橋接從而短路，輸入接線端焊盤和其周邊上的分隔的模型圖形之間的間距被設(shè)置為大于導(dǎo)線和導(dǎo)線附近的模型圖形之間的間3巨。
中繼接線端焊盤和其周邊上的模型圖形之間的間距被設(shè)置為大于導(dǎo)線和導(dǎo)線附近的模型圖形之間的間距。通常銀膏(silver paste)導(dǎo)致中繼接線端焊盤上的導(dǎo)電。即使中繼接線端焊盤上的銀膏稍稍擴(kuò)展到中繼接線端焊盤之外，該銀膏也不會造成與中繼接線端焊盤附近的模型圖形的短路。
為實(shí)現(xiàn)第二目的，本發(fā)明第二方法的特征在于，在包圍像素區(qū)的密封區(qū)和接線端焊盤附近設(shè)置由單個(gè)或多個(gè)導(dǎo)電層構(gòu)成的模型圖形，該導(dǎo)電層位于要拋光的夾層絕緣膜下面。當(dāng)在密封區(qū)沒有設(shè)置模型圖形時(shí)，在拋光之前夾層絕緣膜在像素區(qū)的周邊勢必具有傾斜的表面。這種傾斜的表面造成上部導(dǎo)電層的隔離膜的低反射，以及因拋光之后夾層絕緣膜不均勻的厚度引起的優(yōu)化形成孔的腐蝕時(shí)間的困難。提供模型圖形可解決這種問題。未拋光夾層絕緣膜的表面高度在整個(gè)區(qū)域，包括密封區(qū)、像素區(qū)附近上基本上是一致的，因而拋光的夾層絕緣膜幾乎沒有傾斜的表面和像素區(qū)中不均勻的厚度。
如果在有模型圖形的密封區(qū)的外部不設(shè)置模型圖形，則拋光之后在密封區(qū)上夾層絕緣膜有傾斜的表面。在光電器件的制造中，當(dāng)固定到對基片上時(shí)，傾斜的表面將干擾兩基片之間間隙(稱為單元間隙)的控制，并導(dǎo)致密封體膠粘性的缺點(diǎn)。
為解決這些問題，最好在密封區(qū)的周邊區(qū)域設(shè)置模型圖形。
模型圖形可以是由電連接到開關(guān)元件上的第一導(dǎo)電層構(gòu)成的第一模型圖形、由位于第一導(dǎo)電層和上部導(dǎo)電層如隔離膜之間的第二導(dǎo)電層構(gòu)成的第二模型圖形，或者第一和第二模型圖形的組合模型圖形。
最好，在密封區(qū)和密封區(qū)的周邊區(qū)域設(shè)置的模型圖形形成在一個(gè)孤立的圖形上，該孤立的圖形與開關(guān)元件的控制導(dǎo)線層是同一層。同時(shí)，如果需要，在接線端焊盤區(qū)附近的模型圖形最好形成在一個(gè)孤立的圖形上，該孤立的圖形與開關(guān)元件的控制導(dǎo)線層是同一層。通過將圖形作為用于抬高底部的基板使用，可更精確地控制拋光的夾層絕緣膜的表面高度的平面化。
此外，本發(fā)明的特征在于，由要拋光的夾層絕緣膜下面的導(dǎo)電層構(gòu)成的一個(gè)或多個(gè)模型圖形設(shè)置在驅(qū)動(dòng)器電路的相鄰區(qū)域，該驅(qū)動(dòng)器電路設(shè)置在像素區(qū)的周邊，并給開關(guān)元件提供信號。在密封區(qū)和像素區(qū)之間的中間區(qū)域，模型圖形的設(shè)置有助于利用拋光進(jìn)行的夾層絕緣膜的平面化。模型圖形可以是由第一導(dǎo)電層構(gòu)成的第一模型圖形、由第二導(dǎo)電層構(gòu)成的第二模型圖形，或第一和第二模型圖形的組合模型圖形。
此外，本發(fā)明的特征在于，單個(gè)或多個(gè)模型圖形設(shè)置在密封區(qū)的角區(qū)域，該密封區(qū)設(shè)置在像素區(qū)的周邊，并且模型圖形由要拋光的夾層絕緣膜下面的導(dǎo)電層構(gòu)成，并具有低于密封區(qū)的側(cè)邊區(qū)的周邊和在像素區(qū)的周邊上形成的密封區(qū)的角區(qū)域的周邊的密度。在密封區(qū)的角區(qū)域，多個(gè)分隔的模型圖形按組分布，該模型圖形不同于在密封側(cè)邊和角區(qū)域周邊上寬的連續(xù)的模型圖形。因此，在四角密封部分的未拋光夾層絕緣膜的表面粗糙度用因分隔的模型圖形引起的不均勻度反映出，并且四角部分與具有連續(xù)的寬模型圖形的四角部分相比具有較高的初始拋光速度。結(jié)果，在四角部分的拋光速度與密封區(qū)中的拋光速度相等，并且在像素區(qū)和密封區(qū)中剩余厚度的變化可減小。
即使當(dāng)由要拋光的夾層絕緣膜下面的導(dǎo)電層構(gòu)成的單個(gè)或多個(gè)模型圖形形成在除角區(qū)域之外的密封區(qū)時(shí)，即，即使在四角部分沒有形成模型圖形時(shí)，角部分也要有槽痕并且在像素區(qū)周邊形成的密封區(qū)邊界部分也有棱角。因此邊界部分在初始階段容易拋光，并形成傾斜表面。傾斜表面逐漸延伸到內(nèi)部像素區(qū)和密封區(qū)。從而可將像素區(qū)和密封區(qū)作為一個(gè)整體使之變平或平面化。
這種模型圖形可以是由第一導(dǎo)電層構(gòu)成的第一模型圖形，由第二導(dǎo)電層構(gòu)成的第二模型圖形，或第一和第二模型圖形組合的模型圖形。
本發(fā)明的特征還在于，在基片上的非像素區(qū)形成包括位于要拋光的夾層絕緣膜下面的導(dǎo)電層的多個(gè)不均勻的模擬像素圖形，而不是在非像素區(qū)中形成連續(xù)的寬模型圖形。在具有不均勻的模擬模型圖形的基片中，由于在非像素區(qū)和在像素區(qū)的未拋光夾層絕緣膜具有非常類似的不均勻的表面圖形，因此最初的拋光速度在整個(gè)基片上幾乎相等，并且至少在像素區(qū)和密封區(qū)中可實(shí)現(xiàn)高精度的表面平坦性。
最好在基片上沿兩個(gè)尺寸的方向重復(fù)形成多個(gè)不均勻的模擬像素圖形，以使這種布置具有空間規(guī)則性。這種規(guī)則性與不均勻像素圖形的空間規(guī)則性對應(yīng)，如在像素區(qū)中的矩陣。使像素區(qū)和密封區(qū)上的表面進(jìn)一步顯著變平或平面化。
不均勻的模擬像素圖形可以是由第一導(dǎo)電層構(gòu)成的第一模型圖形，由第二導(dǎo)電層構(gòu)成的第二模型圖形，或者是第一和第二模型圖形的組合模型圖形。包括夾層絕緣膜的圖形的模擬像素圖形將更接近地模仿像素圖形。
最好，不均勻模擬像素圖形至少由模擬柵線和模擬數(shù)據(jù)線形成。這些在像素中形成典型的不均勻度，并與像素區(qū)中不均勻度的規(guī)則性有關(guān)。
使用電光器件基片制造出電光器件，并且該電光器件適用于各種電子器件的顯示部分中，例如投影顯示器件的光閥。


圖1是根據(jù)本發(fā)明實(shí)施例1的用于反射液晶板反射的液晶板基片的布局平面圖。
圖2是沿圖1的B-B'線所作的剖視圖。
圖3是與圖1中的剖面結(jié)構(gòu)相對應(yīng)的輸入接線端焊盤的另一結(jié)構(gòu)的剖視圖。
圖4是實(shí)施例1的反射液晶板基片中像素區(qū)和密封區(qū)附近的局部平面圖。
圖5是實(shí)施例1的反射液晶板基片中數(shù)據(jù)線驅(qū)動(dòng)器電路附近的局部平面圖。
圖6是實(shí)施例1的反射液晶板基片中接線端焊盤附近的局部平面圖。
圖7是說明實(shí)施例1的反射液晶板基片中接線端焊盤和軟帶導(dǎo)線之間的連接的局部平面圖。
圖8是沿圖7的A-A'線所作的剖視圖。
圖9是根據(jù)實(shí)施例1的反射液晶板基片中中繼接線端焊盤的周邊的局部平面圖。
圖IO是說明根據(jù)實(shí)施例1在液晶板基片拋光之后第三夾層絕緣膜的厚度分布的膜輪廓曲線圖，其中具有厚度約為24， 000A的第三夾層絕緣膜13被形成，并在之后經(jīng)受CMP處理，直到在像素區(qū)的中心第三夾層絕緣膜的剩余厚度達(dá)到12， 000A為止。
圖11是根據(jù)本發(fā)明第二實(shí)施例在反射液晶板基片中密封區(qū)的四角部分的局部平面圖。
圖12是沿圖11的C-C，線所作的剖視圖。
圖13是說明根據(jù)實(shí)施例2液晶板基片拋光之后第三夾層絕緣膜的厚度分布的膜輪廓曲線圖，其中形成具有約24，000A的厚度的笫三夾層絕緣膜，然后該膜經(jīng)受CMP處理，直到在像素區(qū)的中心笫三夾層絕緣膜的剩余厚度達(dá)到12， 000A為止。
圖14是根據(jù)本發(fā)明實(shí)施例3反射液晶板基片中密封區(qū)的四角部分的局部平面圖。
圖15是沿圖14的C-C'線所作的剖視圖。
圖16圖是說明根據(jù)實(shí)施例3液晶板基片拋光之后第三夾層絕緣膜的厚度分布的膜輪廓曲線圖，其中形成具有約24，000A的厚度的笫三夾層絕緣膜，然后該膜經(jīng)受CMP處理，直到在像素區(qū)的中心笫三夾層絕緣膜的剩余厚度達(dá)到12， 000A為止。
圖17是將反射液晶板用作光閥的作為投影顯示設(shè)備的例子的圖象投影機(jī)的示意圖。
圖18是反射液晶板的剖視圖。
圖19是常規(guī)反射液晶板中使用的反射液晶板基片的平面圖。圖20是圖19中反射液晶板基片的像素區(qū)的局部平面圖。圖21是沿圖13的A-A，線所作的剖視圖。
14圖22是沿圖12的B-B，線所作的剖視圖。
圖23是說明圖19中所示的常規(guī)反射液晶板基片拋光之后第三夾層絕緣膜的厚度分布的膜輪廓曲線圖，其中形成具有約24，000A的厚度的第三夾層絕緣膜，然后該膜受經(jīng)CMP處理，直到在像素區(qū)的中心第三夾層絕緣膜的剩余厚度達(dá)到12， 000A為止。
圖24是沿常規(guī)實(shí)施例中的圖23、實(shí)施例1中的圖10、實(shí)施例2中的圖13和實(shí)施例3中的圖16的a-a，線所作的封條左側(cè)在垂直方向的剩余膜厚度分布曲線。
圖25是沿常規(guī)實(shí)施例中的圖23、實(shí)施例1中的圖10、實(shí)施例2中的圖13和實(shí)施例3中的圖16的b-b，線所作的像素中心在垂直方向的剩余膜厚度分布曲線。
圖26是沿常規(guī)實(shí)施例中的圖23、實(shí)施例1中的圖10、實(shí)施例2中的圖13和實(shí)施例3中的圖16的c-c，線所作的封條上側(cè)在橫向的剩余膜厚度分布曲線。
圖27是沿常規(guī)實(shí)施例中的圖23、實(shí)施例1中的圖10、實(shí)施例2中的圖13和實(shí)施例3中的圖16的d-d，線所作的像素中心在橫向的剩余膜厚度分布曲線。
圖28是沿常規(guī)實(shí)施例中的圖23、實(shí)施例1中的圖10、實(shí)施例2中的圖13和實(shí)施例3中的圖16的e-e，線所作的像素中心在;f黃向的剩余膜厚度分布曲線。
具體實(shí)施例方式
現(xiàn)將參照附圖描述根據(jù)本發(fā)明的實(shí)施例。
圖l是根據(jù)本發(fā)明實(shí)施例1的反射液晶板基片的布局平面圖，圖2是沿圖1的B-B'線所作的剖視圖。
根據(jù)如圖1所示的本實(shí)施例的反射液晶板基片131包括與在圖18和19中所示的常規(guī)液晶板基片31 —樣，配有如圖18所示的像素電極14的矩陣的矩形像素區(qū)(顯示區(qū))20;位于像素區(qū)20的右側(cè)和左側(cè)外部的柵線驅(qū)動(dòng)器電路(Y驅(qū)動(dòng)器)22R和22L，用于掃描柵線(掃描電極或線電極)；預(yù)充電/測試電路23,用于數(shù)據(jù)線(信號電極或列電極)；位于像素電極14底側(cè)外部的圖象信號采樣電路24，用于根據(jù)圖象數(shù)據(jù)給數(shù)據(jù)線提供圖象信號；位于柵線驅(qū)動(dòng)器電路22R和22L、預(yù)充電/測試電路23和圖象信號采樣電路24外部的密封區(qū)27，用于放置密封體36 (參看圖18);沿底端排列，并通過其間的各向異性導(dǎo)電膜與軟帶導(dǎo)線粘連的多個(gè)接線端焊盤26;位于接線端焊盤陣列26和密封區(qū)127底側(cè)之間的數(shù)據(jù)線驅(qū)動(dòng)器電路(X驅(qū)動(dòng)器)21，用于給圖象信號采樣電路24提供采樣信號；位于數(shù)據(jù)線驅(qū)動(dòng)器21兩端旁邊的中繼接線端焊盤(所謂的銀點(diǎn))29R和29L,用于給在玻璃基片35上的對電極33供電。每個(gè)柵線驅(qū)動(dòng)器電路22R和22L以及數(shù)據(jù)線驅(qū)動(dòng)器電路21具有移位寄存器，以便根據(jù)移位寄存器中移位數(shù)據(jù)的傳遞，分別給柵線提供掃描信號和給圖象采樣電路24提供采樣信號。信號采樣電路24根據(jù)采樣信號給數(shù)據(jù)線提供圖象信號。
在本實(shí)施例中，具有框架形狀并包圍像素區(qū)20的密封區(qū)127形成如用陰影線表示的孤立的寬連續(xù)模型圖形區(qū)。輸入接線端焊盤26、中繼接線端焊盤29R和29L以及數(shù)據(jù)線驅(qū)動(dòng)器電路21被如陰影線所示的寬連續(xù)模型圖形區(qū)包圍。
液晶板基片131的像素區(qū)20的平面和剖視結(jié)構(gòu)分別與如圖20和21所示的相同。如圖2所示，P阱區(qū)2形成在P半導(dǎo)體基片1 (N半導(dǎo)體基片也可以)的上表面上，該半導(dǎo)體基片1由單晶硅構(gòu)成，具有大的尺寸(約20mm的邊)，并且在其上形成有場氧化膜(所謂LOCOS膜)。P型阱區(qū)2形成為像素區(qū)20的公用阱區(qū)，并與用于制造外圍電路(柵線驅(qū)動(dòng)器電路22R和22L,預(yù)充電/測試電路23，圖象信號采樣電路24和數(shù)據(jù)線驅(qū)動(dòng)器21)的器件的P型阱區(qū)2，隔離開，其中像素區(qū)20設(shè)有例如768 x 1024的尺寸的像素矩陣。
場氧化膜3在每個(gè)像素的分隔區(qū)域中有兩個(gè)開口 。由多晶硅或金屬硅化物構(gòu)成的柵極4a經(jīng)過在一個(gè)開口中央的柵絕緣膜4b形成；在P型阱區(qū)2上柵極4a的兩側(cè)形成的N+源區(qū)5a和N+漏區(qū)5b與柵極4a —起形成開關(guān)元件，即N溝道MOSFET (絕緣柵場效應(yīng)晶體管)，用于像素選擇。如圖20所示，排列在一條線上的多個(gè)像素中的柵極4a沿掃描線方向(像素線方向)延伸，形成柵線4。
盡管圖2中未示出，但與線一致的P型電容電極區(qū)8在P型阱區(qū)2上另一開口中形成。由多晶硅或金屬硅化物構(gòu)成的電容電極9a與P型電容電極區(qū)8—起形成保持電容(積累電容)C，用于保持由用于像素選擇的MOSFET所選擇的信號，該電容電極9a在P型電容電極區(qū)8上
16形成，二者之間有絕緣膜(介質(zhì)膜)9b。
保持電容9a可通過起MOSFET中的柵極4a的作用的多晶珪或金屬 硅化物層的膜沉積工藝而形成，該MOSFET用于像素選擇。保持電容9a 下面的絕緣膜(介質(zhì)膜)9b也可通過柵極絕緣膜4b的絕緣膜沉積工藝 而形成。絕緣膜9b和4b通過熱氧化處理形成并且具有大約400A到 800A的厚度。電容電極9a和柵極4a具有厚度為IOOOA到2000A的多 晶硅層和厚度為IOOOA到3000A的高熔點(diǎn)金屬如Mo或W的硅化物層的 組合結(jié)構(gòu)。通過在作為掩膜的柵極4a兩側(cè)的基片表面上進(jìn)行的N型雜 質(zhì)的自調(diào)節(jié)離子注入工藝，形成源極和漏極5a和5b。
通過包括離子注入和熱處理(再擴(kuò)散)的摻雜工藝形成P型電容電 極區(qū)8。離子注入可在柵極形成之前進(jìn)行。在絕緣膜9b形成之后，摻 雜與P型阱2中相同的雜質(zhì)以便P型阱2的表面有比它內(nèi)部更高的雜 質(zhì)含量，并形成低阻層。在P型阱2中雜質(zhì)含量較好是1 x 1017cm 3或 者更少，和更好是從1 x 10"cm 3到5 x 10"cm 3。在源極和漏極區(qū)5a和 5b較好的雜質(zhì)含量范圍是從lxl(Tcm3到3xl03°cm3。在P型電容電 極區(qū)8較好的雜質(zhì)含量范圍是從1 x 1018cm 3到5 x 1019cm 3，考慮到作為 保持電容C的組成部分的絕緣膜9b的可靠性和抗壓性(pressure resistance),更好是從1 x 10'8cm 3到1 x 1019cm 3。
第一夾層絕緣膜6在柵極4a和電容電極9a上形成，并且基本由鋁 構(gòu)成的第一導(dǎo)電層(以后稱為第一金屬層)在絕緣膜6上形成。第一 金屬層包括沿列方向延伸的數(shù)據(jù)線7 (參考圖20)，象梳齒一樣從數(shù) 據(jù)線7開始延伸，并通過接觸孔6a與源區(qū)4a導(dǎo)電接觸的源極導(dǎo)線7a， 通過接觸孔6b與漏區(qū)5b導(dǎo)電接觸并通過接觸孔6c與電容電極9a導(dǎo) 電接觸的中繼導(dǎo)線10。
第一夾層絕緣膜6通過例如沉積厚度約為1000A的HTO膜(通過 高溫CVD工藝形成的硅氧化膜)和沉積厚度約為8000A到10000A的 BSPG膜(有硼和磷的硅酸鹽玻璃膜)來形成。形成源極導(dǎo)線7a和中繼 導(dǎo)線10的第一金屬層具有例如按從底開始這樣的次序由 Ti/TiN/AL/TiN構(gòu)成的四層結(jié)構(gòu)。
底Ti層具有約到600A的厚度，第二 TiN層具有約1000A的 厚度，第三Al層具有約4000A到10， 000A的厚度，頂TiN層具有約 300A到600A的厚度。第二夾層絕緣膜11形成在第一金屬層上，并且由鋁構(gòu)成的第二導(dǎo) 電層(以下稱為第二金屬層)形成在第二夾層絕緣膜11上。第二金屬
層覆蓋了像素區(qū)20的大部分，并且包括用于屏蔽兩個(gè)相鄰像素電極14 之間的間隔部分的隔離膜12。形成隔離膜12的第二金屬層在外圍電路 (柵線驅(qū)動(dòng)器電路22R和22L,預(yù)充電/測試電路23，圖象信號采樣電 路24和數(shù)據(jù)線驅(qū)動(dòng)器電路21 )中被用作連接導(dǎo)線12b (參考圖2 )。
第二夾層絕緣膜11通過例如利用等離子CVD工藝由原硅酸四乙酯 (tetraethyl ortho-si 1 icate ) ( TEOS )沉積厚度約為3000A到6000A 的硅氧化膜(后文稱為TEOS膜)，在其上沉積旋涂玻璃膜(SOG)， 利用深腐蝕工藝對其進(jìn)行腐蝕，并在其上沉積厚度約為2000A到5000A 的第二 TEOS膜來形成。
形成隔離膜12和類似部分的第二金屬層與第一金屬層具有同樣的 結(jié)構(gòu)，例如從底開始形成的Ti/IiN/Al/TiN四層結(jié)構(gòu)。
底Ti層具有約到600A的厚度，第二 TiN層具有約1000A的 厚度，第三Al層具有約4000A到10， 000A的厚度，頂TiN層具有約 300A到600A的厚度。
插孔12a設(shè)置在隔離膜12與中繼導(dǎo)線10對應(yīng)的位置處。第三夾層 絕緣膜13形成在隔離膜12上，大體與一個(gè)像素對應(yīng)的矩形像素電極 14作為反射電極形成在夾層絕緣膜13上。第三夾層絕緣膜可以象在第 二夾層絕緣膜ll中那樣形成，即通過沉積厚度約為3000A到6000A的 TE0S膜，在其上沉積SOG膜，利用深腐蝕工藝對其進(jìn)行腐蝕，并沉積 厚度約為16， 000A到24， 000A的第二TEOS膜。另一方面，第三夾層絕 緣膜可只由TEOS膜形成，而不是由在兩個(gè)TEOS膜之間插入的SOG膜 形成。在這種情況下厚度范圍最好從16， 000A到24， OOOA。為提高抗 濕性，可在TEOS膜下面或上面形成氮化硅膜。當(dāng)?shù)枘樯喜磕r(shí)， 在沉積氮化硅膜之前通過CMP工藝使TEOS膜變平，或者通過CMP工藝 使氮化硅膜變平。
接觸孔16穿過第三和第二夾層絕緣膜13和11形成，從而位于隔 離膜12的開口 12a內(nèi)。在通過CVD工藝用高熔點(diǎn)金屬如鎢填充接觸孔 16后，利用化學(xué)機(jī)械拋光(CMP)工藝使在第三夾層絕緣膜13上形成 的高熔點(diǎn)金屬層和夾層絕緣膜13的正面變平，形成鏡面。拋光之后， 在最薄的部分，夾層絕緣膜13的剩余厚度被調(diào)整在約4，000A到10， OOOA。
接著，通過低溫濺射工藝形成厚度為約300A到5， OOOA的鋁層， 并通過圖形化工藝形成邊為15]Lim到20nm的矩形像素電極14。由高熔 點(diǎn)金屬構(gòu)成的連接插頭(夾層導(dǎo)電部分)15越過隔離層12的一個(gè)金屬 層，使中繼導(dǎo)線10和像素電極14電連接?？赏ㄟ^CMP工藝使第三夾 層絕緣膜13平面化、設(shè)置接觸孔和在其中埋置高熔點(diǎn)金屬如鎢來形成 連接插頭15。另一方面，可擴(kuò)大在第二金屬層12中的開口 12a，在該 開口 12a中可形成由第二金屬層12構(gòu)成并具有例如矩形形狀的第二中 繼導(dǎo)線，第一中繼導(dǎo)線IO和第二中繼導(dǎo)線可相互連接，并且可通過連 接插頭15將第二中繼導(dǎo)線連接到像素電極14上。由氧化硅或類似物 質(zhì)構(gòu)成的厚度約為500A到2， 000A的鈍化膜17形成在整個(gè)像素電極 14上。校準(zhǔn)膜(alignment film)形成在整個(gè)鈍化膜17上，并在液晶 板制造中經(jīng)受摩擦(rubbing)處理。在本實(shí)施例中，盡管像素電極l4 是由第三導(dǎo)電層(以下稱為第三金屬層)形成的，但當(dāng)基片是通過用 于沉積多個(gè)金屬層的工藝形成時(shí)，像素電極14也可在上部層中形成。 在所有情況下，像素電極15都由最上邊的金屬層形成。
如上所述，氧化硅膜被用作覆蓋像素區(qū)20的鈍化膜17,而厚度約 為2， OOOA到10， 000A的氮化硅膜被用于外圍電路區(qū)、密封區(qū)和劃片部 分中。在鈍化膜17上可形成介質(zhì)鏡膜。
如圖1所示，占據(jù)矩形半導(dǎo)體器件1的大部分的像素區(qū)20被具有 框架形狀的密封區(qū)127包圍。密封區(qū)127形成在像素區(qū)20和不包含液 晶的非像素區(qū)(外圍電路區(qū)，接線端焊盤區(qū)和劃片區(qū))之間的邊界區(qū) 域。在本實(shí)施例中，密封區(qū)127包括部分外圍電路(柵線驅(qū)動(dòng)器電路 22R和22L，預(yù)充電/測試電路23和圖象信號采樣電路24)，這樣只有 數(shù)據(jù)線驅(qū)動(dòng)器電路21位于密封區(qū)127的外部。當(dāng)然，數(shù)據(jù)線驅(qū)動(dòng)器電 路21也可位于密封區(qū)127內(nèi)部。
在本實(shí)施例中，如圖2所示，密封區(qū)127的剖面結(jié)構(gòu)包括由多晶硅 或金屬硅化物構(gòu)成的形成在場氧化膜3上并與柵極4a分隔開的寬連續(xù) 圖形127a;由第一金屬層構(gòu)成的寬連續(xù)下部模型圖形A;和由第二金 屬層構(gòu)成的孤立的寬連續(xù)上部模型圖形B。圖形127a可通過用于柵電 極4a的工藝來形成。模型圖形A和B可分別通過用于第一和笫二金屬 層的工藝來形成。第三夾層絕緣膜13的表面高度與圖形127a和模型
19圖形A和B的厚度相應(yīng)的厚度被均勻地升高，并且大體上與像素區(qū)和 外圍電路區(qū)的表面高度相等。
如圖4到6和圖9中的陰影線所示，在位于密封區(qū)127外部的數(shù)據(jù) 線驅(qū)動(dòng)器電路21的周邊和中繼接線端焊盤29R和29L及輸入接線端焊 盤26的周邊除導(dǎo)線區(qū)外形成一個(gè)模型圖形區(qū)，該模型圖形區(qū)電浮置或 固定在電源電壓上。在本實(shí)施例中，輸入接線端焊盤26具有用作為第 一金屬層的下部層26a和作為第二金屬層的上部層26b堆疊的結(jié)構(gòu)， 并且模型圖形區(qū)的剖面結(jié)構(gòu)包括形成在場氧化膜3上的第一夾層絕緣 膜6上的作為第一金屬層的寬連續(xù)下部模型圖形A;和形成在第二夾層 絕緣膜11上的作為第二金屬層的寬連續(xù)上部模型圖形B。模型圖形A 和B可以通過用于金屬層的工藝形成。第三夾層絕緣膜13的表面高度 在膜形成之后即刻被與模型圖形A和B的厚度相應(yīng)的厚度均勻地升高， 并且借助相鄰區(qū)域的升高效果，輸入接線端焊盤26正上方的高度大體 上與像素區(qū)和外圍電路區(qū)的表面高度相等。
如圖4和5所示，孤立的矩形導(dǎo)線間模型圖形M位于在邊界區(qū)X 中從數(shù)據(jù)線驅(qū)動(dòng)器電路21開始延伸的多個(gè)導(dǎo)線L。uT之間，該邊界區(qū)X 處于密封區(qū)127的下部邊和數(shù)據(jù)線驅(qū)動(dòng)器電路21之間。導(dǎo)線間模型圖 形M也可通過用于金屬層的工藝形成。
在輸入接線端焊盤26的形成中，上部層26t^皮埋置到在下部層26a
上的第二夾層絕緣膜11中設(shè)置的大開口中因而在上部層26上形成大 的槽痕，并且在上部層26正上方的第三夾層絕緣膜13也不可避免地 有槽痕。當(dāng)?shù)谌龏A層絕緣膜13的沉積工藝包括SOG膜的形成時(shí)，在一 定程度上可減輕上部層26上的槽痕。
由于輸入接線端焊盤26的區(qū)域顯著大于導(dǎo)線電極的接觸孔的區(qū) 域，因此在輸入接線端焊盤26正上方的第三夾層絕緣膜13上的槽痕 不能只通過額外形成SOG膜來補(bǔ)償。
圖3是輸入接線端焊盤的另一結(jié)構(gòu)的剖視圖。圖3中，在下部層 26a上形成多個(gè)小接觸孔之后，通過埋置上部層26b'形成接線端焊盤 26，。在這種結(jié)構(gòu)中，用于上部層26b，的材料掉入接觸孔的現(xiàn)象受到 抑制，并且獨(dú)立地形成了細(xì)小的槽痕；從而使上部層26b，的表面變平。 結(jié)果，形成的第三夾層絕緣膜13的表面容易變平，而不會反映出那些 細(xì)小的槽痕。在如上所述的本實(shí)施例中，垂直地形成寬連續(xù)模型圖形(模型圖形
A和B)，從而使圖形的密度在像素區(qū)和外圍電路區(qū)的外部的整個(gè)區(qū)域 中幾乎達(dá)到100%，因此在沉積之后第三夾層絕緣膜13的表面高度在整 個(gè)基片上基本一致。圖2和3中的實(shí)線示出在CMP拋光處理之后第三 夾層絕緣膜13的已拋光的表面高度。由于在拋光之前夾層絕緣膜13 的表面在輸入接線端焊盤26和26，的區(qū)域沒有明顯高出，因此實(shí)現(xiàn)了 均勻和中等的拋光速度，而不暴露出輸入接線端焊盤26和26， 。 CMP 拋光時(shí)間可增加，并因此與常規(guī)深度(約4，000A)相比拋光深度也可 增大。這種均勻拋光速度的優(yōu)點(diǎn)造成拋光之后第三夾層絕緣膜13的厚 度減小。在像素區(qū)20中隔離膜12的開口 12a上設(shè)置的接觸孔16的縱 橫比和連接插頭15的直徑減小，使開口 12a的開口區(qū)域減小，結(jié)果提 高了屏蔽性能。在沒有形成SOG膜的CMP拋光工藝中，增加的拋光深 度可以減緩當(dāng)?shù)谌龏A層絕緣膜只由TEOS膜構(gòu)成時(shí)形成的開口 12a處的 深臺階。因此，可簡化第三夾層絕緣膜13的沉積工藝，結(jié)果提高了生 產(chǎn)率。
如在圖1的平面布局中陰影線所示，在本實(shí)施例中，模型圖形區(qū)位 于除數(shù)據(jù)線驅(qū)動(dòng)器電路21、信號導(dǎo)線、電源導(dǎo)線、輸入接線端焊盤26 和中繼接線端焊盤29R和29L之外的幾乎整個(gè)密封區(qū)127的外部上。 如圖4和5所示，形成在導(dǎo)線L。uT和基片右側(cè)和左側(cè)的模型圖形Na和 ^之間的矩形導(dǎo)線間模型圖形M排列在數(shù)據(jù)線驅(qū)動(dòng)器電路21 (包括移
位寄存器和根據(jù)移位寄存器的輸出形成采樣信號的邏輯電路)和密封 區(qū)127之間的中間區(qū)域X中。導(dǎo)線L,和導(dǎo)線間模型圖形M之間的間距 約為5pm。用于采樣信號輸出的輸出導(dǎo)線L訓(xùn)T從數(shù)據(jù)線驅(qū)動(dòng)器電路21 (移位寄存器和邏輯電路)開始延伸到圖象信號采樣電路24，因此導(dǎo) 線間模型圖形具有矩形形狀。如圖6所示，有兩種從輸入接線端焊盤 26的區(qū)域延伸到基片內(nèi)部的導(dǎo)線，即用于向數(shù)據(jù)線驅(qū)動(dòng)器電路21輸入 信號(DXIN (數(shù)據(jù)信號)、電源V^和Vm、時(shí)鐘信號和反向時(shí)鐘信號) 的導(dǎo)線LIN，和用于向柵線驅(qū)動(dòng)器電路22R和22L及預(yù)充電/測試電路 23輸入信號(DYIN (數(shù)據(jù)信號)、電源Vddy和Vss,、時(shí)鐘信號和反向時(shí) 鐘信號)的導(dǎo)線。因此從輸入接線端焊盤26抽出的向列方向(在圖中 為垂直方向)的導(dǎo)線L被分成引向數(shù)據(jù)線驅(qū)動(dòng)器電路21的導(dǎo)線U和 在導(dǎo)線區(qū)中在線方向(在圖中為橫向)上的其它導(dǎo)線。這樣，輸入接線端焊盤26、在輸入導(dǎo)線之間形成的多個(gè)孤立的矩形分隔模型圖形S, 到S3、和在向數(shù)據(jù)線驅(qū)動(dòng)器電路21輸入的導(dǎo)線U之間形成的孤立的 矩形導(dǎo)線間模型圖形T位于輸入接線端焊盤26的區(qū)域和數(shù)據(jù)線驅(qū)動(dòng)器 電路21之間的中間區(qū)域Y中。在圖6中，示出的輸入接線端焊盤26 的數(shù)量是減少的。
每個(gè)輸入接線端焊盤26的平面形狀包括作為主要部分的矩形導(dǎo)電 接觸部分261和從導(dǎo)電接觸部分261的右側(cè)或左側(cè)延伸到基片內(nèi)部(在 列方向上)的具有小寬度的導(dǎo)線抽出部分262。位于基片中心線右側(cè)的 每個(gè)輸入接線端焊盤26的導(dǎo)線抽出部分262定位在導(dǎo)電接觸部分261 的左側(cè)，而位于基片中心線左側(cè)的每個(gè)輸入接線端焊盤26的導(dǎo)線抽出 部分262定位在導(dǎo)電接觸部分261的右側(cè)。在橫向方向上孤立的矩形 分隔模型圖形S2排列在導(dǎo)線抽出部分262之間。進(jìn)而，孤立的矩形分 隔模型圖形S3形成在帶有從導(dǎo)線抽出部分262抽出的導(dǎo)線L的導(dǎo)線抽 出部分262的端部之間。孤立的矩形分隔模型圖形S，形成在基片側(cè)邊 輸入接線端焊盤26的邊緣旁邊。
在基片的右側(cè)和左側(cè)模型圖形Nk和Nt延伸到輸入接線端焊盤26的 位置，而孤立的分隔模型圖形S2，形成在輸入接線端焊盤26的最右邊 和最左邊的導(dǎo)線抽出部分262旁邊的空間。模型圖形Nk和Nl的末端與 輸入接線端焊盤26的末端處于同一水平，而孤立的分隔模型圖形S。 設(shè)置在基片角上模型圖形&和Nl末端的旁迫。這些分隔的模型圖形的 平面形狀不局限于矩形(包括方形)，可選擇各種形狀(三角形，多 邊形和曲線形)。例如，可設(shè)置六邊形分隔模型圖形以形成蜂窩形狀。
如圖18所示，通過熱壓接合，這些輸入接線端焊盤26可借助它們 之間的各向異性導(dǎo)電膜(ACF) 38連接到軟帶導(dǎo)線39上。圖6中的虛 線表示被各向異性的導(dǎo)電膜38占據(jù)的區(qū)域的邊沿。如圖7和8所示， 軟帶導(dǎo)線39包括絕緣軟帶39a和連接到其上的多個(gè)條形引線39b。各 向異性導(dǎo)電膜38夾插在軟帶39a的邊沿和輸入接線端焊盤26的陣列 之間
各向異性導(dǎo)電膜38由顆粒大小約為5nm到lO^im的導(dǎo)電顆粒38a 和絕緣膠粘樹脂38b構(gòu)成。壓制軟帶39a使厚度降低到約2nm到lOpnu 由于每個(gè)接線端焊盤26和相應(yīng)的軟帶導(dǎo)線39的引線39b是借助壓制 的離散分布的導(dǎo)電顆粒38a導(dǎo)電連接的，因此各向異性導(dǎo)電膜38只在垂直方向上有導(dǎo)電性。同樣在圖7和8中，示出的輸入接線端焊盤26的數(shù)量是減少的。
通過在輸入接線端焊盤26的周邊上沉積模型圖形區(qū)(模型圖形A和B),在輸入接線端焊盤26上形成的第三夾層絕緣膜13的表面高度不是被單獨(dú)升高，而是大體與像素區(qū)20的表面高度相等；因此在拋光工藝中，在輸入接線端焊盤26的區(qū)域最初的拋光速度降低，防止了輸入接線端焊盤26被拋光，可實(shí)現(xiàn)第三夾層絕緣膜13的變薄。如果模型圖形區(qū)在輸入接線端焊盤26周圍連續(xù)地形成，則在各向異性導(dǎo)電膜38熱壓接合后，將通過導(dǎo)電顆粒38a和模型圖形在輸入接線端焊盤26之間產(chǎn)生短路。
對比之下，在本實(shí)施例中，在輸入接線端焊盤26之間沒有設(shè)置模型圖形，因此沒有提供模型圖形E，并且輸入接線端焊盤26被分隔的模型圖形Si到S2包圍，防止了輸入接線端焊盤26之間的短路。為防止通過各向異性導(dǎo)電膜38的短路，輸入接線端焊盤26和分隔的模型圖形S。到S2之間以及各個(gè)分隔的模型圖形S。到S2之間的間距比導(dǎo)線L和模型圖形S3之間的間距(約5pm)寬。
為進(jìn)一步抑制緊接在膜沉積之后在輸入接線端焊盤26的區(qū)域中第三夾層絕緣膜13的起伏，可在輸入接線端焊盤26之間形成模型圖形，并且在輸入接線端焊盤26之間的模型圖形也被分成分隔的模型圖形，以便防止輸入接線端焊盤26之間的短路。當(dāng)分隔的模型圖形數(shù)量增加時(shí)，短路的可能性降低；但當(dāng)該數(shù)量增加時(shí)，緊接在膜沉積之后在模型圖形區(qū)中第三夾層絕緣膜13的表面起伏很明顯。因此，最好選擇中等數(shù)量。這些分隔的模型圖形的平面形狀不局限于矩形(包括方形)，可選擇各種形狀(三角形、多邊形和曲線形)。例如，可設(shè)置六邊形分隔的模型圖形以形成蜂窩形狀。
圖9是中繼接線端焊盤29R的周邊的局部平面圖。中繼接線端焊盤29R(29L)是連接到導(dǎo)線L(用于為轉(zhuǎn)換輸入電壓的極性提供標(biāo)準(zhǔn)電壓，該輸入電壓用于液晶的交流電流驅(qū)動(dòng))上的矩形焊盤，并用銀膏連接到玻璃基片35的對電極33上，該導(dǎo)線L來自數(shù)據(jù)線驅(qū)動(dòng)器電路21旁邊的最外邊的接線端焊盤26。中繼接線端焊盤29R (29L)被模型圖形Nk和^包圃。結(jié)果，如在接線端焊盤26中一樣，緊接在膜沉積之后，第三夾層絕緣膜13的表面高度是一致的。在本實(shí)施例中，中繼接線端焊盤29R和模型圖形^之間的間距例如被設(shè)置為70n，以便即使在涂敷的銀膏稍稍伸出時(shí)也能防止短路。即，中繼接線端焊盤29R和模型圖形^之間的間距比導(dǎo)線和最近的模型圖形之間的間距寬。包圍中繼接線端焊盤29R的模型圖形可以是分隔的模型圖形。
圖IO是說明根據(jù)實(shí)施例l在液晶板基片131拋光之后第三夾層絕緣膜13的厚度分布的膜輪廓曲線圖，其中具有厚度約為24，000A的第三夾層絕緣膜13被形成，并在之后經(jīng)受CMP處理，直到在像素區(qū)20的中心第三夾層絕緣膜13的剩余厚度達(dá)到12，000A為止。在圖24中，用標(biāo)記A畫出的曲線示出沿圖10的a-a，線所作的左封條在垂直方向的剩余厚度分布。在圖25中，用標(biāo)記A畫出的曲線示出沿圖10的b-b，線所作的中心像素在垂直方向的剩余厚度分布。在圖26中，用標(biāo)記A畫出的曲線示出沿圖10的c-c，線所作的上封條在橫向的剩余厚度分布。在圖27中，用標(biāo)記A畫出的曲線示出沿圖10的d-d，線所作的中心像素在橫向的剩余厚度分布。在圖28中，用標(biāo)記A畫出的曲線示出沿圖10的e-e，線所作的下封條區(qū)域在橫向的剩余厚度分布。
這些曲線證明在像素區(qū)20和密封區(qū)127之間最大厚度差為2，720A，并且輪廓線之間的間距(與1， 000A的厚度差對應(yīng))明顯大于圖23中的情況。像素區(qū)20的平坦性提高2倍或更多。
在整個(gè)基片(芯片)上厚度的最大差值下降到約2，910A。密封區(qū)127的頂側(cè)有槽痕的中心部分的斜度下降到約一半或更少，密封區(qū)127的底側(cè)槽痕的中心部分的斜度下降到約四分之一或更少。密封區(qū)127的右側(cè)和左側(cè)在頂角(top corner)處有最小的厚度，因此防止了中心的凸起，并且斜度下降到四分之一或更少。寬連續(xù)模型圖形區(qū)(模型圖形A和B)在像素區(qū)和外圍電路區(qū)的幾乎整個(gè)外部造成這種明顯的改善。
在像素區(qū)20中厚度的最大差值降低到1，000A或更小較好。在像素區(qū)20的厚度分布中，像素中心的垂直線與厚度的凹點(diǎn)(trough)線對應(yīng)，而輸入接線端焊盤26的中心區(qū)與最大厚度(約14，500A)對應(yīng)。與圖23中的常規(guī)情況相比，這提示出輸入接線端焊盤26的區(qū)域中拋光不夠。
24圖ll是根據(jù)本發(fā)明第二實(shí)施例在反射液晶板基片中密封區(qū)的四角
部分的局部平面圖。圖12是沿圖11的C-C'線所作的剖視圖。在圖11中，帶有點(diǎn)狀圖形的區(qū)域表示第一金屬層，帶有陰影線的區(qū)域表示第二金屬層，而第三金屬層未示出。除下面描述的以外的結(jié)構(gòu)與根據(jù)實(shí)施例1的反射液晶板基片的結(jié)構(gòu)相同。
反射液晶板基片231具有與根據(jù)實(shí)施例1的反射液晶板基片基本相同的結(jié)構(gòu)。像素區(qū)20被孤立的寬連續(xù)模型圖形區(qū)(第一金屬層的模型圖形A和第二金屬層的模型圖形B)的密封區(qū)127所包圍。輸入接線端焊盤26、中繼接線端焊盤29R和29L以及數(shù)據(jù)線驅(qū)動(dòng)器電路21也被寬連續(xù)模型圖形區(qū)(第一金屬層的模型圖形A和第二金屬層的模型圖形B)所包圍。與寬連續(xù)模型圖形，如在實(shí)施例1中位于密封側(cè)的導(dǎo)線L瞎之間的模型圖形A不同，在密封區(qū)127的四角密封部分127C處的矩形區(qū)域中，第一金屬層的模型圖形形成包括多個(gè)獨(dú)立的分隔圖形的組。具體地說，各具有不同面積的多個(gè)矩形分隔圖形L在垂直方向和橫向分開地排列，并具有50%或更小的圖形密度。分隔圖形^具有小于輸入接線端焊盤26的互不相同的面積。在四角密封部分127C處第二金屬層的模型圖形B，具有矩形寬連續(xù)表面。結(jié)果如圖12中的虛線所示，在四角密封部分127C第三夾層絕緣膜13的未拋光表面反映出分隔的模型圖形^的不均勻度的粗糙度。
在設(shè)置有在四角密封部分127C具有低的密度分布的分隔模型圖形的基片上第三夾層絕緣膜13的表面的CMP處理中，四角密封部分U7C具有比密封區(qū)127的平緩的隆起處側(cè)更高的初始拋光速度，。因此在拋光期間被在四角密封部分127C處的四個(gè)單元包圍的密封區(qū)127的拋光速度等于內(nèi)部區(qū)域的拋光速度，并且像素區(qū)20和密封區(qū)127之間剩余厚度的差別受到抑制。特別是，預(yù)先使四個(gè)單元的角部分127a中的密封區(qū)127的底側(cè)的右角和左角有粗糙性是重要的。
當(dāng)分隔的模型圖形i具有大體相等的面積，并在四角密封部分127C處均勻或隨機(jī)分布時(shí)，減小的圖形密度(每單位面積上減小的全部模型圖形面積的比率)會造成更大的模型圖形L之間的間距，并因此模型圖形L具有小的分布密度。結(jié)果，第三夾層絕緣膜13的初始拋光速度高于四角密封部分127C周邊的初始拋光速度，傾斜的表面首先在四角密封部分127C的周邊形成，并且在拋光期間傾斜的表面逐漸向內(nèi)部擴(kuò)展。如果圖形密度相同，當(dāng)降低分隔模型圖形L的數(shù)量時(shí)，和當(dāng)增加分隔模型圖形L的面積時(shí)，則這些是起伏的并具有更大的初始拋光
速度。與上述情況相同，四角密封部分127C的邊界快速形成傾斜的表面，并且在拋光期間傾斜的表面逐漸向內(nèi)部擴(kuò)展。由于在本實(shí)施例中設(shè)置了用于加快四角密封部分127C與其周邊相比的初始拋光速度的模型圖形分布，因此剩余厚度受作為標(biāo)準(zhǔn)厚度的四角密封部分127C的剩余厚度的影響，并從而可以容易地使剩余厚度在與被四個(gè)單元的四角密封部分127C包圍的密封區(qū)127周邊和像素區(qū)20相等。因此，密封區(qū)127和像素區(qū)20變平或被平面化。
如圖11所示，在四角密封部分127C，多個(gè)矩形分隔模型圖形L沿垂直方向排列在密封區(qū)的右側(cè)和左側(cè)，并且多個(gè)矩形分隔模型圖形i沿橫向排列在密封區(qū)的頂側(cè)和底側(cè)。在縱向(垂直)邊具有最高初始拋光速度的每個(gè)垂直矩形分隔模型圖形L被認(rèn)為有助于密封區(qū)的垂直方向的平面化，而在縱向(橫向)邊具有最高初始拋光速度的每個(gè)橫向矩形分隔模型圖形L被認(rèn)為有助于密封區(qū)的橫向方向的平面化。在本實(shí)施例中，垂直矩形分隔模型圖形L沒有排列在密封部分的頂側(cè)和底側(cè)附近，而橫向矩形分隔模型圖形匕沒有排列在密封部分的右側(cè)和左側(cè)附近。而是，垂直矩形分隔模型圖形匕排列在密封部分的右側(cè)和左側(cè)附近，而橫向矩形分隔模型圖形匕排列在密封部分的頂側(cè)和底側(cè)附近。結(jié)果，通過在垂直和橫向方向的這些模型圖形的高的初始拋光速度實(shí)現(xiàn)了在四角密封部分127C的高的初始拋光速度。
對分隔模型圖形^的形狀、陣列和圖形密度的改變將進(jìn)一步改善密封區(qū)127和內(nèi)部區(qū)域的平面化。
當(dāng)四角密封部分127C沒有模型圖形(圖形密度為零)時(shí)，由于角從其周邊開始有槽痕和邊界部分凸起，因此在拋光的初始階段邊界容易被拋光，從而形成傾斜的表面。傾斜的表面逐步向內(nèi)部區(qū)域擴(kuò)展。結(jié)果，像素區(qū)20和密封區(qū)完全變平或被平面化。
圖13是說明根據(jù)實(shí)施例2液晶板基片231拋光之后第三夾層絕緣膜13的厚度分布的膜輪廓曲線圖，其中形成具有約24， OOOA的厚度的第三夾層絕緣膜13，然后該膜13經(jīng)受CMP處理，直到在像素區(qū)20的中心第三夾層絕緣膜13的剩余厚度達(dá)到12， OOOA為止。在圖24中，用標(biāo)記口畫出的曲線示出沿圖13的a-a，線所作的左封條在垂直方向的剩余厚度分布。在圖25中，用標(biāo)記口畫出的曲線示出沿圖13的b-b， 線所作的中心像素在垂直方向的剩余厚度分布。在圖26中，用標(biāo)記口 畫出的曲線示出沿圖13的c-c，線所作的上封條在橫向的剩余厚度分 布。在圖27中，用標(biāo)記口畫出的曲線示出沿圖13的d-d，線所作的中心 像素在橫向的剩余厚度分布。在圖28中，用標(biāo)記口畫出的曲線示出沿 圖13的e-e，線所作的下封條區(qū)域在橫向的剩余厚度分布。
這些曲線證明在像素區(qū)20和密封區(qū)127之間最大厚度差為 1， 380A，并且輪廓線之間的間距(與l，OOOA的厚度差對應(yīng))大于圖 IO中的情況。與實(shí)施例l相比，像素區(qū)20的平坦性提高2倍或更多。 由于包括寬連續(xù)模型圖形的輸入接線端焊盤26的區(qū)域拋光不夠并仍具 有大的厚度，在整個(gè)基片(芯片)上厚度的最大差值為約2，500A。與 實(shí)施例1相比，密封區(qū)127的頂側(cè)有槽痕的中心部分的斜度下降到約 一半或更少。密封區(qū)127的右側(cè)和左側(cè)基本上是平坦的，因?yàn)樵诿芊?區(qū)127的右下角和左下角有低圖形密度的模型圖形促進(jìn)拋光。
然而如圖13所示，密封區(qū)在右下角和左下角的周邊仍具有大的厚 度，因此在像素區(qū)20和密封區(qū)127中厚度的最大差值不小于100A。當(dāng) 四角密封部分127C沒有模型圖形i (圖形密度為零)時(shí)，內(nèi)部像素區(qū) 20進(jìn)一步變平或被平面化，但四角密封部分U7C的周邊可能有陡的斜 度?？梢赃@樣形成模型圖形i，即從右底角和左底角(bottomright and left corner ) 127C開始到右側(cè)和左側(cè)的上部位置或到底側(cè)的中心部分 使圖形密度降低。在這種情況下，像素區(qū)20和密封區(qū)127可進(jìn)一步變 平或被平面化。
圖14是根據(jù)本發(fā)明實(shí)施例3反射液晶板基片中密封區(qū)的四角部分 的局部平面圖。圖15是沿圖14的C-C，線所作的剖視圖，在圖14中， 帶有點(diǎn)狀圖形的區(qū)域表示第一金屬層，帶有陰影線的區(qū)域表示第二金 屬層，而第三金屬層未示出。除下面描述的以外的結(jié)構(gòu)與根據(jù)實(shí)施例1 的反射液晶板基片的結(jié)構(gòu)相同。
在本實(shí)施例中的反射液晶板基片331具有位于包圍像素區(qū)20的密 封區(qū)227及其外部區(qū)域上的作為模型圖形矩陣(二維重復(fù)的圖形)的 不均勻模擬像素圖形P。不均勻模擬像素圖形P垂直地和水平地延伸到 數(shù)據(jù)線驅(qū)動(dòng)器電路21、中繼接線端焊盤29R和29L和輸入接線端焊盤
272的周邊上。在第三夾層絕緣膜13上，每個(gè)不均勻模擬像素圖形P產(chǎn) 生類似于像素區(qū)20中的像素圖形并具有與每個(gè)像素相似的體積的不均 勻圖形。
在本實(shí)施例中，每個(gè)不均勻模擬像素圖形包括具有與位于像素最 底層上的柵線4基本相等的寬度的第一金屬層的模擬柵線4P;像素的 第一金屬層的數(shù)據(jù)線7;具有與源極導(dǎo)線7a和中繼導(dǎo)線IO基本相等的 寬度的第一金屬層的模擬數(shù)據(jù)線7p;模擬源極導(dǎo)線7ap;模擬中繼導(dǎo)線 IOp;和模仿像素部分中第二金屬層的隔離膜12的第二金屬層的寬的模 擬隔離膜12p。底層導(dǎo)線和第一金屬層的圖形密度在每個(gè)像素中約為 25%,因此由第一金屬層和第二金屬層構(gòu)成的不均勻模擬像素圖形P的 圖形密度被設(shè)置為基本上相同的值。
在上部和下部密封區(qū)(側(cè))227的周邊和邊界區(qū)域X，，從數(shù)據(jù)線 驅(qū)動(dòng)器電路21到像素信號采樣電路24的第一金屬層的信號導(dǎo)線L。UT 被用作模擬數(shù)據(jù)線7p。第一金屬層的模擬柵線V和模擬源極導(dǎo)線7aP' 未連接到模擬數(shù)據(jù)線7p上。
不均勻模擬像素圖形P在基片上垂直地和水平地重復(fù)，但不均勻模 擬像素圖形P的矩陣與本實(shí)施例中的像素區(qū)20的矩陣稍有不同?？梢?通過改變外圍電路區(qū)如數(shù)據(jù)線驅(qū)動(dòng)器電路21、像素信號采樣電路24和 柵線驅(qū)動(dòng)器電路22R和22L中器件的布局，和信號導(dǎo)線L。ut的布局來使 不均勻模擬像素圖形P和像素區(qū)20的矩陣統(tǒng)一。
在設(shè)置有不均勻模擬像素圖形P的基片331上，在CMP處理之前， 在除了像素區(qū)20的第三夾層絕緣膜13的區(qū)域的表面上周期性地排列 了象不均勻像素圖形這樣的不均勻表面圖形。因此，從初始拋光階段 開始使拋光速度在整個(gè)基片331上一致，并且至少像素區(qū)20和密封區(qū) 227可以高精度變平或被平面化。
圖16圖是說明根據(jù)實(shí)施例3液晶板基片331拋光之后第三夾層絕 緣膜13的厚度分布的膜輪廓曲線圖，其中形成具有約24， 000A的厚度 的第三夾層絕緣膜13,然后該膜13經(jīng)受CMP處理，直到在像素區(qū)20 的中心第三夾層絕緣膜13的剩余厚度達(dá)到12， 000A為止。在圖24中， 用標(biāo)記o畫出的曲線示出沿圖16的a-a，線所作的左封條在垂直方向的 剩余厚度分布。在圖25中，用標(biāo)記o畫出的曲線示出沿圖16的b-b， 線所作的中心像素在垂直方向的剩余厚度分布。在圖26中，用標(biāo)記o畫出的曲線示出沿圖16的c-c，線所作的上封條在橫向的剩余厚度分 布。在圖27中，用標(biāo)記o畫出的曲線示出沿圖16的d-d，線所作的中 心像素在橫向的剩余厚度分布。在圖28中，用標(biāo)記o畫出的曲線示出 沿圖16的e-e，線所作的下封條區(qū)域在橫向的剩余厚度分布。
這些曲線證明在像素區(qū)20和密封區(qū)127(包括四角密封部分U7C) 之間最大厚度差約為850A,并且在整個(gè)基片上厚度的最大差值約為 950A。像素區(qū)20和密封區(qū)227令人滿意地變平。盡管輸入接線端焊盤 26的周邊區(qū)域稍稍顯示出拋光不夠，但通過降低不均勻模擬像素圖形 P的圖形密度該區(qū)域?qū)⑦M(jìn)一步變平。
在像素區(qū)上形成不均勻表面圖形的部分包括在在場氧化膜中設(shè)置 的兩個(gè)開口，底層的柵線4，第一金屬層的數(shù)據(jù)線7，源極導(dǎo)線7a，中 繼導(dǎo)線IO，第二金屬層的隔離膜12和插孔12a。在本實(shí)施例中，盡管 第一金屬層的模擬柵線4p模仿底層的柵線4，但模擬柵線4p也可以形 成底導(dǎo)線層。此外，不均勻模擬像素圖形P的每一段可包括模仿場氧 化膜3中設(shè)置的兩個(gè)開口的模擬開口和模仿插孔12a的模擬插孔。明 顯類似于像素圖形的不均勻模擬像素圖形可通過同樣的工藝形成在像 素區(qū)20的周邊上，而沒有額外的步驟，并且像素區(qū)20和密封區(qū) 可進(jìn)一步變平。
在CMP處理中的初始階段，表面的密集的凸起部分難于拋光，而由 于孤立的凸起被快速拋光，因此稀疏的凸起部分易于拋光。當(dāng)有兩個(gè) 區(qū)域，即在其中密集的凸起隨機(jī)分布的密集區(qū)和在其中稀疏的凸起隨 才幾分布的稀疏區(qū)，兩個(gè)區(qū)域有基本相同尺寸時(shí)，稀疏區(qū)具有較高的初 始拋光速度，因此拋光之后傾斜的表面將形成在這些區(qū)域上。結(jié)果稀 疏區(qū)具有低的圖形密度。另一方面，只要要拋光的表面具有均勻的圖 形密度，則具有小的表面面積的凸起(島)就有較高的初始拋光速度， 因?yàn)橄鄬τ趰u的面積來說島的周長較長。在初始拋光階段，在其中有 隨機(jī)密集分布的大面積凸起的區(qū)域拋光難度最大。 一個(gè)有代表性的例 子是覆蓋整個(gè)范圍的寬連續(xù)圖形。相反，在初始拋光階段，在其中有 隨機(jī)稀疏分布的小面積凸起的區(qū)域容易被拋光。 一個(gè)有代表性的例子 是沒有凸起的區(qū)域(沒有模型圖形)。假設(shè)在初始拋光階段，在其中 有隨機(jī)稀疏分布的大面積凸起的區(qū)域和在其中有隨機(jī)密集分布的小面 積凸起的區(qū)域具有最大速度和最小速度之間的中等拋光速度；但是，
29不知道哪一個(gè)有更高的初始拋光速度，因?yàn)閽伖馑俣热Q于拋光溶液
，弄'匕夢數(shù)，巴搭w處0^j勿、,s^規(guī)w性,ww，萄i^g;fp位置。由于在CMP處理期間像素區(qū)20中的規(guī)則隆起分布，拋光溶液可能具有規(guī)則的流動(dòng)分布；因此對于非像素區(qū)需要實(shí)現(xiàn)類似流動(dòng)分布的方法。
在反射液晶板基片的芯片尺寸范圍內(nèi)，由于輸入接線端焊盤26被認(rèn)為是最大的凸起，并且從其一維陣列延伸的角度看是稀疏地分布的，因此包括輸入接線端焊盤26的區(qū)域有最大的拋光速度。然而，在不均勻的像素圖形的矩陣結(jié)構(gòu)中像素區(qū)20具有空間周期性。結(jié)果，像素區(qū)20具有包括兩個(gè)不同水平的規(guī)則性的分級(hierarchic)規(guī)則性，即在不均勻像素圖形中空間周期性的更高級別的規(guī)則性，和在不均勻像素圖形內(nèi)較低級別的規(guī)則性。不均勻像素圖形具有等級結(jié)構(gòu)，包括用寬度在1， OOOA到10， 000A的細(xì)線表示的各種基本(主要)的、細(xì)微的不均勻部分的分布(在場氧化膜3中的兩個(gè)開口 ，底導(dǎo)線層的柵線4，第一金屬層的數(shù)據(jù)線7，源極導(dǎo)線7a,中繼電極導(dǎo)線IO和第二金屬層的隔離膜12和插孔12a)，以及由像素中基本不均勻部分的不規(guī)則性引起的濃縮的不均勻部分(第二不均勻部分)。在本實(shí)施例中的不均勻模擬像素圖形P模仿只包括模擬柵線4p，模擬數(shù)據(jù)線7p，模擬源電極7ap和模擬中繼導(dǎo)線10p的大范圍濃縮的不均勻部分，而不是基本的不均勻部分。在本實(shí)施例中，濃縮的不均勻部分被認(rèn)為是柵線4和數(shù)據(jù)線7的交疊部分和電容電極9a和中繼導(dǎo)線10的交疊部分。因此，不均勻模擬像素圖形P最好包括模擬柵線4P，模擬數(shù)據(jù)線7P,和模擬中繼導(dǎo)線10P。典型的不均勻部分可以被用作不均勻模擬像素電極P的組成部分。在不均勻模擬像素圖形P中典型的不均勻部分的位置不需要與實(shí)際的像素中的典型不均勻部分的位置精確對應(yīng)。
假設(shè)不均勻像素圖形具有第三或更多的分級結(jié)構(gòu)，則有必要精確復(fù)制基本不均勻部分，從而對第二或第三級別的不均勻部分的模仿足夠有用。當(dāng)不均勻像素圖形中的等級結(jié)構(gòu)不清楚時(shí)，精確復(fù)制基本不均勻部分的不均勻模擬像素圖形P有一個(gè)優(yōu)點(diǎn)，即簡化掩膜設(shè)計(jì)。對于最大厚度差小于l，OOOA的高精度平面化，最好不均勻模擬像素圖形P是基本不均勻部分的精確復(fù)制。
在本實(shí)施例中液晶板基片適用于反射液晶板基片，并且也可用于液晶投影機(jī)的光閥；包括手表形電子器件，字處理器和個(gè)人計(jì)算機(jī)的便攜式信息處理機(jī)；以及用于移動(dòng)電話的顯示器及其它電子器件。
在本實(shí)施例的液晶板基片中，開關(guān)元件在半導(dǎo)體基片的主表面上制造。也可使用絕緣基板如玻璃基板和石英基板，來代替半導(dǎo)體基板。本發(fā)明還可用于作為開關(guān)器件的薄膜晶體管在絕緣基片上的形成。此外，本發(fā)明可用于除液晶板基片之外的平面顯示板基片。優(yōu)點(diǎn)
如上所述，在本發(fā)明中在像素區(qū)的未使用的空間中沒有形成模型圖形，而用于升高要受拋光的上部夾層絕緣膜的高度的模型圖形，是通過使用在整個(gè)非像素區(qū)中形成的導(dǎo)電層來形成的。如果在像素區(qū)中形成模型圖形，則為升高高度，需要用于沉積中間導(dǎo)電層和夾層絕緣膜的額外的沉積步驟。當(dāng)拋光之前夾層絕緣膜的表面隆起處被抑制時(shí)，初始拋光速度不希望地降低，夾層絕緣膜的鏡平面化需要長的拋光時(shí)間和大量的拋光溶液。本發(fā)明可解決這種問題并具有下面優(yōu)點(diǎn)。
(1) 當(dāng)在接線端焊盤附近設(shè)置單層或多層模型圖形時(shí)，在接線端焊盤附近，上部夾層絕緣膜的表面高度基本上等于像素區(qū)中的表面高度。由于表面高度作為整體而言是平滑的，因此在整個(gè)表面上獲得均勻的拋光速度。因此本發(fā)明改善了在接線端焊盤部分的過度拋光，這一問題在有不一致表面高度的常規(guī)形成的表面中尚未解決，并因此在接線端焊盤部分處底層不會因拋光而暴露。這種優(yōu)點(diǎn)對于在像素區(qū)中表面的鏡平面化是有用的，并且將實(shí)現(xiàn)在拋光之前夾層絕緣膜的變薄。變薄改善了在像素區(qū)中導(dǎo)電夾層的接觸孔的縱橫比，并因而伴隨具有較小直徑的接觸孔可形成具有較小直徑的開口 。隔離效應(yīng)因此改善，結(jié)果改進(jìn)了開關(guān)元件。當(dāng)然，不需要額外的膜沉積步驟。
當(dāng)導(dǎo)電模型圖形位于像素區(qū)外的接線端焊盤附近時(shí)，模型圖形起隔離膜的作用，因此防止了雜散光從像素區(qū)外部入侵到基片上的像素區(qū)中，結(jié)果抑制了光電流流動(dòng)和改進(jìn)了開關(guān)元件。
(2) 當(dāng)輸入接線端焊盤附近排列的模型圖形被分成多個(gè)分隔的模型圖形時(shí)，緊接在沉積之后，獲得夾層絕緣膜的一致的表面高度，并且可防止兩個(gè)相鄰的輸入接線端焊盤之間的短路。
(3) 當(dāng)在兩個(gè)相鄰的輸入接線端焊盤之間設(shè)置非模型圖形時(shí)，兩個(gè)相鄰的輸入接線端焊盤之間的短路可被可靠地防止。
(4) 當(dāng)輸入接線端焊盤和在輸入接線端焊盤附近設(shè)置的分隔模型圖形之間的間距大于導(dǎo)線和導(dǎo)線附近的模型圖形之間的間距時(shí)，輸入接線端焊盤和分隔的模型圖形之間幾乎不會通過各向異性導(dǎo)電膜中的導(dǎo)電顆粒出現(xiàn)橋接，從而可更有效地防止短路。
(5) 當(dāng)中繼接線端焊盤和在中繼接線端焊盤附近設(shè)置的分隔模型圖形之間的間距大于導(dǎo)線和導(dǎo)線附近的模型圖形之間的間距時(shí)，即使中繼接線端焊盤上的銀膏稍稍擴(kuò)展，該銀膏也不會造成與中繼接線端焊盤附近的模型圖形的短路，盡管通常是用中繼接線端焊盤上的銀膏來使導(dǎo)電出現(xiàn)的。
(6) 當(dāng)在包圍像素區(qū)的密封區(qū)，包括接線端焊盤附近設(shè)置模型圖形時(shí)，在該區(qū)域拋光之前夾層絕緣膜的表面高度基本上等于像素區(qū)的表面高度。在平面化過程中像素區(qū)和其周邊區(qū)域以均勻的拋光速度被拋光。這樣，與常規(guī)結(jié)構(gòu)相比，像素區(qū)更令人滿意地變平或被平面化，結(jié)果提高了反射比，并且容易確定拋光之后接觸孔的腐蝕時(shí)間。
(7) 在密封區(qū)的周邊部分設(shè)置的模型圖形具有與位于密封區(qū)上的夾層絕緣膜同樣的表面高度。因此密封區(qū)中的夾層絕緣膜的表面在拋光之后沒有斜度，并且提高了密封材料的膠粘性。
(8) 當(dāng)密封區(qū)中的模型圖形形成在與開關(guān)元件的控制導(dǎo)線層位于同一層的孤立的圖形上時(shí)，通過拋光可使夾層絕緣膜的表面可更精確地變平或被平面化。
(9) 當(dāng)模型圖形形成在設(shè)置于像素區(qū)的周邊、并給開關(guān)元件提供信號的驅(qū)動(dòng)器電路附近的區(qū)域上時(shí)，模型圖形有助于通過拋光進(jìn)行的夾層絕緣膜的平面化。
(10) 在本發(fā)明中，模型圖形形成在包圍像素區(qū)的密封區(qū)的角部分，并且具有比密封區(qū)的邊部分和角部分的周邊區(qū)域低的密度。結(jié)果，未拋光的夾層絕緣膜表面有粗糙度，該粗糙度反映出在四角密封部分的多個(gè)不均勻的離散的模型圖形。由于與拋光工藝中密封區(qū)的平緩的隆起側(cè)相比，四角密封部分具有更大的初始拋光速度，在被四角密封部分包圍的內(nèi)部密封區(qū)中拋光速度基本相等。因此，像素區(qū)和密封區(qū)中剩余厚度的變化受到抑制。
(11) 即使當(dāng)四角密封部分沒有模型圖形(圖形密度為零)時(shí)，在初始拋光階段比角區(qū)域有更高高度的邊界部分形成傾斜的表面，并且傾斜的表面向內(nèi)部位置擴(kuò)展。因此，總的說來像素區(qū)和密封區(qū)可變平或被平面化。
(12) 在本發(fā)明中，在非像素區(qū)中可形成模仿不均勻的像素的多個(gè)不均勻模擬像素圖形，而不是形成寬的連續(xù)平坦的模型圖形。由于除像素區(qū)之外的區(qū)域具有基本上與像素區(qū)相同的不均勻圖形，因此從初始階段開始基片就具有均勻的拋光速度，并且可以高精度使像素區(qū)和密封區(qū)的表面變平或平面化。
(13) 當(dāng)在非像素區(qū)沿兩維方向設(shè)置多個(gè)不均勻模擬像素圖形時(shí)，非像素區(qū)具有與像素區(qū)中的矩陣對應(yīng)的空間規(guī)則性，并從而進(jìn)一步提高在像素區(qū)和密封區(qū)上的平坦性。
(14 )當(dāng)每個(gè)模擬像素圖形至少包括模擬柵線和模擬數(shù)據(jù)線時(shí)，模擬像素圖形與典型的不均勻像素部分和像素區(qū)非常類似，并且可以高精度使像素區(qū)和密封區(qū)中的夾層絕緣膜變平或平面化。
3權(quán)利要求
1. 一種電光器件基片，其在把對應(yīng)各像素的開關(guān)元件設(shè)置在基片上的像素區(qū)中，具有多個(gè)夾層絕緣膜和多個(gè)導(dǎo)電層交替形成的層膜結(jié)構(gòu)，在該多個(gè)導(dǎo)電層中的頂導(dǎo)電層下面至少一個(gè)所述夾層絕緣膜通過拋光變平，其特征在于有單個(gè)或多個(gè)層的模型圖形，設(shè)置在所述像素區(qū)的周邊上形成的密封區(qū)中，并所述層包括經(jīng)過所述拋光的所述夾層絕緣膜下面的所述導(dǎo)電層，所述模型圖形形成在與所述開關(guān)元件連接的導(dǎo)線層在同一層中形成的孤立圖形上。
2. —種電光器件基片，其在把對應(yīng)各像素的開關(guān)元件設(shè)置在基 片上的像素區(qū)中，具有多個(gè)夾層絕緣膜和多個(gè)導(dǎo)電層交替形成的層膜 結(jié)構(gòu)，在該多個(gè)導(dǎo)電層中的頂導(dǎo)電層下面至少一個(gè)所述夾層絕緣膜通 過拋光變平，其特征在于有單個(gè)或多個(gè)層的模型圖形，設(shè)置在所述像素區(qū)的周邊上形成的 密封區(qū)外的周邊區(qū)域中，并所述層包括經(jīng)過所述拋光的所述夾層絕緣 膜下面的所述導(dǎo)電層，所述模型圖形形成在與所述開關(guān)元件連接的導(dǎo)線層在同一層中形 成的孤立圖形上。
3. —種電光器件基片，其在基片上具有像素區(qū)和非像素區(qū)，在 所述像素區(qū)具有多個(gè)夾層絕緣膜和多個(gè)導(dǎo)電層交替形成的層膜結(jié)構(gòu)， 在該多個(gè)導(dǎo)電層中的頂導(dǎo)電層下面至少一個(gè)所述夾層絕緣膜通過拋光 變平，其特征在于有單個(gè)或多個(gè)層的模型圖形，設(shè)置在所述像素區(qū)的周邊上形成的 密封區(qū)中，并所述層包括經(jīng)過所述拋光的所述夾層絕緣膜下面的所述 導(dǎo)電層，在所述密封區(qū)的角部分，設(shè)置比其它密封區(qū)分布密度低的模型圖 形，或不設(shè)置所述模型圖形。
4. 一種電光器件，其特征在于， 一種電光材料夾在權(quán)利要求1 至3中任一項(xiàng)所述的電光器件基片和與其相對的透明基片之間。
5. —種包括顯示器件的電子器件，其特征在于，使用權(quán)利要求4 中所述的電光器件。
6. —種包括光閥的投影顯示設(shè)備，其特征在于，使用權(quán)利要求4 中所述的電光器件。
全文摘要
一種電光器件基片、電光器件、電子器件和投影顯示設(shè)備，用于實(shí)現(xiàn)均勻的拋光速度，而不使夾層絕緣膜變厚的結(jié)構(gòu)，該半導(dǎo)體基片上帶有用于像素選擇的晶體管區(qū)。液晶板基片帶有隔離膜12，第二夾層絕緣膜11，導(dǎo)線膜10，像素電極，和連接插頭15。下部模型圖形A和上部模型圖形B在非像素區(qū)中的輸入接線端焊盤26的周邊上形成。由于在模型圖形A和B上形成的第三夾層絕緣膜13的表面高度升高，防止了在該位置處的過度拋光。結(jié)果在CMP處理中實(shí)現(xiàn)均勻的拋光速度。
文檔編號H01L27/12GK101477991SQ20081019032
公開日2009年7月8日 申請日期1998年6月16日 優(yōu)先權(quán)日1997年6月17日
發(fā)明者平林幸哉 申請人:精工愛普生株式會社