專利名稱：薄膜晶體管陣列基板與液晶顯示面板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管陣列基板的制作方法，且尤其涉及一種整合了光傳感器的薄膜晶體管陣列基板的制作方法。
背景技術(shù)：
隨著液晶與等離子顯示器的普及化，平面顯示器除了觀賞影像之外，已經(jīng)
變成所謂的多媒體平臺(tái)(Multimedia Board)。整合于平面顯示器內(nèi)的環(huán)境光線(Ambient Light)感測(cè)功能為目前顯示技術(shù)的一種新提案，其主要是在平面顯示器中內(nèi)建光傳感器，借以檢測(cè)環(huán)境光線的強(qiáng)弱。
目前常見(jiàn)的環(huán)境光線感測(cè)技術(shù)是通過(guò)低溫多晶硅(Low TemperaturePoly-Silicon; LTPS)工藝形成p-i-n(正摻雜/未摻雜/負(fù)摻雜)光傳感器于顯示面板的玻璃基板上。然而，因?yàn)楣に囅拗疲送ㄟ^(guò)LTPS技術(shù)所制作的p-i-n光傳感器會(huì)因?yàn)槎嗑Ч璞∧ず穸炔蛔?，而?dǎo)致光電轉(zhuǎn)換效率)不佳。此外，背光源所發(fā)出的光線會(huì)通過(guò)玻璃基板直接照射p-i-n光傳感器，而影響p-i-n光傳感器的感光特性，使得感光信號(hào)的信雜比(Signal to Noise Ratio; SNR)降低，造成量測(cè)結(jié)果失真。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種整合了光傳感器的薄膜晶體管陣列基板的制作方法，其光傳感器具有較大的感光面積與光感測(cè)效能。
本發(fā)明另一目的是提出一種整合了光傳感器的薄膜晶體管陣列基板的制作方法，其可有效隔絕背光源對(duì)光傳感器的照射，使得光傳感器具有較為精準(zhǔn)的量測(cè)效果。
本發(fā)明又一目的是提出一種應(yīng)用前述整合了光傳感器的薄膜晶體管陣列基板來(lái)制作液晶顯示面板的方法。
為實(shí)現(xiàn)上述目的，本發(fā)明提出一種薄膜晶體管陣列基板的制作方法。首先，提供一基板，其具有一顯示區(qū)與一感測(cè)區(qū)。并且，形成一圖案化半導(dǎo)體層于基板上，其中，圖案化半導(dǎo)體層包括位于顯示區(qū)內(nèi)的一半導(dǎo)體區(qū)塊與一第一儲(chǔ)存電極。接著，對(duì)半導(dǎo)體區(qū)塊與第一儲(chǔ)存電極進(jìn)行離子摻雜，其中每一半導(dǎo)體區(qū)塊內(nèi)形成有一源極摻雜區(qū)、一漏極摻雜區(qū)以及位于源極摻雜區(qū)與漏極摻雜區(qū)之間的一通道區(qū)。然后，形成一柵絕緣層于基板上，使其覆蓋半導(dǎo)體區(qū)塊與第一儲(chǔ)存電極。接著，形成一第一圖案化金屬層于柵絕緣層上，其中第一圖案化金屬層包括對(duì)應(yīng)于通道區(qū)的多個(gè)柵極以及對(duì)應(yīng)于第一儲(chǔ)存電極的多個(gè)第二儲(chǔ)存電極。然后，形成一層間介電層于柵絕緣層上，以覆蓋第一圖案化金屬層。之后，形成多個(gè)第一介層窗于層間介電層與柵絕緣層中，其中第一介層窗分別暴露出所對(duì)應(yīng)的源極摻雜區(qū)、漏極摻雜區(qū)及第一儲(chǔ)存電極。接著，形成一第二圖案化金屬層于層間介電層上，其中第二圖案化金屬層包括多個(gè)接觸金屬插塞、多個(gè)連接金屬線以及一第一感測(cè)電極。第一感測(cè)電極位于感測(cè)區(qū)內(nèi)。每一柵極與所對(duì)應(yīng)的半導(dǎo)體區(qū)塊構(gòu)成一顯示薄膜晶體管，而每一接觸金屬插塞通過(guò)所對(duì)應(yīng)的第一介層窗耦接到所對(duì)應(yīng)的顯示薄膜晶體管的源極摻雜區(qū)或漏極摻雜區(qū)。此外，每一第一儲(chǔ)存電極、該柵絕緣層以及所對(duì)應(yīng)的第二儲(chǔ)存電極構(gòu)成一儲(chǔ)存電容，而每一連接金屬線通過(guò)所對(duì)應(yīng)的第一介層窗中的接觸金屬插塞將所對(duì)應(yīng)的儲(chǔ)存電容耦接到所對(duì)應(yīng)的顯示薄膜晶體管。然后，形成一圖案化光敏介電層于第一感測(cè)電極上，并且形成一保護(hù)層于層間介電層上，以覆蓋第二圖案化金屬層與圖案化光敏介電層。接著，形成多個(gè)第二介層窗以及一開(kāi)孔于保護(hù)層中，其中第二介層窗分別暴露出所對(duì)應(yīng)的連接金屬線，而開(kāi)孔暴露出圖案化光敏介電層。之后，形成一圖案化透明導(dǎo)電層于保護(hù)層上，其中圖案化透明導(dǎo)電層包括多個(gè)像素電極以及一第二感測(cè)電極。每一像素電極通過(guò)所對(duì)應(yīng)的第二介層窗耦接到所對(duì)應(yīng)的接觸金屬插塞，而第二感測(cè)電極通過(guò)開(kāi)口堆棧于圖案化光敏介電層上。
在本發(fā)明的一實(shí)施例中，上述對(duì)半導(dǎo)體區(qū)塊與第一儲(chǔ)存電極進(jìn)行離子摻雜包括分別對(duì)第一儲(chǔ)存電極進(jìn)行第一導(dǎo)電型摻雜以及對(duì)半導(dǎo)體區(qū)塊進(jìn)行第二導(dǎo)電型摻雜，其中該第一導(dǎo)電型摻雜與該第二導(dǎo)電型摻雜分別為P型離子摻雜與N型離子摻雜。
在本發(fā)明的一實(shí)施例中，上述對(duì)半導(dǎo)體區(qū)塊進(jìn)行第二離子摻雜的步驟是在形成第一圖案化金屬層的步驟之后，以通過(guò)柵極作為掩模，對(duì)其所暴露的源極
7摻雜區(qū)與漏極摻雜區(qū)進(jìn)行離子摻雜。
女女^ 口FI (Vn _^*亡&/7;" rh k W彌B掛曰乂去始d 甘A/i止，l M^ + 、、/+苗h +工+1工4^、xXH力口、J大""Dii;/U丁，上心口、Jf守月夭曰日'l^目P干7U巫12X口U巾UTF乂JfZ^3tl't!i:rtt1:i:
對(duì)每一半導(dǎo)體區(qū)塊進(jìn)行離子摻雜而形成源極摻雜區(qū)、漏極摻雜區(qū)及通道區(qū)之后，對(duì)每一半導(dǎo)體區(qū)塊進(jìn)行淺離子摻雜，以在源極摻雜區(qū)與通道區(qū)之間形成一源極淺摻雜區(qū)，并在漏極摻雜區(qū)與通道區(qū)之間形成一漏極淺摻雜區(qū)。
在本發(fā)明的一實(shí)施例中，上述的基板更具有一外圍電路區(qū)，且在形成顯示區(qū)內(nèi)的顯示薄膜晶體管時(shí)，更同時(shí)形成多個(gè)周邊薄膜晶體管于外圍電路區(qū)內(nèi)。
而且，為實(shí)現(xiàn)上述目的，本發(fā)明另提出一種薄膜晶體管陣列基板的制作方法，首先，提供一基板，其具有一顯示區(qū)與一感測(cè)區(qū)。顯示區(qū)內(nèi)己形成有至少一顯示薄膜晶體管，而感測(cè)區(qū)內(nèi)已形成有一第一感測(cè)電極。在基板上另配置有一層間介電層，其中層間介電層覆蓋顯示薄膜晶體管并且暴露出第一感測(cè)電極。接著，形成一光敏介電層于第一感測(cè)電極上。然后，形成一圖案化透明導(dǎo)電層于基板上方，其中圖案化透明導(dǎo)電層包括一像素電極以及一第二感測(cè)電極。像素電極耦接到所對(duì)應(yīng)的顯示薄膜晶體管，而第二感測(cè)電極位于圖案化光敏介電層上。
在上述的另一種薄膜晶體管陣列基板的制作方法中，基板上的層間介電層與第一感測(cè)電極會(huì)因?yàn)楣に嚨牟煌胁煌南鄬?duì)位置。
舉例而言，在低溫多晶硅薄膜晶體管陣列基板的工藝中，顯示薄膜晶體管會(huì)先被形成于基板上，然后形成層間介電層以覆蓋顯示薄膜晶體管，之后才將第一感測(cè)電極形成于層間介電層上。此時(shí)，第一感測(cè)電極可以和同樣被形成于層間介電層上的接觸金屬插塞以及連接金屬線同時(shí)制作。在形成該光敏介電層之后，并且在形成該圖案化透明導(dǎo)電層之前，更可以進(jìn)一步形成一保護(hù)層于層間介電層上，并且形成一開(kāi)孔于保護(hù)層中，以暴露出圖案化光敏介電層。后續(xù)所形成的像素電極會(huì)位于圖案化保護(hù)層上，并向下耦接到所對(duì)應(yīng)的顯示薄膜晶體管，而第二感測(cè)電極可通過(guò)開(kāi)口堆棧于光敏介電層上。
本發(fā)明所提出的技術(shù)內(nèi)容也可應(yīng)用于非晶硅薄膜晶體管陣列基板的工藝上。在此種工藝中，第一感測(cè)電極會(huì)先被形成于基板上，之后，再形成該層間介電層，并圖案化層間介電層，以暴露出第一感測(cè)電極。此外，第一感測(cè)電極可在制作顯示薄膜晶體管的過(guò)程中同時(shí)形成，例如可與顯示薄膜晶體管的柵極由同一層金屬層來(lái)制作，或是與顯示薄膜晶體管的源極與漏極由同一層金屬層來(lái)制作。
在本發(fā)明的一實(shí)施例中，為了避免在形成圖案化光敏介電層時(shí)，下方的層 間介電層會(huì)發(fā)生過(guò)度蝕刻的問(wèn)題，較佳者，可以視光敏介電層的材質(zhì)來(lái)選擇層 間介電層的材質(zhì)。層間介電層也可由蝕刻阻障層與下層介電層所組成，借以增 進(jìn)蝕刻選擇比。
在上述的另一種薄膜晶體管陣列基板的制作方法中，基板更可具有一外圍
電路區(qū)，其內(nèi)具有多個(gè)周邊薄膜晶體管，而后續(xù)形成的層間介電層更覆蓋周邊 薄膜晶體管。
在本發(fā)明的一實(shí)施例中，上述各種制作方法所形成的光敏介電層包括一富 硅介電層。富硅介電層的材質(zhì)可為富硅氧化硅、富硅氮化硅、富硅氮氧化硅、 富硅碳化硅、富硅碳氧化硅、氫化富硅氧化硅、氫化富硅氮化硅、氫化富硅氮 氧化硅及其組合。
在本發(fā)明的一實(shí)施例中，上述形成光敏介電層的方法包括進(jìn)行化學(xué)氣相沉 積工藝形成富硅介電層。此外，還可以對(duì)富硅介電層進(jìn)行準(zhǔn)分子激光退火工藝，
以形成一硅納米晶粒(SiliconNanocrystal)介電層于第一感測(cè)電極上。
而且，為實(shí)現(xiàn)上述目的，本發(fā)明在此更提出一種液晶顯示面板的制作方法， 可采用前述的本發(fā)明的任一種薄膜晶體管陣列基板來(lái)制作液晶顯示面板。首 先，以該薄膜晶體管陣列基板作為一第一基板，并且，將一第二基板跟第一基 板組裝。接著，在第一基板與第二基板之間注入一液晶層，以形成該液晶顯示 面板。
本發(fā)明將光傳感器的制作整合于薄膜晶體管陣列基板的工藝中，在透明導(dǎo) 電層與金屬電極之間形成光敏介電層，以感測(cè)外界光線。其中，由于光敏介電 層的一側(cè)為透明導(dǎo)電層，因此，外界光線可直接通過(guò)透明導(dǎo)電層照射光敏介電 層，大幅增加光傳感器的感光面積，并提升其光感測(cè)效能。此外，光敏介電層 的另一側(cè)可為金屬電極，因此，可有效阻擋背光源直接照射光敏介電層，避免 可能的噪聲影響。


圖1繪示依據(jù)本發(fā)明的一實(shí)施例的一種整合了光傳感器的液晶顯示面板 的布局9圖2繪示圖1的液晶顯示面板可能的剖面結(jié)構(gòu)示意圖；圖3繪示依據(jù)本發(fā)明的一實(shí)施例的一種薄膜晶體管陣列基板；圖4A 4J依序繪示本發(fā)明的一實(shí)施例的一種薄膜晶體管陣列基板的工藝;圖5A 5F依序繪示本發(fā)明的一實(shí)施例的一種非晶硅薄膜晶體管陣列基板的工藝；
圖6繪示本發(fā)明所形成的一種光傳感器在實(shí)際操作時(shí)，其光強(qiáng)度相對(duì)于光電流的特性曲線；
圖7繪示依據(jù)本發(fā)明的一實(shí)施例的一種液晶顯示面板，實(shí)施對(duì)環(huán)境光線的感測(cè)的系統(tǒng)架構(gòu)。
其中，附圖標(biāo)記
跳液晶顯示面板110:顯示區(qū)
120:周邊電路區(qū)130:感測(cè)區(qū)
210:上基板220:下基板
230:彩色濾光單元240:像素結(jié)構(gòu)
250:液晶層260:光傳感器
270:框膠280、290:偏光片
300:薄膜晶體管陣列基板302:顯示區(qū)
304:周邊電路區(qū)306:感測(cè)區(qū)
310:顯示薄膜晶體管312:柵極
314:半導(dǎo)體層314a:源極摻雜區(qū)
314b:漏極摻雜區(qū)314c:通道區(qū)
314d源極淺摻雜區(qū)314e:漏極淺摻雜區(qū)
316:接觸金屬插塞320:儲(chǔ)存電容
322、324:儲(chǔ)存電極326:連接金屬線
330:柵絕緣層340:層間介電層
350:保護(hù)層360:像素電極
370:周邊薄膜晶體管372:柵極
374:半導(dǎo)體層376:接觸金屬插塞
380:光傳感器382、386:感測(cè)電極
384:光敏介電層402:顯示區(qū)404:周邊電路區(qū) 410:基板
422:半導(dǎo)體區(qū)塊 422b:漏極摻雜區(qū) 422e:漏極淺摻雜區(qū) 424、 444:儲(chǔ)存電極 426a:源極摻雜區(qū) 426c:通道區(qū) 440:金屬層 450:層間介電層 454:氮化硅層 460:金屬層 464:連接金屬線 470:光敏介電層 482:介層窗
490:透明導(dǎo)電層 510:顯示薄膜晶體管 530:周邊薄膜晶體管 610:液晶顯示面板 614:光傳感器 630:控制器 650:背光源 710:圖案化掩模 802:顯示區(qū) 810:基板 830:柵絕緣層
842:通道層 852:源極 856:第一感測(cè)電極 862:介層窗
406:感測(cè)區(qū) 420:多晶硅層 422a:源極摻雜區(qū) 422d:源極淺摻雜區(qū) 422c:通道區(qū) 426:半導(dǎo)體區(qū)塊 426b:漏極摻雜區(qū)
430:柵絕緣層
442、 446:柵極
452:介層窗
456:氧化硅層
462、 466:接觸金屬插塞
468、 494:感測(cè)電極
480:保護(hù)層
484:開(kāi)孔 492:像素電極 520:儲(chǔ)存電容 540:光傳感器 612:顯示區(qū) 620:感測(cè)信號(hào) 640:控制信號(hào) 660:控制信號(hào) 720:圖案化掩模 806:感測(cè)區(qū) 822:柵極 840:半870:光敏介電層882:像素電極
890:蝕刻阻障層
880:透明導(dǎo)電層
884:感測(cè)電極892:下層介電層
940:光傳感器
具體實(shí)施例方式
請(qǐng)參考圖1，其繪示依據(jù)本發(fā)明的一實(shí)施例的一種整合了光傳感器的液晶
顯示面板的布局。如圖1所示，液晶顯示面板100至少具有一顯示區(qū)110以及位于顯示區(qū)110外圍的一周邊電路區(qū)120與一感測(cè)區(qū)130。顯示區(qū)110內(nèi)具有多個(gè)像素單元，以顯示一圖框畫面。周邊電路區(qū)120內(nèi)配置可能的驅(qū)動(dòng)組件，如掃描驅(qū)動(dòng)器(ScanDriver)或數(shù)據(jù)驅(qū)動(dòng)器(DataDriver)等。感測(cè)區(qū)130則用以配置光傳感器，借以檢測(cè)環(huán)境光線的強(qiáng)弱，并據(jù)以調(diào)節(jié)顯示器背光源(Back-light)的亮度，達(dá)到省電的效果。同時(shí)，通過(guò)檢測(cè)環(huán)境光線的強(qiáng)弱，也可以自動(dòng)調(diào)節(jié)液晶顯示面板的亮度和對(duì)比度，不僅能減緩高亮度和反光帶來(lái)的眼睛疲勞，還能降低液晶顯示面板的能量消耗。
本實(shí)施例選擇在顯示區(qū)110以外的區(qū)域設(shè)置感測(cè)區(qū)130，用以配置光傳感器。然而，在本發(fā)明的其它實(shí)施例中，在框膠內(nèi)緊鄰于顯示區(qū)的外圍區(qū)域還可能存在一擬像素區(qū)(dummy pixel region)。此時(shí)，也可以選擇將光傳感器配置于此擬像素區(qū)內(nèi)，且其并不會(huì)影響到其它正常顯示區(qū)域中的像素顯示效果。
圖2進(jìn)一步繪示圖1的液晶顯示面板的剖面結(jié)構(gòu)示意圖。如圖2所示，液晶顯示面板100具有上基板210及下基板220，其中上基板210上例如形成有多個(gè)彩色濾光單元230，而下基板220上例如形成有多個(gè)像素結(jié)構(gòu)240。此外，液晶層250被框膠270密封于上基板210與下基板220之間，而偏光片280與290分別貼附于上基板210與下基板220的外側(cè)表面。如圖1所繪示，本實(shí)施例將光傳感器260的制作整合于下基板220的工藝中，并將光傳感器260配置于顯示區(qū)110(參照?qǐng)Dl)以外的感測(cè)區(qū)域。
上述實(shí)施例所提及的下基板220及其上可能存在的組件可被稱為一薄膜晶體管陣列基板，例如是， 一低溫多晶硅薄膜晶體管陣列基板，其中通過(guò)低溫
多晶硅技術(shù)可在基板上形成薄膜晶體管所需的半導(dǎo)體層。下文將先以低溫多晶硅薄膜晶體管陣列基板為例，來(lái)說(shuō)明本發(fā)明將光傳感器整合于薄膜晶體管陣列基板的工藝的相關(guān)技術(shù)內(nèi)容。
圖3繪示依據(jù)本發(fā)明的一實(shí)施例的一種薄膜晶體管陣列基板，其中為使圖
式表達(dá)較為簡(jiǎn)明，數(shù)量可能為多個(gè)的組件在圖3中可能僅繪示一個(gè)來(lái)表示。
請(qǐng)參考圖3，薄膜晶體管陣列基板300至少劃分有顯示區(qū)302、周邊電路 區(qū)304以及感測(cè)區(qū)306。顯示區(qū)302內(nèi)具有陣列排列的顯示薄膜晶體管310， 且在可能的情況下，顯示區(qū)302內(nèi)的顯示薄膜晶體管310會(huì)結(jié)合一儲(chǔ)存電容 320，以提供較佳的顯示效果。顯示薄膜晶體管310主要包括柵極312、半導(dǎo) 體層314等元件，其中半導(dǎo)體層314的材質(zhì)可為多晶硅(polysilicon)，或是其它 半導(dǎo)體材料，且半導(dǎo)體層314中更形成有源極摻雜區(qū)314a、通道區(qū)314c、漏 極摻雜區(qū)314b，以及可選擇性地制作源極淺摻雜區(qū)314d與漏極淺摻雜區(qū)314e。 其中，源極摻雜區(qū)314a與漏極摻雜區(qū)314b可依電性需求，彼此互換其命名， 源極淺摻雜區(qū)314d與漏極淺摻雜區(qū)314e亦同。柵絕緣層330覆蓋半導(dǎo)體層 314，柵絕緣層330由介電材料所構(gòu)成，而柵極312位于通道區(qū)314c上方的柵 絕緣層330上。此外，儲(chǔ)存電容320的儲(chǔ)存電極322與半導(dǎo)體層314同樣為多 晶硅材質(zhì)，且柵絕緣層330同樣覆蓋儲(chǔ)存電極322。儲(chǔ)存電容320的儲(chǔ)存電極 324則位于儲(chǔ)存電極322上方的柵絕緣層330上，其中儲(chǔ)存電極324與柵極312 相同為金屬材質(zhì)。
請(qǐng)?jiān)賲⒖紙D3，層間介電層340位于柵絕緣層330上，并覆蓋薄膜晶體管 310的柵極312與儲(chǔ)存電容320的儲(chǔ)存電極324。接觸金屬插塞(contact metal plug)316穿過(guò)層間介電層340與柵絕緣層330而耦接到所對(duì)應(yīng)的源極摻雜區(qū) 314a與漏極摻雜區(qū)314b。連接金屬線326經(jīng)由接觸金屬插塞316穿過(guò)層間介 電層340與柵絕緣層330，而將儲(chǔ)存電容320電性耦接到薄膜晶體管310。如 圖3所示，儲(chǔ)存電極322經(jīng)由連接金屬線326電性連接至漏極摻雜區(qū)314b。 此外，層間介電層340上還配置有保護(hù)層350，其覆蓋接觸金屬插塞316。保 護(hù)層350上方還具有像素電極360，其穿過(guò)保護(hù)層350向下電性耦接到顯示薄 膜晶體管310。
請(qǐng)?jiān)賲⒖紙D3，周邊電路區(qū)304中例如具有P型薄膜晶體管、N型薄膜晶 體管或CMOS晶體管等元件。本實(shí)施例所揭示的多晶硅薄膜晶體管陣列基板 300的一個(gè)特色便是在于顯示區(qū)302與周邊電路區(qū)304的組件可以整合于相同 的工藝中制作。例如，周邊電路區(qū)304中的周邊薄膜晶體管370可以與顯示區(qū)
13302中的顯示薄膜晶體管310同時(shí)制作，而形成柵極372、半導(dǎo)體層374、接觸金屬插塞376等。進(jìn)一步而言，半導(dǎo)體層374與半導(dǎo)體層314例如是由相同的多晶硅材料層圖案化而成，柵極372與柵極312例如是由相同的金屬層圖案化而成，而接觸金屬插塞376則與接觸金屬插塞316以及連接金屬線326采用相同的工藝步驟與金屬材質(zhì)來(lái)制作。
請(qǐng)?jiān)賲⒖紙D3，本實(shí)施例在感測(cè)區(qū)306中形成光傳感器380，其包括位于層間介電層340上的感測(cè)電極382、位于感測(cè)電極382上的光敏介電層384，以及穿過(guò)保護(hù)層350而與光敏介電層384接觸的感測(cè)電極386。感測(cè)電極382可電性連接信號(hào)讀出電路，例如是設(shè)置在外圍電路區(qū)304，用以讀出光敏介電層384所感測(cè)到的光強(qiáng)度。在本實(shí)施例中，感測(cè)電極382與接觸金屬插塞376、接觸金屬插塞316以及連接金屬線326例如是由相同的金屬層圖案化而成，而感測(cè)電極386與像素電極360例如是由相同的透明導(dǎo)電層圖案化而成。此外，光敏介電層384例如是富硅介電層，其制作上采用化學(xué)氣相沉積工藝形成，利用工藝氣體比例控制，達(dá)到過(guò)量的硅含量，使硅含量超過(guò)正當(dāng)化學(xué)比例(化學(xué)當(dāng)量；Stoichiometry)，而形成富硅介電層。此外，還可進(jìn)一步選擇性地搭配準(zhǔn)分子激光退火工藝在富硅介電層中形成硅納米晶粒，粒徑介于0.5至200納米(nm)，借以形成硅納米晶粒(SiliconNanocrystal)介電層，以得到較佳的電性與光感測(cè)效果。實(shí)際適用的材質(zhì)例如可為富硅氧化硅(silicon rich oxide; SiOx)、富硅氮化硅(silicon rich nitride; SiNy)、富硅氮氧化硅(silicon rich oxynitride;SiOxNy)、富硅碳化硅(silicon rich carbide; SiCz)、富硅碳氧化硅(silicon richoxycarbide; SiOxCz)、 氫化富硅氧化硅(hydrogenated silicon rich oxide;SiHwOx)、氫化富硅氮化硅(hydrogenated silicon rich nitride; SiHwNy)或是氫化富硅氮氧化硅(hydrogenated silicon rich oxynitride; SiHwOxNy)等，其中w介于0.01至1之間，x介于0.01至2之間，y介于0.01至1.67之間。本發(fā)明并不限于上述材質(zhì)，也可選用其它富硅化合物替代。
為進(jìn)一步說(shuō)明本發(fā)明的技術(shù)內(nèi)容，下文更搭配圖示來(lái)說(shuō)明本發(fā)明的薄膜晶體管陣列基板的制作方法。
請(qǐng)參考圖4A 4J，其依序繪示本發(fā)明的一實(shí)施例的一種薄膜晶體管陣列基板的工藝。
首先，如圖4A所示，提供基板410，并且在基板410上形成圖案化的半導(dǎo)體層?；?10例如是玻璃基板或是塑料基板，其上至少劃分一顯示區(qū)402、 一周邊電路區(qū)404以及一感測(cè)區(qū)406，相關(guān)配置如上文所述。圖案化的半導(dǎo)體 層例如是多晶硅層420，可由非晶硅材料層經(jīng)準(zhǔn)分子激光退火工藝而形成，且 多晶硅層420在圖案化后形成位于顯示區(qū)402內(nèi)的半導(dǎo)體區(qū)塊422與儲(chǔ)存電極 424，以及位于周邊電路區(qū)404內(nèi)的半導(dǎo)體區(qū)塊426。
接著，如圖4B所示，在基板410上形成一圖案化掩模710，并且對(duì)該圖 案化掩模710所暴露的多晶硅層420進(jìn)行第一導(dǎo)電型摻雜，例如是P型(P+) 離子摻雜。更詳細(xì)而言，圖案化掩模710暴露出儲(chǔ)存電極424與局部的半導(dǎo)體 區(qū)塊426，通過(guò)P+離子摻雜可使儲(chǔ)存電極424具有導(dǎo)電性，并且在半導(dǎo)體區(qū) 塊426中形成源極摻雜區(qū)426a、漏極摻雜區(qū)426b以及通道區(qū)426c。
接著，如圖4C所示，形成一柵絕緣層430于基板410上，使其覆蓋半導(dǎo) 體區(qū)塊426與儲(chǔ)存電極424，柵絕緣層430由介電材料所構(gòu)成。并且，如圖4D 所示，在柵絕緣層430上形成一金屬層440，并對(duì)金屬層440進(jìn)行圖案化，而 形成柵極442、儲(chǔ)存電極444以與柵極446。此時(shí)，被圖案化后的金屬層440 上仍然保留有圖案化掩模720。因此，可通過(guò)剩余的圖案化掩模720與金屬層 440作為掩模來(lái)進(jìn)行第二導(dǎo)電型摻雜，例如是N型(N+)離子摻雜，而在柵極 442所暴露的半導(dǎo)體區(qū)塊422中形成源極摻雜區(qū)422a以及漏極摻雜區(qū)422b。 此時(shí)，若僅需對(duì)顯示區(qū)402的半導(dǎo)體區(qū)塊426進(jìn)行摻雜，可選擇性地使用金屬 屏蔽(shieldingmask)(未圖標(biāo))，遮蔽顯示區(qū)402以外的區(qū)域。
然后，如圖4E所示，對(duì)剩余的圖案化掩模720進(jìn)行等向蝕刻，并且進(jìn)一 步通過(guò)圖案化掩模720移除部份的金屬層440。此時(shí)，被蝕刻后的柵極442會(huì) 進(jìn)一步暴露出部份未被摻雜的半導(dǎo)體區(qū)塊422，之后，再對(duì)被暴露的半導(dǎo)體區(qū) 塊422進(jìn)行N型(N-)淺離子摻雜，而在半導(dǎo)體區(qū)塊422中形成如圖4E所示的 源極淺摻雜區(qū)422d以及漏極淺摻雜區(qū)422e，并且定義出通道區(qū)422c，以在源 極摻雜區(qū)422a與通道區(qū)422c之間形成源極淺摻雜區(qū)422d，并在漏極摻雜區(qū) 422b與通道區(qū)422c之間形成漏極淺摻雜區(qū)422e。
接著，如圖4F所示，移除剩余的圖案化掩模720，在柵絕緣層430上形 成一層間介電層450，以覆蓋金屬層440。并且，形成多個(gè)介層窗452于層間 介電層440與柵絕緣層430中，以分別暴露出所對(duì)應(yīng)的源極摻雜區(qū)422a與 426a、漏極摻雜區(qū)422b與426b，以及儲(chǔ)存電極424。值得一提的是，此處的層間介電層450的組成依據(jù)實(shí)際需求可以是單層或是多層結(jié)構(gòu)。更詳細(xì)而言，層間介電層450的材質(zhì)可依后續(xù)形成的光敏介電層的材質(zhì)而調(diào)整。以本實(shí)施例所繪示的層間介電層450為例，若層間介電層450為單層的氧化硅層，也可以氧化硅層作為蝕刻阻障層，則后續(xù)形成的光敏介電層便可以采用與氧化硅材料有較佳的蝕刻選擇比的富硅氮化硅(SiNy)作為材料。再則，若層間介電層450是由上層介電層的氮化硅層(silicon nitride; Si3N4) 454與下層介電層的氧化硅層(silicon oxide; Si02) 456所組成，此時(shí)上層介電層的氮化硅層454作為蝕刻阻障層，后續(xù)形成的光敏介電層的材質(zhì)便可以采用富硅氧化硅(SiOx)，選用與氮化硅材料有較佳的蝕刻選擇比的材料。其中后續(xù)使用的蝕刻氣體對(duì)層間介電層450的蝕刻速率小于對(duì)于后續(xù)形成的光敏介電層的蝕刻速率，對(duì)蝕刻阻障層454的蝕刻速率更小于層間介電層450與后續(xù)形成的光敏介電層的蝕刻速率，可達(dá)到避免對(duì)層間介電層450過(guò)度蝕刻。
然后，如圖4G所示，在層間介電層450上形成一金屬層460，而且填入介層窗452，而形成接觸金屬插塞462與466，并對(duì)金屬層460進(jìn)行圖案化，例如進(jìn)行微影與蝕刻工藝，形成連接金屬線464以及感測(cè)電極468。金屬層460的材質(zhì)除了金屬之外，也可使用其它的導(dǎo)電材質(zhì)，或者使用迭層。柵極442與所對(duì)應(yīng)的半導(dǎo)體區(qū)塊422構(gòu)成一顯示薄膜晶體管510，而接觸金屬插塞462通過(guò)所對(duì)應(yīng)的介層窗452耦接到所對(duì)應(yīng)的顯示薄膜晶體管510的源極摻雜區(qū)422a或漏極摻雜區(qū)422b。儲(chǔ)存電極424、柵絕緣層430以及儲(chǔ)存電極444構(gòu)成一儲(chǔ)存電容520，而連接金屬線464通過(guò)所對(duì)應(yīng)的第一介層窗452與其內(nèi)的接觸金屬插塞462，將所對(duì)應(yīng)的儲(chǔ)存電容520電性耦接到所對(duì)應(yīng)的顯示薄膜晶體管510，如圖所示儲(chǔ)存電極424經(jīng)由連接金屬線464電性連接至漏極摻雜區(qū)422b。此外，位于周邊電路區(qū)404內(nèi)的柵極446與所對(duì)應(yīng)的半導(dǎo)體區(qū)塊426構(gòu)成一周邊薄膜晶體管530，而接觸金屬插塞466通過(guò)所對(duì)應(yīng)的介層窗452耦接到所對(duì)應(yīng)的周邊薄膜晶體管530的源極摻雜區(qū)426a或漏極摻雜區(qū)426b。
接著，如圖4H所示，形成一圖案化光敏介電層470于感測(cè)電極468上。形成圖案化光敏介電層470的方法例如是通過(guò)等離子加強(qiáng)型化學(xué)氣相沉積工藝形成富硅介電層，例如是富硅氧化硅層、富硅氮化硅層或富硅氮氧化硅層，或是其它富硅材料層。此外，也可選擇性進(jìn)一步對(duì)所形成的材料層進(jìn)行準(zhǔn)分子激光退火工藝或者是加熱退火工藝，以形成具有較佳的電性與光感測(cè)特性的硅納米晶粒介電層。然后，對(duì)光敏介電層470進(jìn)行微影與蝕刻工藝，以形成所需 的圖案，其中蝕刻氣體對(duì)光敏介電層470的蝕刻速率大于對(duì)層間介電層450 的蝕刻速率，更大于對(duì)蝕刻阻障層454的蝕刻速率，以避免對(duì)層間介電層450 造成過(guò)度蝕刻。
然后，如圖4I所示，形成一保護(hù)層480于層間介電層450上，以覆蓋金 屬層460與光敏介電層470，保護(hù)層480例如可選用有機(jī)材料層，可兼作為平 坦層。并且，形成多個(gè)介層窗482以及一開(kāi)孔484于保護(hù)層480中，其中介層 窗482分別暴露出所對(duì)應(yīng)的連接金屬線464或接觸金屬插塞462或466，而開(kāi) 孔484暴露出光敏介電層470。
之后，如圖4J所示，形成一透明導(dǎo)電層490于保護(hù)層480上，并對(duì)透明 導(dǎo)電層490進(jìn)行圖案化，以形成像素電極492以及一感測(cè)電極494。透明導(dǎo)電 層490的材質(zhì)例如是銦錫氧化物(ITO)、銦鋅氧化物(IZO)或是其它透明導(dǎo)電材 質(zhì)。其中像素電極492通過(guò)所對(duì)應(yīng)的介層窗482耦接到所對(duì)應(yīng)的金屬連接線 464或接觸金屬插塞462，而感測(cè)電極494通過(guò)開(kāi)口 484堆棧于光敏介電層470 上，而與光敏介電層470接觸。如此，由感測(cè)電極494、光敏介電層470以及 感測(cè)電極468便可形成光傳感器540，用以感測(cè)環(huán)境的光線變化。其中，由于 光傳感器540的感測(cè)電極494為透明導(dǎo)電層，因此外界光線可直接通過(guò)感測(cè)電 極494照射光敏介電層470。在制作上，有助于大幅增加光傳感器540的感光 面積，并提升其光感測(cè)效能。此外，由于感測(cè)電極468為金屬電極，因此可有 效阻擋背光源直接照射光敏介電層470,以避免可能的噪聲影響。
上述實(shí)施例是采用七道CMOS(互補(bǔ)式摻雜薄膜晶體管)的光掩模工藝搭 配一道制作光敏介電層的光掩模工藝為例來(lái)進(jìn)行說(shuō)明，其中顯示薄膜晶體管可 為N型摻雜薄膜晶體管(NMOS)，而外圍薄膜晶體管則可為P型摻雜薄膜晶體 管(PMOS)。然而，在不脫離本發(fā)明的范圍內(nèi)，前述七道CMOS的光掩模工藝 以及顯示薄膜晶體管與外圍薄膜晶體管的摻雜型態(tài)可視實(shí)際狀況加以變更。例 如，CMOS的光掩模工藝可全部使用PMOS或是全部使用NMOS的光掩模工 藝取代。
舉例而言，本發(fā)明的一變化實(shí)施例也可以選擇在進(jìn)行圖4B所示的P型離 子摻雜之前，先對(duì)顯示薄膜晶體管的半導(dǎo)體層進(jìn)行N型離子摻雜，此時(shí)相對(duì) 地需要額外增加一道光掩模工藝來(lái)定義N型離子摻雜的區(qū)域，而成為總共八道CMOS光掩模工藝搭配一道制作光敏介電層的光掩模工藝的制作方法。
另外，本發(fā)明的另一變化實(shí)施例也可以將圖4E所示的自我對(duì)準(zhǔn)型的N型 淺離子摻雜改為在前述八道CMOS光掩模工藝中的N型離子摻雜之后實(shí)施。 此時(shí)，相對(duì)地將需要再增加一道光掩模工藝來(lái)定義N型淺離子摻雜的區(qū)域， 而成為總共九道CMOS光掩模工藝搭配一道制作光敏介電層的光掩模工藝的 制作方法。
再者，雖然前述實(shí)施例的顯示薄膜晶體管是以N型摻雜薄膜晶體管為例， 而外圍薄膜晶體管是以P型摻雜薄膜晶體管為例，但實(shí)際上，兩者的摻雜型態(tài) 可以互相交換為P型離子摻雜與N型離子摻雜。此外，前述儲(chǔ)存電容的下電 極也可以改為采用N型離子摻雜來(lái)制作。
前述實(shí)施例是以低溫多晶硅薄膜晶體管陣列基板為例來(lái)說(shuō)明本發(fā)明將光 傳感器整合于薄膜晶體管陣列基板的工藝的相關(guān)技術(shù)內(nèi)容。然而，在可能的情 況下，本發(fā)明還可以將光傳感器整合制作于其它類型的薄膜晶體管陣列基板。 為讓本領(lǐng)域的技術(shù)人員對(duì)本案技術(shù)有更進(jìn)一步的了解，下文再以非晶硅薄膜晶 體管陣列基板整合光傳感器的制作來(lái)進(jìn)行說(shuō)明。
請(qǐng)參考圖5A 5F，其依序繪示本發(fā)明的一實(shí)施例的一種非晶硅薄膜晶體管 陣列基板的工藝。為了簡(jiǎn)化說(shuō)明，本實(shí)施例省略了可能存在的共享配線、儲(chǔ)存 電容等組件，然而本領(lǐng)域技術(shù)人員應(yīng)能依據(jù)現(xiàn)有技術(shù)水平與前述實(shí)施例的內(nèi)容
判斷該些被省略組件的位置與存在的必要性，因此不再贅述。
首先，如圖5A所示，提供基板810，其中基板810例如是玻璃基板或是 塑料基板，其上至少劃分一顯示區(qū)802以及一感測(cè)區(qū)806，相關(guān)配置如上文所 述。并且，在顯示區(qū)802內(nèi)形成柵極822。
接著，如圖5B所示，形成一柵絕緣層830于基板810上，使其覆蓋柵極 822，并且在柵極822上方的柵絕緣層830上形成非晶硅材質(zhì)的半導(dǎo)體區(qū)塊 840。 一般而言，半導(dǎo)體區(qū)塊840可包括通道層842與歐姆接觸層844。
然后，如圖5C所示，形成導(dǎo)電層(未繪示)于基板810上，并且圖案化該 導(dǎo)電層，以同時(shí)形成源極852、漏極854以及第一感測(cè)電極856，其中源極852 與漏極854可依電性需求，彼此互換其命名。
之后，如圖5D所示，形成層間介電層860以覆蓋柵絕緣層830及其上的 各組件。此處的層間介電層860在某些情況下也被稱為保護(hù)層。并且，在層間
18介電層860內(nèi)形成介層窗862以及開(kāi)口 864，其中介層窗862暴露出局部的源 極852或漏極854，而開(kāi)口 864暴露出感測(cè)電極856。
接著，如圖5E所示，形成一圖案化光敏介電層870于開(kāi)口 864所暴露的 感測(cè)電極856上。如同前一實(shí)施例所述，形成圖案化光敏介電層870的方法例 如是通過(guò)等離子加強(qiáng)型化學(xué)氣相沉積工藝形成富硅介電層，例如是富硅氧化硅 層、富硅氮化硅層或富硅氮氧化硅層，或是其它富硅材料層。此外，也可選擇 性進(jìn)一步對(duì)所形成的材料層進(jìn)行準(zhǔn)分子激光退火工藝或者是加熱退火工藝，以 形成具有較佳的電性與光感測(cè)特性的硅納米晶粒介電層。然后進(jìn)行微影與蝕刻 工藝，使光敏介電層870形成所需的圖案。
然后，如圖5F所示，形成一透明導(dǎo)電層880于保護(hù)層860上，并對(duì)透明 導(dǎo)電層880進(jìn)行圖案化，以形成像素電極882以及一感測(cè)電極884。透明導(dǎo)電 層880的材質(zhì)例如是銦錫氧化物、銦鋅氧化物或是其它透明導(dǎo)電材質(zhì)。像素電 極882通過(guò)所對(duì)應(yīng)的介層窗862耦接到所對(duì)應(yīng)的源極852或漏極854，而感測(cè) 電極884位于光敏介電層870上。如此，由感測(cè)電極884、光敏介電層870以 及感測(cè)電極856可形成光傳感器940，用以感測(cè)環(huán)境的光線變化。其中，由于 光傳感器940的感測(cè)電極884為透明導(dǎo)電層，因此外界光線可直接通過(guò)感測(cè)電 極884照射光敏介電層870。在制作上，有助于大幅增加光傳感器940的感光 面積，并提升其光感測(cè)效能。此外，由于感測(cè)電極856為金屬電極，因此可有 效阻擋背光源直接照射光敏介電層870，以避免可能的噪聲影響。
值得一提的是，在前述多個(gè)實(shí)施例中，圖案化光敏介電層是先沉積材料層 并對(duì)材料層進(jìn)行蝕刻所形成。因此，在進(jìn)行蝕刻時(shí)，容易對(duì)下方的層間介電層 過(guò)度蝕刻，導(dǎo)致層間介電層的膜層厚度不均(mum)，也相對(duì)降低層間介電層對(duì) 下方組件(如薄膜晶體管)的保護(hù)效果。
有鑒于此，本發(fā)明可以挑選與光敏介電層具有較高的蝕刻選擇比的材料來(lái) 制作層間介電層，也就是說(shuō)蝕刻氣體對(duì)光敏介電層的蝕刻速率大于對(duì)層間介電 層的蝕刻速率。舉例而言，若采用富硅氮化硅作為光敏介電層的材料，則層間 介電層的材料例如是與富硅氮化硅材料有較佳的蝕刻選擇比的氧化硅。另外， 若光敏介電層的材質(zhì)是富硅氧化硅，則可以選用氮化硅層作為層間介電層的材 料。當(dāng)然，層間介電層也可以是由多個(gè)材料層堆棧而成，而選用與光敏介電層 具有較佳的蝕刻選擇比的材料來(lái)制作最上層的材料層。從另一個(gè)角度來(lái)看，本發(fā)明可以在形成層間介電層之后，在層間介電層上 更可選擇性地形成與光敏介電層有更高的蝕刻選擇比的一蝕刻阻障層，來(lái)進(jìn)一 步減少在圖案化光敏介電層時(shí)，可能對(duì)下方的層間介電層過(guò)度蝕刻的問(wèn)題。此 蝕刻阻障層的材料選用，如同前述，可與光敏介電層的材料進(jìn)行搭配，以獲得 較佳的工藝效果。
在此進(jìn)一步引述圖5A-5F所繪示的非晶硅薄膜晶體管陣列基板的工藝進(jìn) 行說(shuō)明，以更清楚說(shuō)明本發(fā)明在層間介電層上形成蝕刻阻障層的技術(shù)內(nèi)容。
層間介電層860除了單層之外，在一變化實(shí)施例中，如圖5D所示，層間 介電層860可以先形成一下層介電層892，再形成一蝕刻阻障層890于下層介 電層892上。并且，同時(shí)在蝕刻阻障層890與下層介電層892中形成介層窗 862以及開(kāi)口 864。此時(shí)，蝕刻阻障層890的材料選用便可如前述，視后續(xù)形 成的光敏介電層870的材質(zhì)來(lái)選擇蝕刻阻障層890的材質(zhì)，選用與光敏介電層 870具有較佳的蝕刻選擇比的材料來(lái)制作蝕刻阻障層890。較佳者，光敏介電 層870相對(duì)于蝕刻阻障層890的蝕刻選擇比大于光敏介電層870相對(duì)于下層介 電層892的蝕刻選擇比。
如此一來(lái)，在變化實(shí)施例中進(jìn)行圖5E所繪示的圖案化工藝時(shí)，由于下層 介電層892上有蝕刻阻障層890保護(hù)，因此，即使發(fā)生過(guò)度蝕刻的現(xiàn)象也不會(huì) 擴(kuò)及到下層介電層892,可以保持下層介電層892的完整。此外，若選用與光 敏介電層870具有較佳的蝕刻選擇比的材料來(lái)制作蝕刻阻障層890，也可以有 效降低過(guò)度蝕刻的現(xiàn)象，有助于提高工藝的良率。
前述實(shí)施例形成蝕刻阻障層的技術(shù)也可以被應(yīng)用于如圖4A 4J所繪示的 多晶硅薄膜晶體管陣列基板的工藝中，而在層間介電層450上形成蝕刻阻障 層，以得到類似的效果，然其詳細(xì)步驟與內(nèi)容在此不再贅述。
最后，如圖2所示，將上基板跟下基板組裝，并在該上基板與下基板之間 注入一液晶層，以形成所需的顯示面板。
圖6繪示本發(fā)明所形成的一種光傳感器在實(shí)際操作時(shí)，其光強(qiáng)度相對(duì)于光 電流的特性曲線。在此舉例的實(shí)施例中，經(jīng)測(cè)試的光傳感器，其上電極的材質(zhì) 為銦錫氧化物，下電極為鈦/鋁/鈦的金屬層，在上電極與下電極之間施加3伏 特的偏壓的條件下，可以發(fā)現(xiàn)其光電流與光強(qiáng)度大致呈理想的線性關(guān)系。換言 之，本發(fā)明的光傳感器確實(shí)是可以被實(shí)際應(yīng)用的。圖7繪示依據(jù)本發(fā)明的一實(shí)施例的一種液晶顯示面板，實(shí)施對(duì)環(huán)境光線的
感測(cè)的系統(tǒng)架構(gòu)。如圖7所示，液晶顯示面板610具有顯示區(qū)612，且光傳感 器614配置于顯示區(qū)612外。運(yùn)作時(shí)，光傳感器614接收環(huán)境光線，并對(duì)應(yīng)輸 出感測(cè)信號(hào)620至控制器630?？刂破?30接收感測(cè)信號(hào)620之后，可選擇對(duì) 應(yīng)輸出控制信號(hào)640至背光源650，以調(diào)節(jié)背光源的亮度，達(dá)到省電的效果。 此外，控制器630也可以選擇對(duì)應(yīng)輸出控制信號(hào)660至液晶顯示面板610，以 依據(jù)環(huán)境光線的強(qiáng)弱，自動(dòng)調(diào)節(jié)液晶顯示面板610顯示的亮度和對(duì)比度，當(dāng)然 也可以同時(shí)輸出控制信號(hào)640與控制信號(hào)660。如此，有助于減緩高亮度和反 光造成的眼睛疲勞，也能降低液晶顯示面板610的能量消耗。
當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情 況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但 這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種薄膜晶體管陣列基板的制作方法，其特征在于，包括提供一基板，該基板至少具有一顯示區(qū)與一感測(cè)區(qū)；形成一圖案化半導(dǎo)體層于該基板上，其中該圖案化半導(dǎo)體層包括位于該顯示區(qū)內(nèi)的一半導(dǎo)體區(qū)塊與一第一儲(chǔ)存電極；對(duì)該半導(dǎo)體區(qū)塊與該第一儲(chǔ)存電極進(jìn)行一離子摻雜工藝，其中該半導(dǎo)體區(qū)塊內(nèi)形成有一源極摻雜區(qū)、一漏極摻雜區(qū)以及位于該源極摻雜區(qū)與該漏極摻雜區(qū)之間的一通道區(qū)；形成一柵絕緣層于該基板上，并覆蓋該半導(dǎo)體區(qū)塊與該第一儲(chǔ)存電極；形成一第一圖案化金屬層于該柵絕緣層上，其中該第一圖案化金屬層包括對(duì)應(yīng)于該通道區(qū)的一柵極以及對(duì)應(yīng)于該第一儲(chǔ)存電極的一第二儲(chǔ)存電極；形成一層間介電層于該柵絕緣層上，并覆蓋該第一圖案化金屬層；形成多個(gè)第一介層窗于該層間介電層與該柵絕緣層中，其中該些第一介層窗分別暴露出所對(duì)應(yīng)的該源極摻雜區(qū)、該漏極摻雜區(qū)及該第一儲(chǔ)存電極；形成一第二圖案化金屬層于該層間介電層上，并且填入該些第一介層窗中，其中該第二圖案化金屬層包括至少一連接金屬線以及一第一感測(cè)電極，該第一感測(cè)電極位于該感測(cè)區(qū)內(nèi)，且該第一儲(chǔ)存電極經(jīng)由該連接金屬線電性連接至該漏極摻雜區(qū)；形成一圖案化光敏介電層于該第一感測(cè)電極上；形成一保護(hù)層于該層間介電層上，以覆蓋該第二圖案化金屬層與該圖案化光敏介電層；形成多個(gè)第二介層窗以及一開(kāi)孔于該保護(hù)層中，其中該些第二介層窗分別暴露出所對(duì)應(yīng)的該連接金屬線，該開(kāi)孔暴露出該圖案化光敏介電層；以及形成一圖案化透明導(dǎo)電層于該保護(hù)層上，并填入該些第二介層窗與該開(kāi)孔中，其中該圖案化透明導(dǎo)電層包括一像素電極以及一第二感測(cè)電極，該像素電極通過(guò)所對(duì)應(yīng)的該第二介層窗耦接到所對(duì)應(yīng)的該連接金屬線，該第二感測(cè)電極通過(guò)該開(kāi)口堆棧于該圖案化光敏介電層上。
2. 根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板的制作方法，其特征在于， 對(duì)該半導(dǎo)體區(qū)塊與該第一儲(chǔ)存電極進(jìn)行離子摻雜包括分別對(duì)該些第一儲(chǔ)存電極進(jìn)行第一導(dǎo)電型摻雜以及對(duì)該些半導(dǎo)體區(qū)塊進(jìn)行第二導(dǎo)電型摻雜，其中該第一導(dǎo)電型摻雜與該第二導(dǎo)電型摻雜分別為P型離子摻雜與N型離子摻雜。
3. 根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板的制作方法，其特征在于， 對(duì)該些半導(dǎo)體區(qū)塊進(jìn)行離子摻雜的步驟是在形成第一圖案化金屬層的步驟之 后，以通過(guò)該柵極作為掩模，對(duì)其所暴露的該源極摻雜區(qū)與該漏極摻雜區(qū)進(jìn)行 離子摻雜。
4. 根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板的制作方法，其特征在于， 更包括在對(duì)每一半導(dǎo)體區(qū)塊進(jìn)行離子摻雜并形成該源極摻雜區(qū)、該漏極慘雜區(qū) 及該通道區(qū)之后，縮小該柵極并以該柵極作為掩模，對(duì)每一半導(dǎo)體區(qū)塊進(jìn)行淺 離子摻雜，以在該源極摻雜區(qū)與該通道區(qū)之間形成一源極淺摻雜區(qū)，并在該漏 極摻雜區(qū)與該通道區(qū)之間形成一漏極淺摻雜區(qū)。
5. 根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板的制作方法，其特征在于， 該基板更具有一外圍電路區(qū)，且在形成該顯示區(qū)內(nèi)的該些顯示薄膜晶體管時(shí)， 更同時(shí)形成多個(gè)周邊薄膜晶體管于該外圍電路區(qū)內(nèi)。
6. 根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板的制作方法，其特征在于， 該圖案化光敏介電層包括一富硅介電層。
7. 根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板的制作方法，其特征在于， 該富硅介電層的材質(zhì)包括富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化 硅、富硅碳氧化硅、氫化富硅氧化硅、氫化富硅氮化硅、氫化富硅氮氧化硅及 其組合。
8. 根據(jù)權(quán)利要求6所述的薄膜晶體管陣列基板的制作方法，其特征在于， 形成該富硅介電層的方法包括進(jìn)行化學(xué)氣相沉積工藝。
9. 根據(jù)權(quán)利要求6所述的薄膜晶體管陣列基板的制作方法，其特征在于， 更包括進(jìn)行一準(zhǔn)分子激光退火工藝，以該富硅介電層形成一硅納米晶粒介電 層。
10. —種薄膜晶體管陣列基板的制作方法，其特征在于，包括 提供一基板，該基板具有一顯示區(qū)與一感測(cè)區(qū)，其中該顯示區(qū)內(nèi)形成有至少一顯示薄膜晶體管，該感測(cè)區(qū)內(nèi)形成有一第一感測(cè)電極，并且在該基板上配 置有一層間介電層，該層間介電層覆蓋該顯示薄膜晶體管并且暴露出該第一感 測(cè)電極；形成一圖案化光敏介電層于該第一感測(cè)電極上；以及形成一圖案化透明導(dǎo)電層于該基板上方，其中該圖案化透明導(dǎo)電層包括一 像素電極以及一第二感測(cè)電極，該像素電極耦接到所對(duì)應(yīng)的該顯示薄膜晶體 管，該第二感測(cè)電極位于該圖案化光敏介電層上。
11. 根據(jù)權(quán)利要求10所述的薄膜晶體管陣列基板的制作方法，其特征在 于，先形成該層間介電層于該基板上，之后，再形成該第一感測(cè)電極于該層間 介電層上。
12. 根據(jù)權(quán)利要求ll所述的薄膜晶體管陣列基板的制作方法，其特征在 于，在形成該圖案化光敏介電層之后并且在形成該圖案化透明導(dǎo)電層之前，更 包括形成一保護(hù)層于該層間介電層上；以及形成一開(kāi)孔于該保護(hù)層中，以暴露出該光敏介電層，其中后續(xù)形成的該像 素電極位于該圖案化保護(hù)層上，并向下耦接到所對(duì)應(yīng)的該顯示薄膜晶體管，該 第二感測(cè)電極通過(guò)該開(kāi)口堆桟于該光敏介電層上。
13. 根據(jù)權(quán)利要求10所述的薄膜晶體管陣列基板的制作方法，其特征在 于，先形成該第一感測(cè)電極于該基板上，之后再形成該層間介電層，并且圖案 化該層間介電層以暴露出該第一感測(cè)電極。
14. 根據(jù)權(quán)利要求13所述的薄膜晶體管陣列基板的制作方法，其特征在 于，該第一感測(cè)電極是在制作該顯示薄膜晶體管的過(guò)程中同時(shí)形成。
15. 根據(jù)權(quán)利要求10所述的薄膜晶體管陣列基板的制作方法，其特征在 于，形成該層間介電層包括下列步驟形成一下層介電層； 形成一蝕刻阻障層于該下層介電層上。
16. 根據(jù)權(quán)利要求15所述的薄膜晶體管陣列基板的制作方法，其特征在 于，該圖案化光敏介電層相對(duì)于該蝕刻阻障層的蝕刻選擇比大于該圖案化光敏 介電層相對(duì)于該下層介電層的蝕刻選擇比。
17. 根據(jù)權(quán)利要求10所述的薄膜晶體管陣列基板的制作方法，其特征在 于，該基板更具有一外圍電路區(qū)，且該外圍電路區(qū)內(nèi)具有至少一周邊薄膜晶體 管，后續(xù)形成的該層間介電層更覆蓋該些周邊薄膜晶體管。
18. 根據(jù)權(quán)利要求10所述的薄膜晶體管陣列基板的制作方法，其特征在于，該圖案化光敏介電層包括一富硅介電層。
19.士曰板士T7壬ll面vBr i。 ft;4士66、強(qiáng)B貧旦乂+敏Rt五il宜tt; 6h生ll/zt七、、/土 甘脈々不先 丄》.'i'ix:i/o'i入化畫J:5z:^)、 丄u 〃i ^a:u:jf守Ai天HH r+、曰r卞7'j坐'i^u:j rp'j i卜/j i厶，六n'iit:i工于，該富硅介電層的材質(zhì)包括富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅、富硅碳氧化硅、氫化富硅氧化硅、氫化富硅氮化硅、氫化富硅氮氧化硅及其組合。
20. 根據(jù)權(quán)利要求18所述的薄膜晶體管陣列基板的制作方法，其特征在 于，形成該富硅介電層的方法包括進(jìn)行化學(xué)氣相沉積工藝。
21. 根據(jù)權(quán)利要求18所述的薄膜晶體管陣列基板的制作方法，其特征在 于，更包括進(jìn)行一準(zhǔn)分子激光退火工藝，以該富硅介電層形成一硅納米晶粒介 電層。
22. —種液晶顯示面板的制作方法，其特征在于，包括 提供一第一基板，該第一基板具有一顯示區(qū)與一感測(cè)區(qū)，其中該顯示區(qū)內(nèi)已形成有至少一顯示薄膜晶體管，該感測(cè)區(qū)內(nèi)已形成有一第一感測(cè)電極，并且 在該第一基板上配置有一層間介電層，該層間介電層覆蓋該顯示薄膜晶體管并 且暴露出該第一感測(cè)電極；形成一圖案化光敏介電層于該第一感測(cè)電極上；以及形成一圖案化透明導(dǎo)電層于該第一基板上方，其中該圖案化透明導(dǎo)電層包 括一像素電極以及一第二感測(cè)電極，該像素電極耦接到所對(duì)應(yīng)的該顯示薄膜晶 體管，該第二感測(cè)電極位于該圖案化光敏介電層上；以及將一第二基板跟該第一基板組裝，并在該第一基板與該第二基板之間注入 一液晶層。
全文摘要
本發(fā)明公開(kāi)了一種薄膜晶體管陣列基板的制作方法，整合了光傳感器的制作，在透明導(dǎo)電層與金屬電極之間形成光敏介電層，以感測(cè)外界光線。由于光傳感器采用透明導(dǎo)電層作為一電極，因此外界光線可直接通過(guò)透明導(dǎo)電層照射光敏介電層，大幅增加光傳感器的感光面積，并提升其光感測(cè)效能。此外，光敏介電層的另一側(cè)可為金屬電極，因此可有效阻擋背光源直接照射光敏介電層，避免噪聲影響。一種采用上述的薄膜晶體管陣列基板的液晶顯示面板的制作方法也被提出。
文檔編號(hào)H01L21/84GK101494202SQ20091000653
公開(kāi)日2009年7月29日 申請(qǐng)日期2009年2月17日 優(yōu)先權(quán)日2008年5月21日
發(fā)明者卓恩宗, 莊銘宏, 彭佳添, 徐源竣, 曾泓瑋, 林昆志, 石靖節(jié), 翁健森 申請(qǐng)人:友達(dá)光電股份有限公司