專利名稱：：一種基于有序介孔的單電子晶體管及其制備方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及單電子晶體管及其制備方法，特別是一種基于有序介孔的單電子晶體管及其利用納米化學(xué)與物理加工方法制備該器件的方法。
背景技術(shù)：
：以金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件為主流的集成電路一直遵循著摩爾定律迅速發(fā)展。當(dāng)前MOSFET的最小特征尺寸已達(dá)到65nm。隨著特征尺寸進(jìn)入納米量級，MOSFET表現(xiàn)出強(qiáng)烈的量子效應(yīng)，邏輯功能受到嚴(yán)重挑戰(zhàn)。因此，研發(fā)納米尺度下能夠正常工作的電子邏輯器件迫在眉睫，已成為集成電路制造領(lǐng)域的研究熱點。單電子晶體管具有尺寸小、速度快、功耗低、可大規(guī)模集成等優(yōu)點，具有十分廣闊的應(yīng)用前景，可用于單電子存儲器、單電子邏輯電路、電流標(biāo)準(zhǔn)、電阻標(biāo)準(zhǔn)、溫度標(biāo)準(zhǔn)、超靈敏靜電計、微波或紅外探測器等各類應(yīng)用環(huán)境。因此，單電子晶體管已經(jīng)成為未來替代MOS晶體管的重要候選器件之一。典型的單電子晶體管由量子點、源極、漏極和柵極組成。單電子晶體管的正常工作要求量子點的靜電勢能能級間隔顯著大于電子本身的熱運動能量，才能將電子能量的隨機(jī)熱漲落造成的電子隨機(jī)隧穿事件減弱到可以忽略的水平，即垂>>&7，其中e為電子電量，kB為玻爾茲曼常數(shù)，T為器件的絕對溫度。為保證單電子晶體管在常溫下正常工作，量子點的電容C必須小于laF，對應(yīng)量子點的尺寸應(yīng)小于10nm。當(dāng)前主流的微納米刻蝕加工工藝只能支持尺寸30rnn以上的結(jié)構(gòu)制作。申請?zhí)枮?00710064857.X的中國專利公開了一種基于SOI量子線的單電子晶體管及其制作方法，這種單電子晶體管包括源極、漏極、柵極、量子線和在SOI襯底上包裹量子線的金屬柵。利用金屬柵對量子線的勢壘受限形成隧道結(jié)和量子點，實現(xiàn)了量子點有效尺寸可調(diào)的單電子晶體管。其主要工藝步驟為先進(jìn)行電子束曝光和干法刻蝕制作源極、漏極和量子線，然后通過蒸發(fā)金屬、光刻和二次電子束曝光方法制作金屬柵。盡管利用金屬柵可以使量子線受限，形成有效尺寸可調(diào)的量子點，使得器件能夠在常溫下工作，但是其量子線通過電子束曝光和干法刻蝕制備，尺寸為100nm至800nm，與當(dāng)前CMOS器件的尺寸相比沒有優(yōu)勢。申請專利號為01100835.0和01100834.2的中國專利公開了點接觸平面柵型單電子晶體管及其制備方法(一)和點接觸平面柵型單電子晶體管及其制備方法(二)，這種單電子晶體管結(jié)構(gòu)包括源極、漏極和柵極，源極和漏極之間為窄通道，窄通道兩邊是點接觸平面柵。其主要工藝步驟為先通過曝光和刻蝕制備源極、漏極和寬通道，然后用過腐蝕法將寬通道減細(xì)為窄通道，然后套刻曝光制備點接觸平面柵和柵極。該專利同樣利用額外的點接觸平面柵來使窄通道受限為量子點，使得器件能夠在常溫下工作，但是含有量子點的窄通道使用光刻方法來制備，窄通道長度大于50nm，與MOSFET器件的尺寸相比沒有優(yōu)勢。因此，采用當(dāng)前主流的微納米刻蝕加工工藝來制作單電子晶體管的量子點，這種單電子晶體管的集成度與與MOSFET器件的集成度相比沒有優(yōu)勢。利用自組織法可以生長尺寸小于10nm的納米結(jié)構(gòu)。專利號為6,984,845的美國專利公開了采用納米粒子的單電子晶體管(Single-electrontransistorusingnanoparticles)，這禾中單電子晶體管包含源極、漏極、柵極和陷在源極與漏極間槽中的納米粒子。源極、漏極和柵極采用當(dāng)前主流的微納米刻蝕加工工藝來制作，納米粒子先采用物理或化學(xué)方法制備，尺寸在lnm至100nm之間，然后噴濺到源極和漏極之間作為量子點。這樣噴濺形成的量子點排列是不規(guī)則的。專利號為7,067,341的美國專利公開了基于金屬納米團(tuán)簇電遷移的單電子晶體管制備方法(Singleelectrontransistormanufacturingmethodbyelectro-migrationofmetallicnanodusters)。該方法首先采用當(dāng)前主流的微納米刻蝕加工工藝來制作源極、漏極和柵極，然后泡在懸浮了尺寸在lnm至lOOnm之間的納米粒子的溶液中，在源極和漏極間施加電壓，納米粒子就會受電場力吸引，吸附在源漏極之間，形成量子點。這樣電場力吸附形成的量子點排列，同樣是不規(guī)則的。利用已制備的納米粒子或團(tuán)簇作為量子點，能夠保證單電子晶體管在常溫下工作。但是，量子點在排列表面的分布是不規(guī)則且不可控的，難以有效控制納米結(jié)構(gòu)的有序排列并大規(guī)模集成性質(zhì)高度一致的常溫單電子晶體管。專利號為6,673,717的美國專利公開了一種單電子晶體管用納米微孔的制備方法(Methodsforfabricatingnanoporesforsingle-electrondevices)，在制作好的源極和漏極間加電壓，電泳現(xiàn)象會在源極和漏極之間產(chǎn)生尺寸在lnm至20nm之間的納米微孔，然后在微孔中沉積金屬，沉積的金屬作為單電子晶體管的量子點。但是該微孔的排列同樣是亂序的，不能保證制備的單電子晶體管性質(zhì)一致可控。因此，要大規(guī)模生產(chǎn)常溫下工作的單電子晶體管，關(guān)鍵是要制備有序可控的尺寸小于lOnm的量子點。有序介孔材料是一類孔徑在l50nm之間、孔徑均一且孔道排列有序的多孔固體材料。利用有序介孔材料能夠制備排列整齊的大規(guī)模量子點陣列，且量子點尺寸可以控制在10nm以下，足以支持單電子晶體管在常溫下穩(wěn)定工作。因此，基于有序介孔，有希望構(gòu)建出性能穩(wěn)定可控的納米常溫邏輯器件。專利號為6，414，333和6,479,365的美國專利公開了基于多孔硅的單電子晶體管(Singleelectrontransistorusingporoussilicon)禾口基于多孑L硅的單電子晶體管及其制備方法(Singleelectrontransistorusingporoussiliconandmanufacturingmethodthereof)。該晶體管包含源極、漏極、柵極和源極與漏極之間的多孔硅。多孔硅是包含了大量介孔的無定形硅。在一定制備工藝下，可以實現(xiàn)多孔硅中介孔的有序化，成為有序介孔，孔徑小于5nm，孔壁邊長小于2.5nm。盡管將多孔硅的孔壁作為單電子晶體管的量子點，實現(xiàn)了單電子晶體管在常溫下的正常工作。但由于硅的導(dǎo)電性比金屬和摻雜半導(dǎo)體差，且孔壁互相連接，造成量子點之間隔離性能不良，各量子點間勢壘小于空氣勢壘和絕緣體勢壘，因此單電子晶體管開關(guān)比低。
發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題是，針對目前單電子晶體管量子點尺寸過大、量子點排列無序和量子點隔離性能差的問題，利用排列規(guī)則整齊的有序介孔作為制備單電子晶體管中量子點的模板，來制備基于有序介孔的單電子晶體管，使得這種單電子晶體管能夠在常溫下正常工作，且便于大規(guī)模制備和集成?；谟行蚪榭椎膯坞娮泳w管由襯底、源極、漏極、柵極、有序介孔層和絕緣層組成。源極和漏極位于襯底表面；有序介孔層位于襯底表面，且位于源極和漏極之間；有序介孔層的有序介孔中組裝有納米粒子，作為單電子晶體管的量子點；絕緣層覆蓋于有序介孔層的上面；柵極位于絕緣層的上面。襯底厚度hi為400um至2mm，采用表面平整的絕緣體或表面上有一層平整絕緣體的半導(dǎo)體材料或?qū)w材料制成?？紤]晶格匹配與制備的成本與難度，優(yōu)選玻璃、表面有一層厚度為50nm至50um的二氧化硅的單晶硅或三氧化二鋁(Al203)。源極和漏極制備于襯底表面，源極和漏極的厚度h2為5nm至500nm，源極和漏極之間的距離d4為5nm至20nm。有序介孔層采用介孔孔徑dl為lnm至8nm、孔壁厚度d2為lnm至3nm的絕緣有序介孔材料制成，通過溶膠自組織法或電泳法制備于襯底表面，厚度h3為50nm至500nm?？紤]晶格匹配與制備成本，優(yōu)選二氧化硅(Si02)有序介孔材料或三氧化二鋁(Al203)有序介孔材料?？紤]制備難度與常溫下單電子晶體管工作效果的顯著性，優(yōu)選介孔孔壁厚度為lnm至2nm。有序介孔中組裝的納米粒子特征尺寸(即器件某個方向能夠?qū)崿F(xiàn)的最小長度)d3為0.5nm至8nm，考慮制備效果，優(yōu)選特征尺寸d3為lnm至8nm。絕緣層濺射、蒸發(fā)或沉積于有序介孔層上面，為致密結(jié)實的絕緣介電材料，其厚度h4為3nm至30nm。考慮制備成本和難度，優(yōu)選二氧化硅(Si02)和二氧化鈦(Ti02)材料制成。柵極制備于絕緣層上面，厚度h5為5nm至500nm。柵極覆蓋源極和漏極之間的量子點，柵極和量子點之間隔有絕緣層。源極、漏極、柵極和有序介孔中組裝的納米粒子均可采用1)金屬(Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe)以及它們之間的任意的復(fù)合層，2)由PvN、As、B摻雜到Si、Ge、SiGe、GaN、GaAs、InP半導(dǎo)體材料中的復(fù)合材料制備?？紤]制備效果，源極、漏極、柵極優(yōu)選W、Al、Pt材料，納米粒子優(yōu)選Au或Pt。制備本發(fā)明的步驟如下-第一步，采用厚度hl為400um至2mm，表面平整的絕緣體或表面上有一層平整絕緣體的半導(dǎo)體材料或?qū)w材料制備清潔平整絕緣的襯底?？紤]晶格匹配與制備的成本與難度，優(yōu)選玻璃、表面有一層厚度為50nm至50um的二氧化硅的單晶硅或者三氧化二鋁(Al203)。第二步，制備有序介孔層、源極和漏極。在順序上可以先在襯底表面制備組裝有納米粒子的有序介孔層，然后在組裝有納米粒子的有序介孔層的周圍制備源極和漏極；也可以先在襯底表面制備源極和漏極，然后在源極和漏極之間制備組裝有納米粒子的有序介孔層；也可以先在襯底表面制備源極和漏極的一部分，然后在源極和漏極之間制備組裝有納米粒子的有序介孔層，最后制備源極和漏極的剩余部分；還可以先在襯底表面制備源極和漏極的一部分，然后在源極和漏極之間制備有序介孔層，再制備剩余部分的源極和漏極，最后在有序介孔層中組裝納米粒子。制備源極和漏極的方法為利用光刻(PL)、電子束光刻(EBL)、離子束光刻(IBL)、聚焦電子束誘導(dǎo)沉積(FEB)、聚焦離子束誘導(dǎo)沉積(FIB)、干法刻蝕(DE)或濕法刻蝕(WE)的方法制備厚度h2為5nm至500nrn的源極和漏極。源極和漏極之間的距離d4為5nm至20nm。源極和漏極的材料可采用1)金屬(Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe)以及它們之間的任意的復(fù)合層，2)由P、N、As、B摻雜到Si、Ge、SiGe、GaN、GaAs、InP半導(dǎo)體材料中的復(fù)合材料?？紤]制備效果，優(yōu)選W、Al、Pt材制備組裝有納米粒子的有序介孔層的方法為有序介孔層釆用絕緣有序介孔材料，利用溶膠自組織法或電泳法制備在襯底表面，厚度h3為50nm至500nm，孔徑dl為lnm至8nm、孔壁厚度d2為lnm至3nm?？紤]晶格匹配與制備成本，優(yōu)選二氧化硅有序介孔材料或三氧化二鋁有序介孔材料?？紤]制備難度與常溫下單電子晶體管工作效果的顯著性，優(yōu)選介孔孔壁厚度為lnm至2nm。介孔中組裝的納米粒子尺寸d3為0.5nm至8nm，可采用1)金屬(Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe)以及它們之間的任意的復(fù)合層，2)由P、N、As、B摻雜到Si、Ge、SiGe、GaN、GaAs、InP半導(dǎo)體材料中的復(fù)合材料?？紤]組裝效果，優(yōu)選Au和Pt材料制作納米粒子，尺寸d3為lnm至3nm。組裝方法可采用1)通過化學(xué)反應(yīng)和自組織生長的方法在介孔中生長納米粒子，2)通過沉積或濺射的方法使納米粒子進(jìn)入介孔，3)通過液體滲透的方法，使納米粒子滲透進(jìn)入介孔。第三步，制備絕緣層，方法為在組裝有納米粒子的有序介孔層上面采用濺射、蒸發(fā)或沉積的方法制備一層厚度h4為3nm—30nm的致密結(jié)實的絕緣介電材料?？紤]制備成本和難度，優(yōu)選二氧化硅和二氧化鈦材料。第四步，在絕緣層的上面制備柵極，方法為利用光刻(PL)、電子束光刻(EBL)、離子束光刻(IBL)、聚焦電子束誘導(dǎo)沉積(FEB)、聚焦離子束誘導(dǎo)沉積(FIB)、干法刻蝕(DE)或濕法刻蝕(WE)的方法制備厚度h5為5nm至500nm的柵極。柵極的材料可采用1)金屬(Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe)以及它們之間的任意的復(fù)合層，2)由P、N、As、B慘雜到Si、Ge、SiGe、GaN、GaAs、InP半導(dǎo)體材料中的復(fù)合材料。考慮制備效果，優(yōu)選W、Al、Pt材料。本發(fā)明所述方法的技術(shù)效果是1.利用孔徑為lnm至8nm的有序介孔，能夠制備出尺寸為0.5nm至8nm的量子點，實現(xiàn)單電子晶體管在常溫下的正常工作；2.利用有序介孔的高有序度，能夠保證量子點排列的有序度，提高單電子晶體管大規(guī)模制備和集成的可靠性；3.有序介孔孔徑大小的控制工藝成熟，能夠精確調(diào)整內(nèi)部組裝的量子點尺寸，進(jìn)而調(diào)節(jié)單電子晶體管的工作特性。采用本發(fā)明所述方法制備的單電子晶體管可以達(dá)到以下技術(shù)效果1.量子點的尺寸為0.5nm至8nm，小于10nm，滿足常溫下工作的要求；2.有序介孔層的介孔具有高有序度，能夠保證量子點排列的有序度，使得單電子晶體管集成度和可靠性高。3.使用有序介孔中組裝的納米粒子作為量子點，量子點間的隔離性能良好，單電子晶體管開關(guān)比高。圖1為本發(fā)明基于有序介孔的單電子晶體管側(cè)視圖。具體實施例方式圖l為本發(fā)明基于有序介孔的單電子晶體管側(cè)視圖。底部為襯底l，采用清潔平整的玻璃、表面沉積或氧化為二氧化硅的單晶硅或三氧化二鋁，其厚度hl為400um2mm;源極2和漏極3制備于襯底1表面，其厚度h2為5nm500nm;有序介孔層6制備于襯底1表面，其厚度h3為50nm500nm，其有序介孔的孔徑dl為lnm8nm、有序介孔的孔壁厚度d2為lnm3nm;有序介孔層6的有序介孔中組裝有納米粒子5，納米粒子5的尺寸d3為0.5nm8nm;源極2和漏極3之間的距離d4為5nm至20nm;絕緣層7在源極2、漏極3和有序介孔層6上面，其厚度h4為3nm30nm;柵極4制備于絕緣層7上面，其厚度h5為5nm至500nm。表1是采用本發(fā)明所述的制備方法，采用不同的材料制備出的具有不同量子點尺寸的基于有序介孔的單電子晶體管的實施例的情況。從此表可以看出，本發(fā)明的量子點尺寸介于0.5nm至8nm，保證了本發(fā)明在常溫下的正常工作。表l<table>tableseeoriginaldocumentpage14</column></row><table><table>tableseeoriginaldocumentpage15</column></row><table><table>tableseeoriginaldocumentpage16</column></row><table>權(quán)利要求1.一種基于有序介孔的單電子晶體管，包括襯底(1)、源極(2)、漏極(3)、柵極(4)和絕緣層(7)，其特征在于它還包括有序介孔層(6)；源極(2)和漏極(3)位于襯底(1)表面，有序介孔層(6)位于襯底(1)表面且位于源極(2)和漏極(3)之間，有序介孔層(6)的有序介孔中組裝有作為單電子晶體管的量子點的納米粒子(5)，絕緣層(7)覆蓋于有序介孔層(6)的上面，柵極(4)位于絕緣層(7)的上面；襯底(1)采用表面平整的絕緣體或表面上有一層平整絕緣體的半導(dǎo)體材料或?qū)w材料制成；有序介孔層(6)采用介孔孔徑d1為1nm至8nm、孔壁厚度d2為1nm至3nm的絕緣有序介孔材料制成，通過溶膠自組織法或電泳法制備于襯底(1)表面；有序介孔中組裝的納米粒子(5)特征尺寸即器件某個方向能夠?qū)崿F(xiàn)的最小長度d3為0.5nm至8nm；絕緣層(7)濺射、蒸發(fā)或沉積于有序介孔層(6)上面，為致密結(jié)實的絕緣介電材料；柵極(4)制備于絕緣層(7)上面，柵極(4)覆蓋源極(2)和漏極(3)之間的量子點；源極(2)、漏極(3)、柵極(4)、納米粒子(5)均采用金屬——Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe以及它們之間的任意的復(fù)合層或由P、N、As、B摻雜到Si、Ge、SiGe、GaN、GaAs、InP半導(dǎo)體材料中的復(fù)合材料制成。2.如權(quán)利要求1所述的基于有序介孔的單電子晶體管，其特征在于襯底(1)優(yōu)選玻璃、表面有一層厚度為50nm至50um的二氧化硅的單晶硅或三氧化二鋁八1203，襯底(1)厚度hl為400um至2mm。3.如權(quán)利要求1所述的基于有序介孔的單電子晶體管，其特征在于源極(2)和漏極(3)厚度h2為5nm至500nm，源極(2)和漏極(3)之間的距離d4為5nm至20nm，優(yōu)選W、Al、Pt材料制備。4.如權(quán)利要求1所述的基于有序介孔的單電子晶體管，其特征在于有序介孔層(6)優(yōu)選二氧化硅Si02有序介孔材料或三氧化二鋁Al203有序介孔材料，厚度h3為50nm至500nm，優(yōu)選介孔孔壁厚度為lnm至2nm。5.如權(quán)利要求1所述的基于有序介孔的單電子晶體管，其特征在于有序介孔中組裝的納米粒子(5)優(yōu)選Au或Pt材料制作，特征尺寸d3為lnm至8nm。6.如權(quán)利要求1所述的基于有序介孔的單電子晶體管，其特征在于絕緣層(7)厚度h4為3nm至30nm，優(yōu)選二氧化硅Si02和二氧化鈦Ti02材料制成。7.如權(quán)利要求1所述的基于有序介孔的單電子晶體管，其特征在于源極(2)、漏極(3)、柵極(4)優(yōu)選W、Al、Pt材料，柵極(4)厚度h5為5nm至500nm。8.—種基于有序介孔的單電子晶體管制備方法，其特征在于包括以下步驟第一步，采用表面平整的絕緣體或表面上有一層平整絕緣體的半導(dǎo)體材料或?qū)w材料制備清潔平整絕緣的襯底(1);第二步，制備有序介孔層(6)、源極(2)和漏極(3),方法是先在襯底(1)表面制備組裝有納米粒子(5)的有序介孔層(6)，然后在組裝有納米粒子(5)的有序介孔層(6)的周圍制備源極(2)和漏極(3);或先在襯底(1)表面制備源極(2)和漏極(3)，然后在源極(2)和漏極(3)之間制備組裝有納米粒子(5)的有序介孔層(6);或先在襯底(1)表面制備源極(2)和漏極(3)的一部分，然后在源極(2)和漏極(3)之間制備組裝有納米粒子(5)的有序介孔層(6)，最后制備源極(2)和漏極(3)的剩余部分；或先在襯底(1)表面制備源極(2)和漏極(3)的一部分，然后在源極(2)和漏極(3)之間制備有序介孔層(6)，再制備剩余部分的源極(2)和漏極(3)，最后在有序介孔層(6)中組裝納米粒子(5);源極(2)和漏極(3)采用光刻、電子束光刻、離子束光刻、聚焦電子束誘導(dǎo)沉積聚焦離子束誘導(dǎo)沉積、干法刻蝕或濕法刻蝕的方法制備；制備組裝有納米粒子(5)的有序介孔層(6)的方法為有序介孔層(6)采用絕緣有序介孔材料，利用溶膠自組織法或電泳法制備在襯底(1)表面，介孔孔徑dl為lnm至8nm、孔壁厚度d2為lnm至3nm;納米粒子(5)尺寸d3為0.5nm至8nm，采用如下方法組裝到介孔中1)通過化學(xué)反應(yīng)和自組織生長的方法在介孔中生長納米粒子(5)，2)通過沉積或濺射的方法使納米粒子(5)進(jìn)入介孔，3)通過液體滲透的方法，使納米粒子(5)滲透進(jìn)入介孔；源極(2)、漏極(3)、納米粒子(5)均采用金屬——Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe以及它們之間的任意的復(fù)合層或由P、N、As、B摻雜到Si、Ge、SiGe、GaN、GaAs、InP半導(dǎo)體材料中的復(fù)合材料制成；第三步，制備絕緣層(7)，方法為在組裝有納來粒子(5)的有序介孔層(6)上面采用濺射、蒸發(fā)或沉積的方法制備絕緣介電材料。第四步，在絕緣層(7)的上面制備柵極(4)，方法為利用光刻、電子束光刻、離子束光刻、聚焦電子束誘導(dǎo)沉積、聚焦離子束誘導(dǎo)沉積、干法刻蝕或濕法刻蝕的方法制備柵極(4)，柵極(4)的材料采用金屬——Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe以及它們之間的任意的復(fù)合層或由P、N、As、B摻雜到Si、Ge、SiGe、GaN、GaAs、InP半導(dǎo)體材料中的復(fù)合材料。全文摘要本發(fā)明公開了一種基于有序介孔的單電子晶體管及其制備方法，解決目前單電子晶體管量子點尺寸過大、量子點排列無序和量子點隔離性能差的問題。技術(shù)方案是基于有序介孔的單電子晶體管由襯底、源極、漏極、柵極、有序介孔層和絕緣層組成，有序介孔層的有序介孔中組裝有作為單電子晶體管的量子點的納米粒子。制備方法是先制備襯底，再制備有序介孔層、源極和漏極，接著制備絕緣層，最后制備柵極。采用本發(fā)明所述方法能夠制備出尺寸為0.5nm至8nm的量子點，且量子點排列有序，使得本發(fā)明所述產(chǎn)品能夠在常溫下正常工作，且可靠性高，便于大規(guī)模制備和集成。文檔編號H01L29/66GK101478003SQ20091004258公開日2009年7月8日申請日期2009年1月22日優(yōu)先權(quán)日2009年1月22日發(fā)明者仲海欽,周海亮,唐玉華,鶴孫,常勝利,超張,張學(xué)驁,糧方,楊學(xué)軍,池雅慶,王正明,賈紅輝,隋兵才申請人:中國人民解放軍國防科學(xué)技術(shù)大學(xué)