国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      用于光電單片集成的硅基光電探測器及其制備方法

      文檔序號(hào):6932399閱讀:212來源:國知局
      專利名稱:用于光電單片集成的硅基光電探測器及其制備方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及一種硅基光電單片集成電路,尤其是涉及一種與BCD標(biāo)準(zhǔn)工藝完全兼 容的用于光電單片集成的硅基光電探測器及其制備方法。
      背景技術(shù)
      光電探測器的作用是將輸入的光信號(hào)有效地轉(zhuǎn)變?yōu)殡娦盘?hào)。近年來,硅基光電探 測器有較快的發(fā)展,并廣泛應(yīng)用于光存儲(chǔ)系統(tǒng)、光電測量、光數(shù)據(jù)傳輸與光互連、光計(jì)算以 及圖像存儲(chǔ)與處理等領(lǐng)域。例如,硅基光電探測器可應(yīng)用于CD-ROM、數(shù)字化視頻光盤(DVD) 等的光學(xué)讀取頭及850nm光纖通信和650nm塑料光纖通信等。 以850nm光接收芯片為例,光接收芯片主要由兩部分組成光電探測器和相應(yīng)的 處理電路。光電探測器接收光信號(hào)轉(zhuǎn)換成微弱的光電流,光電探測器輸出的微弱電流信號(hào) 通過前置放大等處理電路轉(zhuǎn)換成電壓信號(hào)輸出。光接收芯片的制備可以采用混合集成或單 片集成的方法來實(shí)現(xiàn)?;旌霞墒窃谛酒庋b過程中通過鍵合技術(shù)把光電探測器與相應(yīng)的 處理電路進(jìn)行連接。從成本和寄生參數(shù)的減小、結(jié)構(gòu)穩(wěn)定性以及集成密度等方面考慮,混合 集成都不及真正的單片集成。更重要的是隨著器件復(fù)雜度和數(shù)量的增加,靠混合集成技術(shù) 將難以實(shí)現(xiàn)。單片集成則是在同一襯底上集成光電探測器與處理電路,并實(shí)現(xiàn)兩者之間的 連接。單片集成可以提高芯片的整體性能,消除寄生參量的影響,減小芯片的體積,同時(shí)可 以大大降低器件成本和封裝成本。 目前,各類硅基光電探測器和OEIC幾乎涉及了 Bipolar、 CMOS、 BiCMOS、 BCD(BipolarCMOS DMOS) 、 SOI (Silicon-On-Insulator)等工藝,以Bipolar和BiCMOS為 主。2005年奧地利維也納技術(shù)大學(xué)R. Swoboda等([1] R. Swoboda, J. Knorr, et al. A 5_Gb/ s OEIC With Voltage_up_Converter[J],IEEE Journal of solid-state circuits,2005, 40(7) :1521-1526)報(bào)道了采用0. 6 y mBiCMOS工藝制作了速率達(dá)5Gb/s的光接收機(jī)。2002 年德克薩斯大學(xué)S. M. Csutak等([2]S MCsutak, J D Schaub, W E Wu, et al. High-speed monolithically integrated silicon optical receiverfabricated in 130nm CMOS technology [J] IEEE Photonics Technology Letters, 2002, 14 (4) :516-518)報(bào)道的高 速Si單片集成光接收機(jī)采用130nm CMOS工藝,以SOI為襯底,工作波長850nm,探測器的 量子效率為10%,接收機(jī)工作在1、2、3和5Gb/s時(shí)的靈敏度分別為-19.0、 -16.6、 -15.4 和-10.9dBm。雖然Bipolar、 BiCMOS以及SOI工藝更適合制備高性能的光電探測器,但 CMOS、 BCD工藝相比Bipolar工藝具有低功耗、高集成度、設(shè)計(jì)簡單等優(yōu)點(diǎn);CM0S、 BCD工藝 比BiCMOS和SOI工藝則有較低的成本。 硅基光電探測器可以采用標(biāo)準(zhǔn)工藝與各種功能的硅IC電路集成,實(shí)現(xiàn)單片集成 的光電集成電路(OEIC)。硅基光電探測器有多種結(jié)構(gòu),包括肖特基(SB) 二極管、金屬-半 導(dǎo)體-金屬(MSM)光電二極管、PN與PIN光電二極管、雪崩光電二極管(APD)等。從目前 硅基光電探測器和OEIC涉及的工藝及硅基光電探測器的結(jié)構(gòu)來看,仍然存在以下一些亟 待解決的問題。
      4
      利用低成本的CMOS工藝易于實(shí)現(xiàn)PN結(jié)構(gòu)的光電探測器,但這種結(jié)構(gòu)的探測器的 頻率特性受到了限制,已有報(bào)道,這種簡單結(jié)構(gòu)的CMOS OEIC的3dB帶寬都要小于15腿z。 而肖特基(SB) 二極管和金屬-半導(dǎo)體-金屬(MSM)光電探測器雖然是平面工藝,制作也 很簡單,但是需要金屬與硅之間的肖特基接觸,CMOS工藝只支持歐姆接觸。大多數(shù)商業(yè)的 CMOS工藝不在襯底背面做電極,因此縱向結(jié)構(gòu)的PIN光電探測器在商業(yè)的CMOS工藝下不太 可行。雪崩光電二極管(APD)需要嚴(yán)格的工藝要求以得到雪崩增益,并且工作電壓高,不易 實(shí)現(xiàn)。 貝爾實(shí)驗(yàn)室T. k. Woodward等([3] T. k. Woodward, A. V. Krishnamoorthy. 1Gbit/ s CMOSphotoreceiver with integrated detector operating at 850nm[J]. ElectronicsLetters,1998,34 (12) :1252-1253 ; [4]T.k. Woodward, A.V.Krishnamoorthy. l_Gb/s Integrated OpticalDetector and Receivers in Commercial CMOS Technologies[J]. IEEE Journal of selected topics inqimnt咖 electronics, 1999,5(2) :146-156)采用商業(yè)的O. 35 ii m CM0S集成電路工藝做出了 1Gbit/ s速率的光接收機(jī)芯片,響應(yīng)波長為850nm,但探測器的響應(yīng)度只有0. 01 0. 04A/W。 L D. Garrett等([5]L D. Garrett,J. Qi,et al. A Silicon-Based Integrated NM0S_p_I_n Photoreceiver[J].IEEETransactions on Electron Devices,1996,43 (3) :411-416) 采用高阻片研制橫向硅PIN結(jié)構(gòu)探測器,在無抗反射膜、5V偏壓的情況下,850nm光波 長的量子效率達(dá)67 % (約0. 45A/W) 。 H. Zi騰rma皿等([6]H. Zi騰rma皿.Improved Cmos_integrated Photodiodes and theirApplication in 0EIC[J]. IEEE,1997 :346-351 ; [7]H. Zimmermann, T. Heide, et al. Monolithic High-peed Cmos-Photoreceiver[J]. IEEE Photonics Technology Letters, 1999, 11 (2) :254-256)采用高阻外延片與背電極工藝,設(shè) 計(jì)了多種縱向結(jié)構(gòu)的硅探測器,638nm光波長的響應(yīng)度達(dá)到0. 4A/W以上。雖然L. D. Garrett 與H. Zimmerma皿等的方法可以得到高性能的硅探測器,但是這些自定制CMOS工藝下的硅 基光電探測器大都需要制備背電極,且大多需要高阻的外延硅片,需對商業(yè)的CMOS標(biāo)準(zhǔn)工 藝做適當(dāng)?shù)男薷?,與商業(yè)的CMOS標(biāo)準(zhǔn)工藝不完全兼容, 一般都不能為IC代工廠所接受。
      而BCD標(biāo)準(zhǔn)工藝,可在同一襯底上集成Bipolar器件、CMOS器件和DM0S器件,綜 合了雙極器件高跨導(dǎo)、強(qiáng)負(fù)載驅(qū)動(dòng)能力和CMOS集成度高、低功耗的優(yōu)點(diǎn),也能成為硅基光 電探測器和硅基0EIC研究的一個(gè)創(chuàng)新思路和有益探索。利用BCD標(biāo)準(zhǔn)工藝中的BN+埋層 和外延層可設(shè)計(jì)"P型重?fù)诫s硅/N-EPI外延層/BN+埋層"光電探測器的結(jié)構(gòu),解決現(xiàn)有的 光電探測器短波響應(yīng)差,頻率響應(yīng)低,制備工藝與標(biāo)準(zhǔn)工藝不完全兼容等缺點(diǎn)。

      發(fā)明內(nèi)容
      本發(fā)明的目的在于針對已有的硅基光電探測器的短波響應(yīng)差、頻率響應(yīng)低、制備 工藝與標(biāo)準(zhǔn)工藝不完全兼容等缺點(diǎn),提供一種與商業(yè)的BCD標(biāo)準(zhǔn)工藝完全兼容的用于光電 單片集成的硅基光電探測器及其制備方法。 本發(fā)明所述用于光電單片集成的硅基光電探測器設(shè)有P型硅襯底 (P-Substrate) 、BN+埋層(BN+)、BP+埋層(BP+) 、N-EPI外延層、N阱(N-Well)、P阱(P-Well)、 P型重?fù)诫s硅層(P+)、N型重?fù)诫s硅層(N+)、金屬鋁層(Al)、場氧層、Si(^絕緣介質(zhì)層和Si3N4 表面鈍化層,其中P型硅襯底(P-Substrate) 、BN+埋層(BN+) 、BP+埋層(BP+) 、N-EPI外延層、N阱(N-Well) 、 P阱(P-Well) 、 P型重?fù)诫s硅層(P+) 、 N型重?fù)诫s硅層(N+)設(shè)于同一硅片材 料上,場氧層是對硅片進(jìn)行氧化在硅片表面生成的氧化硅層,金屬鋁層通過濺射工藝沉積 在硅片表面,按制備順序從下至上共3層Si02絕緣介質(zhì)層通過沉積工藝附著在硅襯底上、 Si3N4表面鈍化層通過沉積工藝附著在Si02絕緣介質(zhì)層上。 本發(fā)明所述用于光電單片集成的硅基光電探測器的縱向結(jié)構(gòu)自下而上依次是第 一層是低摻雜的P型硅襯底;第二層是BN+埋層(BN+)和BP+埋層(BP+);第三層是N-EPI外 延層、N阱和P阱;第四層是N型重?fù)诫s硅層、P型重?fù)诫s硅層、場氧層和金屬鋁層;第五層 到第七層為三層的Si(^絕緣介質(zhì)層;第八層是Si3^表面鈍化層。所述用于光電單片集成
      的硅基光電探測器的橫向結(jié)構(gòu)以BN+埋層為中心對稱分布,BN+埋層的橫向尺寸為66.6ym; BN+埋層邊緣兩側(cè)為BP+埋層,BP+埋層的橫向尺寸為7. 6ii m ;N-EPI外延層中心的上表面是 P型重?fù)诫s硅層,P型重?fù)诫s硅層的橫向尺寸為51 ii m ;距離P型重?fù)诫s硅層不小于0. 8 ii m 為N阱,距離N阱邊緣不小于0. 4 ii m的上表面為N型重?fù)诫s硅層,寬度為2. 3 y m ;在N阱 外圍是P阱,距離N阱不小于0. 8 ii m的P阱上表面為P型重?fù)诫s硅層,寬度為2 ii m, P阱 上表面其他部分為場氧層;BN+埋層與N阱重疊部分不小于3 i! m, BN+埋層與N阱邊緣距離 2 ii m ;N-EPI外延層上表面的P型重?fù)诫s硅層與N阱上表面的N型重?fù)诫s硅層由場氧層隔 開,寬度不小于1 P m ;N阱上表面的N型重?fù)诫s硅層和P阱上表面的P型重?fù)诫s硅層由場氧 層隔開,寬度不小于1 P m ;金屬鋁層附著在各個(gè)N型重?fù)诫s硅層和P型重?fù)诫s硅層上,其中 N-EPI外延層上表面的P型重?fù)诫s硅層上的金屬鋁層分布在其周邊靠近場氧層。
      本發(fā)明提出了 BCD標(biāo)準(zhǔn)工藝下的硅基光電探測器"P型重?fù)诫s硅/N-EPI外延層/ BN+埋層"結(jié)構(gòu)。在BCD標(biāo)準(zhǔn)工藝中利用BN+埋層作為探測器的陰極,金屬鋁層與N阱上表 面的N型重?fù)诫s硅層形成歐姆接觸,陰極接高電位;N-EPI外延層形成探測器的I層;N-EPI 外延層上表面的P型重?fù)诫s硅層與其接觸的金屬鋁層形成歐姆接觸,作為光電探測器的陽 極,陽極作為后續(xù)處理電路的輸入;N阱外圍的P阱起到了隔離探測器與其他BCD器件的作 用;按制備順序從下至上設(shè)有3層Si02表面絕緣介質(zhì)層和Si3N4表面鈍化層。
      本發(fā)明所述用于光電單片集成的硅基光電探測器的制備方法,其具體步驟為
      1)首先采用〈100>P型的硅片作為襯底材料; 2)在P型襯底上光刻BN+埋層區(qū),利用離子注入工藝注入銻,形成BN+埋層,利用
      離子注入工藝注入硼,形成BP+埋層; 3)在BN+埋層與BP+埋層上生長N-EPI外延層; 4)在N-EPI外延層上光刻N(yùn)阱區(qū),并采用離子注入工藝注入磷,實(shí)現(xiàn)N阱; 5)光刻P阱區(qū),并采用離子注入工藝注入硼,實(shí)現(xiàn)P阱; 6)光刻N(yùn)型重?fù)诫s和P型重?fù)诫s有源區(qū),采用氧化工藝實(shí)現(xiàn)場氧區(qū); 7)光刻N(yùn)型重?fù)诫s區(qū),通過離子注入工藝注入砷,實(shí)現(xiàn)N型重?fù)诫s硅層; 8)光刻P型重?fù)诫s區(qū),通過離子注入工藝注入BF2,實(shí)現(xiàn)P型重?fù)诫s硅層; 9)沉積第一層Si02絕緣介質(zhì)層; 10)光刻接觸孔; 11)沉積金屬鋁層,并光刻電極與連線;
      12)沉積第二層Si02絕緣介質(zhì)層;
      13)沉積第三層Si02絕緣介質(zhì)層;
      6
      1、本發(fā)明利用BCD標(biāo)準(zhǔn)工藝下的N-EPI外延層形成探測器的I層,形成縱向結(jié)構(gòu) "P型重?fù)诫s硅/N-EPI外延層/BN+埋層"的硅基光電探測器,克服一般硅基光電探測器頻 率響應(yīng)低的缺點(diǎn); 2、本發(fā)明有很寬的光譜響應(yīng)范圍,克服一般硅基光電探測器短波響應(yīng)差的缺點(diǎn);
      3、 制備工藝與商業(yè)的BCD標(biāo)準(zhǔn)工藝完全兼容,不需要對工藝做任何修改;
      4、 當(dāng)采用探測器陣列時(shí),本發(fā)明本身可以有很好的隔離作用,不需另外的隔離措
      施;
      5、采用商業(yè)的BCD標(biāo)準(zhǔn)工藝,可在同一芯片上制作Bipolar, CMOS和DMOS器件,易
      與各種硅集成電路實(shí)現(xiàn)單片集成c


      圖1為本發(fā)明所述的硅基光電探測器實(shí)施例的結(jié)構(gòu)示意圖。 圖2為本發(fā)明所述的硅基光電探測器實(shí)施例的結(jié)構(gòu)剖面示意圖。 圖3為本發(fā)明所述的硅基光電探測器實(shí)施例的使用實(shí)例。在圖3中,VDD表示外
      接直流電源,Out表示輸出。 圖4為本發(fā)明所述的硅基光電探測器實(shí)施例用于單片集成的850nm光接收芯片中
      步步步步步步
      在在在在在在
      9 o 1 2 3 4
      2 3 3 3 3 3
      o o o o o o
      o o o o o o
      7的實(shí)例。 圖5為本發(fā)明所述的硅基光電探測器實(shí)施例在工藝仿真中的光譜響應(yīng)。在圖5中, 橫坐標(biāo)為波長(Pm),縱坐標(biāo)為陽極電流(A)。
      具體實(shí)施例方式
      以下實(shí)施例將結(jié)合附圖對本發(fā)明作進(jìn)一步的闡述。 圖1和圖2所示的BCD標(biāo)準(zhǔn)工藝下的硅基光電探測器的制造工藝流程如下首先 在電阻率為15 25 Q cm的〈100>P型硅襯底1上光刻BN+埋層區(qū),并利用離子注入工藝注 入劑量約為1X10"的銻形成BN+埋層2。利用離子注入工藝注入劑量約為4X10"的硼形 成BP+埋層3。在BN+埋層2與BP+埋層3上生長N-EPI外延層4。 N-EPI外延層4的電阻率 為3. 5 Q cm,厚度為4. 5 m。在外延層4上光刻N(yùn)阱區(qū),并采用離子注入工藝注入劑量約為 6. 5 X 1012的磷,實(shí)現(xiàn)N阱5,深度約為2. 5 m。在N阱5外圍光刻P阱區(qū),并采用離子注入工 藝注入劑量約為9. 5 X 1012的硼,實(shí)現(xiàn)P阱6,深度約為1. 7 m。光刻N(yùn)型重?fù)诫s和P型重?fù)?雜有源區(qū),采用氧化工藝實(shí)現(xiàn)場氧區(qū)7,場氧區(qū)厚度約為0. 57 m。光刻N(yùn)型重?fù)诫s區(qū),通過 離子注入工藝注入劑量約為4. 2X 1015的砷,實(shí)現(xiàn)N型重?fù)诫s硅層8, N+深度約為0. 21 y m。 光刻P型重?fù)诫s區(qū),通過離子注入工藝注入劑量約為2. 5 X 1015的BF2,實(shí)現(xiàn)外延層4上表面 的P型重?fù)诫s硅層9及P阱內(nèi)的P型重?fù)诫s硅層10,P+深度約為0. 3 m。沉積第一層Si02 絕緣介質(zhì)層11,厚度為1. 3 ii m。光刻接觸孔12,接觸孔12大小為0. 5 ii mX 0. 5 ii m,孔間距 為0.5iim。沉積金屬鋁層13,厚度為0. 15iim,并光刻實(shí)現(xiàn)需要的電極與連線。金屬鋁層 附著在各個(gè)N型重?fù)诫s硅層8和P型重?fù)诫s硅層9、 10上,其中N-EPI外延層4上表面的P 型重?fù)诫s硅層9上的金屬鋁層13分布在其周邊靠近場氧層。沉積第二層Si02絕緣介質(zhì)層 14,厚度為1 P m。沉積第三層Si02絕緣介質(zhì)層15,厚度為0. 3 m。沉積Si3N4表面鈍化層 16,厚度為0. 7iim。 圖2為本發(fā)明的硅基光電探測器的結(jié)構(gòu)剖面示意圖,表示了 BCD標(biāo)準(zhǔn)工藝下的硅 基光電探測器的縱向結(jié)構(gòu)和橫向結(jié)構(gòu)。本發(fā)明的縱向結(jié)構(gòu)為"P型重?fù)诫s硅層/N-EPI外延 層/BN+埋層"。在BCD工藝中利用BN+埋層作為探測器的陰極,金屬鋁層與N阱上表面的N 型重?fù)诫s硅層形成歐姆接觸,陰極接高電位,與VDD端19相連;N-EPI外延層形成探測器的 I層;N-EPI外延層上表面的P型重?fù)诫s硅層與其接觸的金屬鋁層形成歐姆接觸,作為光電 探測器的陽極,接后續(xù)處理電路的輸入端17。 N阱外圍的P阱起到了隔離探測器與其他BCD 器件的作用。P阱中的P型重?fù)诫s硅層與其接觸的金屬鋁層形成歐姆接觸,與芯片的GND端 18相連。按制備順序從下至上設(shè)有3層Si02表面絕緣介質(zhì)層和Si3^表面鈍化層。本發(fā)明 的橫向結(jié)構(gòu)以BN+埋層為中心對稱分布,8礦埋層的橫向尺寸為66. 6 m ;BN+埋層邊緣兩側(cè) 為BP+埋層,其橫向尺寸為7. 6 m ;N-EPI外延層中心的上表面是P型重?fù)诫s硅層,其橫向 尺寸為51 ii m ;距離P型重?fù)诫s硅層不小于0. 8 ii m為N阱,距離N阱邊緣不小于0. 4 y m的 上表面為N型重?fù)诫s硅層,寬度為2. 3 m ;在N阱外圍是P阱,距離N阱不小于0. 8 y m的 P阱上表面為P型重?fù)诫s硅層,寬度為2 m, P阱上表面其他部分為場氧層;B^埋層與N阱 重疊部分不小于3 ii m,BN+埋層與N阱邊緣距離2 y m ;N-EPI外延層上表面的P型重?fù)诫s硅 層與N阱上表面的N型重?fù)诫s硅層由場氧層隔開,寬度不小于1 y m ;N阱上表面的N型重?fù)?雜硅層和P阱上表面的P型重?fù)诫s硅層由場氧層隔開,寬度不小于1 P m ;金屬鋁層附著在各個(gè)N型重?fù)诫s硅層和P型重?fù)诫s硅層上,其中N-EPI外延層上表面的P型重?fù)诫s硅層上 的金屬鋁層分布在其周邊靠近場氧層。 圖3給出本發(fā)明所述的硅基光電探測器實(shí)施例的使用實(shí)例。在圖3中的VDD表示 外接直流電源,OUT端為探測器輸出端,一般與后續(xù)的處理電路連接,作為后續(xù)處理電路的 輸入??紤]到探測器與處理電路的連接問題,這里可選擇采用第一層金屬連接。
      圖4給出本發(fā)明的硅基光電探測器用于單片集成的850nm光接收芯片的實(shí)施例。 在圖4中包含本發(fā)明的硅基光電探測器(PD),一個(gè)寬帶放大器TIA,一個(gè)用于單雙端轉(zhuǎn)換的 RC濾波器(SDA),三個(gè)同樣結(jié)構(gòu)的一級(jí)差分放大器(DA),一個(gè)緩沖輸出級(jí)(0B)。為了提高 整個(gè)OEIC的光響應(yīng)度,在跨阻放大器后面增加三個(gè)同樣結(jié)構(gòu)的一級(jí)差分放大器進(jìn)行二次 放大。緩沖輸出級(jí)用于實(shí)現(xiàn)與傳輸線的阻抗匹配。 圖5給出本發(fā)明的硅基光電探測器在工藝仿真中的光譜響應(yīng)。從圖5中的響應(yīng)曲 線看,本發(fā)明的硅基光電探測器有很寬的光譜響應(yīng)范圍,從200 1000nm波長范圍內(nèi)的響 應(yīng)度至少都能達(dá)到0. 05A/W。當(dāng)波長為6Q0nm時(shí),響應(yīng)度達(dá)到峰值,大約為0. 34A/W。
      權(quán)利要求
      用于光電單片集成的硅基光電探測器,其特征在于設(shè)有P型硅襯底、BN+埋層、BP+埋層、N-EPI外延層、N阱、P阱、P型重?fù)诫s硅層、N型重?fù)诫s硅層、金屬鋁層、場氧層、SiO2絕緣介質(zhì)層和Si3N4表面鈍化層,其中P型硅襯底、BN+埋層、BP+埋層、N-EPI外延層、N阱、P阱、P型重?fù)诫s硅層、N型重?fù)诫s硅層設(shè)于同一硅片材料上,場氧層是對硅片進(jìn)行氧化在硅片表面生成的氧化硅層,金屬鋁層通過濺射工藝沉積在硅片表面,按制備順序從下至上共3層SiO2絕緣介質(zhì)層通過沉積工藝附著在硅襯底上、Si3N4表面鈍化層通過沉積工藝附著在SiO2絕緣介質(zhì)層上。
      2. 如權(quán)利要求l所述的用于光電單片集成的硅基光電探測器,其特征在于所述用于光電單片集成的硅基光電探測器的縱向結(jié)構(gòu)自下而上依次是第一層是低摻雜的P型硅襯底;第二層是BN+埋層和BP+埋層;第三層是N-EPI外延層、N阱和P阱;第四層是N型重?fù)诫s硅層、P型重?fù)诫s硅層、場氧層和金屬鋁層;第五層到第七層為三層的Si02絕緣介質(zhì)層;第八層是Si^4表面鈍化層。
      3. 如權(quán)利要求1所述的用于光電單片集成的硅基光電探測器,其特征在于所述用于光電單片集成的硅基光電探測器的橫向結(jié)構(gòu)以BN+埋層為中心對稱分布,BN+埋層的橫向尺寸為66. 6 ii m ;BN+埋層邊緣兩側(cè)為BP+埋層,BP+埋層的橫向尺寸為7. 6 y m ;N-EPI外延層中心的上表面是P型重?fù)诫s硅層,P型重?fù)诫s硅層的橫向尺寸為51 m ;距離P型重?fù)诫s硅層不小于0. 8 ii m為N阱,距離N阱邊緣不小于0. 4 ii m的上表面為N型重?fù)诫s硅層,寬度為2. 3 m ;在N阱外圍是P阱,距離N阱不小于0. 8 m的P阱上表面為P型重?fù)诫s硅層,寬度為2 m, P阱上表面其他部分為場氧層;BN+埋層與N阱重疊部分不小于3 y m, BN+埋層與N阱邊緣距離2 ii m ;N-EPI外延層上表面的P型重?fù)诫s硅層與N阱上表面的N型重?fù)诫s硅層由場氧層隔開,寬度不小于1 P m ;N阱上表面的N型重?fù)诫s硅層和P阱上表面的P型重?fù)诫s硅層由場氧層隔開,寬度不小于1 P m ;金屬鋁層附著在各個(gè)N型重?fù)诫s硅層和P型重?fù)诫s硅層上,其中N-EPI外延層上表面的P型重?fù)诫s硅層上的金屬鋁層分布在其周邊靠近場氧層。
      4. 如權(quán)利要求1所述的用于光電單片集成的硅基光電探測器的制備方法,其特征在于具體步驟為1) 首先采用〈100>P型的硅片作為襯底材料;2) 在P型襯底上光刻埋層區(qū),利用離子注入工藝注入銻,形成BN+埋層,利用離子注入工藝注入硼,形成BP+埋層;3) 在BN+埋層與BP+埋層上生長N-EPI外延層;4) 在N-EPI外延層上光刻N(yùn)阱區(qū),并采用離子注入工藝注入磷,實(shí)現(xiàn)N阱;5) 光刻P阱區(qū),并采用離子注入工藝注入硼,實(shí)現(xiàn)P阱;6) 光刻N(yùn)型重?fù)诫s和P型重?fù)诫s有源區(qū),采用氧化工藝實(shí)現(xiàn)場氧區(qū);7) 光刻N(yùn)型重?fù)诫s區(qū),通過離子注入工藝注入砷,實(shí)現(xiàn)N型重?fù)诫s硅層;8) 光刻P型重?fù)诫s區(qū),通過離子注入工藝注入BF2,實(shí)現(xiàn)P型重?fù)诫s硅層;9) 沉積第一層Si02絕緣介質(zhì)層;10) 光刻接觸孔;11) 沉積金屬鋁層,并光刻電極與連線;12) 沉積第二層Si02絕緣介質(zhì)層;13) 沉積第三層Si02絕緣介質(zhì)層;14) 沉積Si3N4表面鈍化層,得用于光電單片集成的硅基光電探測器。
      5. 如權(quán)利要求4所述的用于光電單片集成的硅基光電探測器的制備方法,其特征在于在步驟l)中,所述P型的硅片采用電阻率為15 25Qcm的〈100〉P型的硅片。
      6. 如權(quán)利要求4所述的用于光電單片集成的硅基光電探測器的制備方法,其特征在于在步驟2)中,所述注入銻的劑量為1X10^所述注入硼的劑量為4X10";在步驟3)中,所述N-EPI外延層的電阻率為3. 5Qcm,厚度為4. 5 y m。
      7. 如權(quán)利要求4所述的用于光電單片集成的硅基光電探測器的制備方法,其特征在于在步驟4)中,所述注入磷的劑量為6.5X1012, N阱的深度為2.5iim;在步驟5)中,所述注入硼的劑量為9. 5X 1012, P阱的深度為1. 7 ii m ;在步驟6)中,所述場氧區(qū)厚度為0. 57 y m。
      8. 如權(quán)利要求4所述的用于光電單片集成的硅基光電探測器的制備方法,其特征在于在步驟7)中,所述注入砷的劑量為4. 2X10",N型重?fù)诫s硅層的深度為0. 21iim ;在步驟8)中,所述注入BF2的劑量為2. 5X 1015, P型重?fù)诫s硅層的深度為0. 3 ii m。
      9. 如權(quán)利要求4所述的用于光電單片集成的硅基光電探測器的制備方法,其特征在于在步驟9)中,所述第一層Si(^絕緣介質(zhì)層的厚度為1.3iim;在步驟10)中,所述接觸孔的大小為0. 5iimX0. 5iim,孔間距為0.5iim;在步驟11)中,所述金屬鋁層的厚度為0. 15ym;在步驟12)中,所述第二層Si02絕緣介質(zhì)層的厚度為lym;在步驟13)中,所述第三層Si02絕緣介質(zhì)層的厚度為0. 3 ii m。
      10. 如權(quán)利要求4所述的用于光電單片集成的硅基光電探測器的制備方法,其特征在于在步驟14)中,所述Si3N4表面鈍化層的厚度為0. 7 i! m。
      全文摘要
      用于光電單片集成的硅基光電探測器及其制備方法,涉及一種硅基光電單片集成電路。提供一種與商業(yè)的BCD標(biāo)準(zhǔn)工藝完全兼容的用于光電單片集成的硅基光電探測器及其制備方法。硅基光電探測器設(shè)有P型硅襯底、BN+、BP+、N-EPI外延層、N阱、P阱、P+、N+、Al層、場氧層、SiO2絕緣介質(zhì)層和Si3N4表面鈍化層,P型硅襯底、BN+、BP+、N-EPI外延層、N阱、P阱、P+、N+設(shè)于同一硅片上,場氧層是在硅片表面生成的氧化硅層,金屬鋁層沉積在硅片表面,按制備順序從下至上共3層SiO2絕緣介質(zhì)層通過沉積工藝附著在硅襯底上、Si3N4表面鈍化層通過沉積工藝附著在SiO2絕緣介質(zhì)層上。
      文檔編號(hào)H01L31/18GK101719504SQ200910112909
      公開日2010年6月2日 申請日期2009年12月3日 優(yōu)先權(quán)日2009年12月3日
      發(fā)明者卞劍濤, 程翔, 蘆晶, 陳朝, 顏黃蘋 申請人:廈門大學(xué)
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1